本申請要求于2015年11月18日提交的第15/61095號法國專利申請的優(yōu)先權(quán)，其全部內(nèi)容在法律允許的最大范圍內(nèi)通過引用合并于此。

技術(shù)領(lǐng)域

本公開一般涉及電子電路，并且特別地涉及用于為集成電路供電的電位的分布。

背景技術(shù)：

集成電路通常被組裝在封裝中并被連接到其它電路以及供電端子。供電電位的分布或者來自外部連接端子的集成電路中靜態(tài)信號的分布是一個重復(fù)出現(xiàn)的問題。

最通常，將封裝連接到另一封裝或者電子板的端子分布在包含半導(dǎo)體材料芯片的封裝的外圍處。將這些焊盤中的一焊盤連接到用于提供靜電位的端子一般不足以保持芯片內(nèi)的電位的一致性。事實上，將該靜電位從外部端子一直輸送到使用它們的元件的軌道(track)具有產(chǎn)生電壓降的寄生電阻。

因此，通常需要利用封裝的多個均勻分布的端子，這些端子被連接到封裝內(nèi)部的集成電路的不同焊盤。因而建立一種環(huán)繞集成電路的環(huán)來分布靜電位，尤其是供電電位。傳遞電位的端子數(shù)量越多，分布越好，即，集成電路的不同點(焊盤)之間的供電電壓間隔越小。然而，端子數(shù)量越多，封裝體積越大。

技術(shù)實現(xiàn)要素：

希望在不影響封裝中集成電路的這些電位分布的情況下，減少將封裝連接到靜電位的端子數(shù)量。

實施例克服了通常封裝和相同靜電位分布的所有或部分缺陷。

實施例提供了更尤其適于配置有外圍電源線的集成電路的解決方案。

實施例提供了容易實施的解決方案。

因此，實施例提供一種集成電路，其包括：

通過外圍導(dǎo)電軌道(conductive track)互連的至少兩個外圍導(dǎo)電焊盤；以及

連接該兩個導(dǎo)電焊盤的至少一個電線。

根據(jù)實施例，該電路包括：

通過至少一個第一外圍軌道互連的第一數(shù)量的第一外圍導(dǎo)電焊盤；

通過至少一個第二導(dǎo)電軌道互連的、靠近芯片的中心布置的第二數(shù)量的第二導(dǎo)電焊盤；以及

將第一焊盤和第二焊盤兩兩連接的電線。

根據(jù)實施例，第一數(shù)量和第二數(shù)量是相等的。

根據(jù)實施例，第一導(dǎo)電軌道和第二導(dǎo)電軌道位于不同的導(dǎo)電層級(levels)。

根據(jù)實施例，該電路還包括：

通過至少一個第三外圍軌道互連的第三數(shù)量的第一外圍導(dǎo)電焊盤；

通過至少一個第四導(dǎo)電軌道互連的、靠近芯片的中心布置的第四數(shù)量的第二導(dǎo)電焊盤；以及

將第三焊盤和第四焊盤兩兩連接的電線。

根據(jù)實施例，第三數(shù)量和第四數(shù)量是相等的。

根據(jù)實施例，第三導(dǎo)電軌道和第四導(dǎo)電軌道位于不同的導(dǎo)電層級。

根據(jù)實施例，第一數(shù)量、第二數(shù)量、第三數(shù)量和第四數(shù)量是相等的。

根據(jù)實施例，所述電線由銅或金制成。

實施例還提供了一種電子電路，包括：

如上所述的集成電路；以及

封裝，所述封裝包含通過電線被連接到該電路的外圍焊盤中的僅僅一個外圍焊盤的第一端子。

根據(jù)實施例，第二端子通過電線被連接到集成電路的第三焊盤中的僅僅一個第三焊盤。

將聯(lián)系附圖在下面對特定實施例的非限制性描述中詳細討論前述和其它特征和優(yōu)點。

附圖說明

圖1示意性示出了封裝的端子連接到包含在封裝中的集成電路的焊盤的常見實施例；

圖2示意性示出了封裝的端子連接到包含在封裝中的集成電路的焊盤的實施例；

圖3示意性示出了圖2實施例中集成電路中心的連接；以及

圖4示意性示出了封裝的端子連接到包含在封裝中的集成電路的焊盤的另一實施例。

具體實施方式

在不同的附圖中同一元件標(biāo)以相同的附圖標(biāo)記。具體來說，不同實施例所共有的結(jié)構(gòu)和/或功能元件可以標(biāo)以相同的附圖標(biāo)記，并且可以具有類似的結(jié)構(gòu)、尺寸和材料特性。為清楚起見，只有有助于理解所述實施例的那些步驟和元件才被示出并被詳細描述。具體來說，電路內(nèi)部或外部的靜電位的目的未被詳細描述，所描述的實施例與當(dāng)前所用的這種電位一致。此外，集成電路的結(jié)構(gòu)和功能也未被詳細描述，這里所描述的實施例也與普通集成電路的結(jié)構(gòu)和功能一致。當(dāng)提及術(shù)語“大約(about)”、“接近(approximately)”、或“大約(in the order of)”時，這意味著在10％，最好5％以內(nèi)。為簡單起見，由于所述實施例的實現(xiàn)沒有對經(jīng)集成電路處理的信號的其它連接進行修改，所以下面僅對靜電供電電位的連接進行描述。

圖1示意性示出了封裝中常用集成電路的實例。

集成電路芯片2包括分布在芯片外圍處并通過外圍軌跡26和28互連的多個焊盤22和24。為了使供電電位在軌跡26和28上均勻分布，焊盤22和24單獨連接到封裝3的連接端子，連接端子在封裝的外部連接到相應(yīng)的供電電位。由于芯片2的層級處的外圍軌跡26和28，實際上通常要提供多個外部連接以限制軌跡導(dǎo)體的寄生電阻的影響。然而，這大大增加了封裝3的端子32和34的數(shù)量。

根據(jù)將要描述的實施例，提供一種對來自集成電路芯片的中心的供電電位的分布(尤其是，使用在集成電路多個區(qū)域中的靜電位)。

圖2是封裝集成電路的實施例的簡化圖。

集成電路芯片4集成在封裝5中，包括連接到外部的端子52和54。以與圖1相同的方式，為簡單起見，僅示出了供電電位的連接。

與常見實施方式相比，封裝5的每個供電電位包括單個端子52或54。即便這沒在按比例繪制的附圖中出現(xiàn)，但其或能夠減小封裝尺寸并因此減小總體積，或能夠使連接到外部的端子可用于集成其它功能。為了保證供電電位的均勻分布，芯片還包括多個焊盤42和44，焊盤優(yōu)選是均勻分布的，連接到供電電位分布的外圍軌跡46和48。

提供來自芯片4的中心而不是其外圍的源自端子52和54的供電電位的分布。從下面的描述明顯看出，電氣路徑長度的差距因此減小，這使得接入電阻(access resistance)一致，并因此使得芯片4層級的電位分布均勻。

在所示的實施例中，在芯片4的中心處，提供了與已有焊盤42和44一樣多的焊盤62和64(在本實施例中為四個焊盤62和四個焊盤64)。像焊盤42和44一樣，焊盤62和64位于芯片的上表面。每個焊盤42、44分別通過芯片4外部的電線66、68連接到焊盤62、64。因此，常規(guī)的趨勢是形成與集成到芯片的導(dǎo)電軌道的所有連接，而發(fā)明人此處提供了從芯片外部形成靜電位連接。

焊盤52和54分別通過導(dǎo)線56、58連接到芯片4外圍的焊盤42、44中的一個(且僅一個)上。

為了允許多個靜電位分布并避免可能產(chǎn)生短路危險的電線交叉，根據(jù)焊盤的性質(zhì)，焊盤62和64通過集成到芯片的導(dǎo)電軌道相互連接。例如，軌道形成在與外圍路徑46和48相同的金屬化層上。

圖3是示出了形成焊盤62彼此之間的互連和焊盤64彼此之間的互連的簡化圖。在這個實例中，提供了在芯片4的兩個不同導(dǎo)電層級上分別將焊盤62連接到一起和將焊盤64連接到一起的導(dǎo)電軌道65和67。

與集成的導(dǎo)電軌道相比，上述實施例的優(yōu)點源于例如由金或銅制成的鍵合導(dǎo)線的更好導(dǎo)電性。從芯片的中心部位分布還能使分布電位一致。

焊盤42和44的數(shù)量越大，并且從而芯片的62和64的數(shù)量越大，供電電位的分布就越好。

一旦完成了導(dǎo)線鍵合，組件就被封裝在形成封裝的絕緣樹脂中。從而將電線56、58、66和68全部集成在封裝5中。

圖4是相對于當(dāng)前解決方案改進的另一實施例的頂視圖，其未同圖2和3的實施例那樣優(yōu)化分布。

在這個實例中，集成電路4’以與圖2相同的方式配備外圍供電電位分布軌跡(未示出)。電路4’包括兩個大致直徑上對置的外圍焊盤42’以及兩個大致直徑上對置的外圍焊盤44’(考慮內(nèi)置有電路的圓形)。

以與圖2相同的方式，封裝的兩個端子52和54通過電線連接到電路的兩個外圍焊盤42”和44”。焊盤42”和44”通過導(dǎo)電軌道連接到外圍電源軌跡，未示出。

根據(jù)圖4的實施例，提供將焊盤42’和焊盤44’兩兩連接的電線66’和68’。因此，即使供電電位具有單個輸入點(焊盤42”和44”)，雖然封裝的端子數(shù)量減少，但相對于簡單外圍軌跡來說，其電位分布也是一致的。

已經(jīng)對各種實施例進行了描述。本領(lǐng)域技術(shù)人員可以對其進行各種變型、修改和改進。具體來說，焊盤42和44的數(shù)量可以根據(jù)實際應(yīng)用進行改變。進一步，將被分布的電位數(shù)量也可以根據(jù)實際應(yīng)用進行改變。進一步，基于上述給出的功能性說明，已經(jīng)描述的實施例的具體實現(xiàn)在本領(lǐng)域技術(shù)人員的能力范圍之內(nèi)。

這種變型、修改和改進旨在構(gòu)成本公開的一部分，而且在本發(fā)明的精神和范圍之內(nèi)。相應(yīng)地，前述說明僅作為示例而非意在進行限制。本發(fā)明僅限于下面的權(quán)利要求及其等同替代的限定。