【技術(shù)領(lǐng)域】

本發(fā)明涉及集成電路領(lǐng)域，尤其涉及半導(dǎo)體集成電路。

背景技術(shù)：

許多的電子產(chǎn)品具有半導(dǎo)體集成電路(Semiconductor Integrated Circuits，IC)來提供電氣(electricity)控制，其中，所述半導(dǎo)體集成電路中的集成的電感器(inductor)通常用于射頻或高速電路設(shè)計(jì)中用來調(diào)節(jié)容性負(fù)載(capacitive loading)。集成的電感器的質(zhì)量因子(Quality factor)為所述集成的電感器的電感值與電阻率值(resistivity value)的比值。質(zhì)量因子是控制接收器的噪聲系數(shù)、發(fā)射機(jī)和功率放大器的效率的最重要指標(biāo)。因此，對(duì)于制造商而言，改善集成的電感器的質(zhì)量因子非常重要。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明提供一種半導(dǎo)體集成電路，可有效改善集成電路的電感器的質(zhì)量因子。

本發(fā)明所提供的半導(dǎo)體集成電路可包括：包括導(dǎo)電回路的電感器；以及臨近所述導(dǎo)電回路設(shè)置的多個(gè)高磁導(dǎo)率圖案。

在本發(fā)明中，高磁導(dǎo)率圖案靠近電感器的導(dǎo)電回路設(shè)置，以便平均(average)半導(dǎo)體集成電路的電感器的磁場(chǎng)的分布。因此，通過設(shè)置高磁導(dǎo)率圖案可緩和傳統(tǒng)電感器的內(nèi)部繞組上的電流擁塞，由此可增大電感值并減少交流電阻率值，最終質(zhì)量因子有效被改善。

【附圖說明】

圖1為依據(jù)本發(fā)明的第一實(shí)施例的半導(dǎo)體集成電路的俯視圖。

圖2為依據(jù)圖1所示的交叉線2-2′的半導(dǎo)體集成電路的局部截面圖。

圖3為依據(jù)本發(fā)明的第一實(shí)施例的第一不同的實(shí)施例的半導(dǎo)體集成電路的局部截面圖。

圖4為依據(jù)本發(fā)明的第一實(shí)施例的第二不同的實(shí)施例的半導(dǎo)體集成電路的局部截面圖。

圖5為依據(jù)本發(fā)明的第一實(shí)施例的第三不同的實(shí)施例的半導(dǎo)體集成電路的局部截面圖。

圖6為依據(jù)本發(fā)明的第一實(shí)施例的第四不同的實(shí)施例的半導(dǎo)體集成電路的局部截面圖。

圖7為依據(jù)本發(fā)明的第二實(shí)施例的半導(dǎo)體集成電路的俯視圖。

圖8為依據(jù)本發(fā)明的第三實(shí)施例的半導(dǎo)體集成電路的俯視圖。

【具體實(shí)施方式】

以下將列舉本發(fā)明一些實(shí)施例的詳細(xì)實(shí)現(xiàn)，其中一部分實(shí)施例將結(jié)合附圖進(jìn)行描述。

參考圖1和圖2，圖1為依據(jù)本發(fā)明的第一實(shí)施例的半導(dǎo)體集成電路的俯視圖，圖2為依據(jù)圖1所示的交叉線2-2′的半導(dǎo)體集成電路的局部截面圖。本發(fā)明的半導(dǎo)體集成電路100可為(但不限于)集成的無源裝置(passive device)(或稱之為：被動(dòng)裝置)，其建造在上表面帶有基礎(chǔ)絕緣層204的基板(substrate)202上?；?02為半導(dǎo)體基板，例如，硅基板，但并不限于此。例如，所述基板可為包括底物的硅(例如，碳化硅基板)、硅基III-V族(III-V group-on-silicon)(例如，硅上GaN(即氮化鎵))，硅基石墨烯(graphene-on-silicon)(或稱之為：石墨烯硅基)基板，絕緣硅(silicon-on-insulator)基板或不同實(shí)施例中的含有基板的外延層?；A(chǔ)絕緣層204可為氧化層，它的厚度例如可為5微米。半導(dǎo)體集成電路100包括電感器1001和多個(gè)高磁導(dǎo)率圖案(high permeability pattern)1002。電感器1001包括形成在基板202上的導(dǎo)電回路102。本實(shí)施例的電感器1001為平面螺旋電感器(planar spiral inductor)，因此，導(dǎo)電回路102為平面螺旋狀。但是，本發(fā)明并不限于使用平面螺旋類型的電感器，導(dǎo)電回路的其他很多類型，例如，螺線管電感器或疊層螺旋電感器也可用于本發(fā)明中。導(dǎo)電回路102由至少一個(gè)導(dǎo)電層構(gòu)成。所述導(dǎo)電層可包括任意的導(dǎo)電材料，例如，金屬和金屬氧化物。在該實(shí)施例中，導(dǎo)電回路102包括三個(gè)導(dǎo)電層，它們從下往上分別是第一導(dǎo)電層210、第二導(dǎo)電層212，以及第三導(dǎo)電層214。所述 三個(gè)導(dǎo)電層可由相同的材料或不同的材料所構(gòu)成。在該實(shí)施例中，該三個(gè)導(dǎo)電層均由銅構(gòu)成，但不限于此。第三導(dǎo)電層214形成導(dǎo)電回路102的線圈部1021和連接部1024。在該實(shí)施例中，線圈部1021為電感器1001的線圈且為平面螺旋狀。連接部1024可將電感器1001電連接至外部裝置(例如，一個(gè)電路或焊盤區(qū))。第一導(dǎo)電層210包括橋接部1022用于電連接線圈部1021和連接部1024。第二導(dǎo)電層212在橋接部1022與線圈部1021或連接部1024之間的重疊部上形成接觸插頭(contact plug)1023。在該實(shí)施例中，橋接部1022位于線圈部1021和連接部1024的下面，但是在其他實(shí)施例中，橋接部1022可位于線圈部1021和連接部1024的上面。在此情形下，橋接部1022由第三導(dǎo)電層214構(gòu)成，線圈部1021或者連接部1024由第一導(dǎo)電層210構(gòu)成。在該實(shí)施例中，第一導(dǎo)電層210、第二導(dǎo)電層212，以及第三導(dǎo)電層214分別具有2-3微米的厚度，但不限于此。另外，在一些實(shí)施例中，接觸插頭1023和電感器1001的上部元件部分(例如，線圈部1021)由相同的導(dǎo)電層構(gòu)成，這意味著，接觸插頭1023和線圈部1021同時(shí)被形成。例如，當(dāng)形成線圈部1021的材料層時(shí)，同時(shí)采用相同的材料層填充插頭洞以形成接觸插頭1023。此外，電感器1001的第一導(dǎo)電層210、第二導(dǎo)電層212以及第三導(dǎo)電層214在層間電介(Interlayer Dielectric，ILD)層216中形成，其中，層間電介層216例如可由氧化物材料所構(gòu)成。電感器1001的制造工藝可為貼片被動(dòng)電感(Post Passive Inductor，PPI)流程，但不限于此。

電感器1001還包括由線圈部1021封閉(enclosed)，且鄰近導(dǎo)電回路102的電介質(zhì)(dielectric)區(qū)域106。本發(fā)明的高磁導(dǎo)率圖案1002至少靠近導(dǎo)電回路102設(shè)置。在該實(shí)施例中，高磁導(dǎo)率圖案1002設(shè)置在電介質(zhì)區(qū)域106內(nèi)，并由線圈部1021封閉。高磁導(dǎo)率圖案1002由設(shè)置在基板202上的高磁導(dǎo)率層208所構(gòu)成。每一個(gè)高磁導(dǎo)率圖案1002之間彼此電隔離。在該實(shí)施例中，每一個(gè)高磁導(dǎo)率圖案1002與形成電感器1001的導(dǎo)電層(第一導(dǎo)電層210、第二導(dǎo)電層212以及第三導(dǎo)電層214)電隔離，且每一個(gè)高磁導(dǎo)率圖案1002相對(duì)于電路的接地端電性浮接。但是，值得注意的是，在不同的實(shí)施例中，高磁導(dǎo)率圖案1002為接地屏蔽圖案(pattern ground shielded，PGS)且與電路接地端電連接，以便產(chǎn)生較少的渦流損耗(eddy current loss)。另外，在該實(shí)施例中，高磁導(dǎo)率層208設(shè)置在包括電感器1001的導(dǎo)電層和基板202之間。高磁導(dǎo)率層208包括具有高磁導(dǎo)率的材料。例如，高磁導(dǎo)率層208可由鐵，鈷，鎳，上述材料的合金，或者上述材料和合金的組合構(gòu)成，但并不限于此。任何具有高磁導(dǎo)率的材料均可 作為本發(fā)明的高磁導(dǎo)率層208。在該實(shí)施例中，高磁導(dǎo)率圖案1002由鎳所構(gòu)成，其磁導(dǎo)率為1.26*10^-4至7.54*10^-4。作為舉例，高磁導(dǎo)率圖案1002的厚度為0.1至10微米，但也不限于此。在一個(gè)不同的實(shí)施例中，高磁導(dǎo)率圖案1002的厚度為2微米。在其他不同的實(shí)施例中，高磁導(dǎo)率圖案1002的厚度可為5微米。另外，較優(yōu)地，高磁導(dǎo)率圖案1002為幾何形狀，例如，正方形和十字形。在圖1中，高磁導(dǎo)率圖案1002以正方形作為舉例。

進(jìn)一步，高磁導(dǎo)率圖案1002以陣列方式排布，這意味著高磁導(dǎo)率圖案1002并排排列成多條線。高磁導(dǎo)率圖案1002的尺寸可由長(zhǎng)度(lengh)L表示，而兩個(gè)相鄰的高磁導(dǎo)率圖案1002之間的距離由間隔(spacing)S表示。在該實(shí)施例中，高磁導(dǎo)率圖案1002的長(zhǎng)度L與間隔S相等，但不限于此。在不同的實(shí)施例中，高磁導(dǎo)率圖案1002的長(zhǎng)度L也可與間隔S不相等。在本實(shí)施例中，作為舉例，高磁導(dǎo)率圖案1002的尺寸可大約為3-10微米，電感器1001的直徑D(同時(shí)也是線圈部1021的直徑)為500微米。因此，電感器1001的直徑D等于或大于高磁導(dǎo)率圖案1002的尺寸的50倍。更優(yōu)的，電感器1001的直徑D等于或大于高磁導(dǎo)率圖案1002的尺寸的100倍。另外，高磁導(dǎo)率圖案1002設(shè)置在基礎(chǔ)絕緣層204上形成的電介質(zhì)層206中，但并不限于此。例如，電介質(zhì)層206可與層間電介層216具有相同的材料，但不限于此。此外，在電介質(zhì)層206和第一導(dǎo)電層210之間還可進(jìn)一步設(shè)置電介質(zhì)層218。

通過在電感器1001的電介質(zhì)區(qū)域106中設(shè)置高磁導(dǎo)率圖案1002，電介質(zhì)區(qū)域106的磁場(chǎng)增加且電感器1001的整體磁場(chǎng)分布增加，以便平均整個(gè)導(dǎo)電回路102的電流。因此，電感器1001的磁儲(chǔ)能和電感值增加，且交流電阻率值降低，以致電感器1001的質(zhì)量因子顯著增加。基于該實(shí)施例，不具有高磁導(dǎo)率圖案的傳統(tǒng)電感器的質(zhì)量因子為11.389，而帶有尺寸為3微米和10微米的高磁導(dǎo)率圖案1002的本發(fā)明的電感器的質(zhì)量因子分別為19.301和16.168。因此，在高磁導(dǎo)率圖案1002的尺寸為3微米的實(shí)施例中，本發(fā)明的電感器1001的質(zhì)量因子大約為傳統(tǒng)的電感器的1.70倍。值得注意的是，具有更小尺寸的高磁導(dǎo)率圖案1002在改善質(zhì)量因子時(shí)的效果比具有更大尺寸的高磁導(dǎo)率圖案1002更有效。

本發(fā)明的半導(dǎo)體集成電路并不受前面所提及的實(shí)施例的限制，其還可為其他更優(yōu)的實(shí)施例和不同的實(shí)施例?？偠灾谙旅娴拿恳粋€(gè)實(shí)施例中，相同的元件采用相同的符號(hào)進(jìn)行標(biāo)記，以更容易地比較不同的實(shí)施例之間的不同之處，接下來的實(shí)施例將詳細(xì)描述各實(shí)施例之間的不同之處，而各實(shí)施例之間的 相同的特征將不進(jìn)行贅述。

參考圖3，為依據(jù)本發(fā)明的第一實(shí)施例的第一不同的實(shí)施例的半導(dǎo)體集成電路的局部截面圖。該不同的實(shí)施例與第一實(shí)施例的區(qū)別在于高磁導(dǎo)率層208既設(shè)置在第一導(dǎo)電層210和第三導(dǎo)電層214之間，也設(shè)置在基板202和第三導(dǎo)電層214之間。在制造工藝中，高磁導(dǎo)率層208可能在第二導(dǎo)電層212形成之后形成，但是在第三導(dǎo)電層214形成之前形成。但是，在另一個(gè)不同的實(shí)施例中，高磁導(dǎo)率層208可能在第二導(dǎo)電層212形成之前形成。

參考圖4，為依據(jù)本發(fā)明的第一實(shí)施例的第二不同的實(shí)施例的半導(dǎo)體集成電路的局部截面圖。該不同的實(shí)施例與第一實(shí)施例的區(qū)別在于高磁導(dǎo)率層208設(shè)置在電感器1001上。另外，橋接部1022和線圈部1021均由第二導(dǎo)電層212形成。因此，兩個(gè)導(dǎo)電層(第一導(dǎo)電層210和第二導(dǎo)電層212)組成設(shè)置在高磁導(dǎo)率層208與基板202之間的電感器1001。在該不同的實(shí)施例的制造工藝中，高磁導(dǎo)率層208在電感器1001形成之后形成。在該不同的實(shí)施例中，本發(fā)明的半導(dǎo)體集成電路還包括設(shè)置在基板202上且高于電感器1001的連接襯墊(connection pad)120，該連接襯墊120用于將半導(dǎo)體集成電路100連接至一個(gè)外部裝置，但不限于此。

參考圖5，為依據(jù)本發(fā)明的第一實(shí)施例的第三不同的實(shí)施例的半導(dǎo)體集成電路的局部截面圖。該不同的實(shí)施例與第二不同的實(shí)施例的區(qū)別在于高磁導(dǎo)率圖案1002并非如圖1所示僅設(shè)置在電介質(zhì)區(qū)域106中，還設(shè)置在設(shè)置有導(dǎo)電回路102的區(qū)域中。換言之，在基板202的投射方向中，一些高磁導(dǎo)率圖案1002與第一導(dǎo)電層210和第二導(dǎo)電層212重疊，其中，如方向Z所示，所述投射方向與基板202的表面垂直。

參考圖6，為依據(jù)本發(fā)明的第一實(shí)施例的第四不同的實(shí)施例的半導(dǎo)體集成電路的局部截面圖。該不同的實(shí)施例與第一實(shí)施例的不同之處在于，高磁導(dǎo)率圖案1002并非如圖1所示，僅設(shè)置在電介質(zhì)區(qū)域106中，還設(shè)置在設(shè)置有導(dǎo)電回路102的區(qū)域中。因此，在基板202的投射方向中，一些高磁導(dǎo)率圖案1002與第一導(dǎo)電層210和第二導(dǎo)電層212重疊，其中，如方向Z所示，所述投射方向與基板202的表面垂直。與第三不同的實(shí)施例的區(qū)別在于，與導(dǎo)電回路102重疊的高磁導(dǎo)率圖案1002設(shè)置在第一導(dǎo)電層210的下方的電介質(zhì)層206中。

參考圖7，為依據(jù)本發(fā)明的第二實(shí)施例的半導(dǎo)體集成電路的俯視圖。在該實(shí)施例中，高磁導(dǎo)率圖案1002的設(shè)置區(qū)域自電介質(zhì)區(qū)域106延伸至包圍導(dǎo)電回路 102的包圍區(qū)域108。因此，一部分與導(dǎo)電回路102重疊的高磁導(dǎo)率圖案1002設(shè)置在導(dǎo)電回路102下方，但并不限于此。在其他不同的實(shí)施例中，與導(dǎo)電回路102重疊的高磁導(dǎo)率圖案1002可設(shè)置在導(dǎo)電回路102上面。此外，本實(shí)施例中所有高磁導(dǎo)率圖案1002的尺寸L均等于間隔S，但不限于此。在一些不同的實(shí)施例中，在半導(dǎo)體集成電路100的每一個(gè)不同部位，尺寸L和間隔S并非總是相等。例如，在電介質(zhì)區(qū)域106或包圍區(qū)域108，高磁導(dǎo)率圖案1002可具有不同的尺寸L和/或間隔S。

參考圖8，為依據(jù)本發(fā)明的第三實(shí)施例的半導(dǎo)體集成電路的俯視圖。該實(shí)施例與第一實(shí)施例的不同之處在于高磁導(dǎo)率圖案1002為十字形，其仍用于提供增強(qiáng)電感器1001的質(zhì)量因子的作用。在其他不同的實(shí)施例中，高磁導(dǎo)率圖案1002可具有不同的形狀，例如，圓形、橢圓形、矩形，但不限于這些形狀。此外，在不同的實(shí)施例中，高磁導(dǎo)率圖案1002不一定具有相同的形狀，在半導(dǎo)體集成電路100的不同部位，高磁導(dǎo)率圖案1002可具有不同的形狀和尺寸。

根據(jù)本發(fā)明，高磁導(dǎo)率圖案靠近電感器的導(dǎo)電回路設(shè)置，其中，高磁導(dǎo)率圖案可設(shè)置在電感器的導(dǎo)電回路上面，下面或者圍繞所述導(dǎo)電回路，以便平均(average)半導(dǎo)體集成電路的電感器的磁場(chǎng)的分布，相反，不帶有高磁導(dǎo)率圖案的傳統(tǒng)電感器的內(nèi)部繞組的磁場(chǎng)大于外部繞組的磁場(chǎng)。因此，通過設(shè)置高磁導(dǎo)率圖案可緩和傳統(tǒng)電感器的內(nèi)部繞組上的電流擁塞，由此可增大電感值并減少交流電阻率值，最終質(zhì)量因子有效被改善。除此之外，尺寸相對(duì)電感器較小的高磁導(dǎo)率圖案可最小化渦流損耗并在不引入功率損耗的基礎(chǔ)上增強(qiáng)磁場(chǎng)。因此，在沒有其他非期望的副作用的前提下，本發(fā)明的半導(dǎo)體集成電路的電感器的性能有效得到改善。

本發(fā)明雖以較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明的范圍，任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可做些許的更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍當(dāng)視權(quán)利要求所界定者為準(zhǔn)。