本發(fā)明涉及集成電路。更具體地說(shuō)，本發(fā)明涉及貫孔漏電與擊穿測(cè)試。

背景技術(shù)：

集成電路(IC)是一種含有許多小型、互連元件的半導(dǎo)體裝置。這些元件共同作用，使IC能夠進(jìn)行諸如控制電子裝置的工作、或進(jìn)行邏輯運(yùn)算。IC在電腦、手機(jī)、及許多其它電子裝置都看得到。

IC及其它半導(dǎo)體裝置一般包含多層。層與層之間的連接稱為貫孔。在集成電路設(shè)計(jì)中，貫孔是絕緣氧化物層中的小型開(kāi)口，在IC不同層之間提供傳導(dǎo)性連接。多個(gè)貫孔耦接在一起以連接一IC中的一個(gè)傳導(dǎo)區(qū)域至同一或一相鄰IC中的另一傳導(dǎo)區(qū)域。

貫孔在制造時(shí)會(huì)有錯(cuò)誤。當(dāng)貫孔中出現(xiàn)制造錯(cuò)誤時(shí)，貫孔可能無(wú)法適當(dāng)傳導(dǎo)，從而可能妨礙IC正確作用。因此，貫孔結(jié)構(gòu)的測(cè)試是IC生產(chǎn)及可靠度的重要方面。

貫孔相關(guān)漏電及擊穿是后段(BEOL)程序發(fā)展及可靠度的首要問(wèn)題之一。諸如貫孔-梳齒(圖1)及纏結(jié)式貫孔鏈(圖2)等傳統(tǒng)貫孔測(cè)試結(jié)構(gòu)不能夠精確診斷貫孔相關(guān)問(wèn)題的根本原因(在圖1及圖2中，M1、M2是金屬層，V1是貫孔)。舉例而言，此類(lèi)結(jié)構(gòu)不能夠各別分析并且區(qū)分貫孔的頂端出現(xiàn)的貫孔漏電/擊穿問(wèn)題與貫孔的底端出現(xiàn)的貫孔漏電/擊穿問(wèn)題有何不同。此資訊對(duì)于程序開(kāi)發(fā)至關(guān)重要，對(duì)于自對(duì)準(zhǔn)接觸程序尤其重要。另外，此類(lèi)貫孔測(cè)試結(jié)構(gòu)無(wú)法電氣識(shí)別貫孔迭對(duì)(overlay)問(wèn)題，而且無(wú)法區(qū)分貫孔-線路與線路-線路漏電及/或擊穿。

技術(shù)實(shí)現(xiàn)要素：

一第一方面包括一種測(cè)試結(jié)構(gòu)，該測(cè)試結(jié)構(gòu)包含：第一三端點(diǎn)貫孔測(cè)試結(jié)構(gòu)，其包括：第一端點(diǎn)，該第一端點(diǎn)耦接至該結(jié)構(gòu)的頂層中的第一組感測(cè)線；第二端點(diǎn)，該第二端點(diǎn)耦接至該結(jié)構(gòu)的該頂層中的第二組感測(cè)線，其中，該第一組感測(cè)線與該第二組感測(cè)線布置成梳齒配置；第三端點(diǎn)，該第三端點(diǎn)耦接至該結(jié)構(gòu)的底層中的第三組感測(cè)線；以及多個(gè)貫孔，該多個(gè)貫孔電氣耦接該結(jié)構(gòu)的該頂層中的該第二組感測(cè)線至該結(jié)構(gòu)的該底層中的該第三組感測(cè)線，各貫孔具有貫孔頂端及貫孔底端。

一第二方面包括半導(dǎo)體晶圓，該半導(dǎo)體晶圓包含：第一三端點(diǎn)貫孔測(cè)試結(jié)構(gòu)，其包括：第一端點(diǎn)，該第一端點(diǎn)耦接至該結(jié)構(gòu)的頂層中的第一組感測(cè)線；第二端點(diǎn)，該第二端點(diǎn)耦接至該結(jié)構(gòu)的該頂層中的第二組感測(cè)線，其中，該第一組感測(cè)線與該第二組感測(cè)線布置成梳齒配置；第三端點(diǎn)，該第三端點(diǎn)耦接至該結(jié)構(gòu)的底層中的第三組感測(cè)線；以及多個(gè)貫孔，該多個(gè)貫孔電氣耦接該結(jié)構(gòu)的該頂層中的該第二組感測(cè)線至該結(jié)構(gòu)的該底層中的該第三組感測(cè)線，各貫孔具有貫孔頂端及貫孔底端。

一第三方面包括一種測(cè)試方法，該測(cè)試方法包含：提供包括至少一個(gè)貫孔的三端點(diǎn)貫孔測(cè)試結(jié)構(gòu)；以及使用該三端點(diǎn)貫孔測(cè)試結(jié)構(gòu)，隔離并獲得位在該貫孔的頂端的貫孔頂端測(cè)量數(shù)據(jù)以及位在該貫孔的底端的貫孔底端數(shù)據(jù)。

附圖說(shuō)明

本發(fā)明的這些及其它特征經(jīng)由以下本發(fā)明各項(xiàng)方面的詳細(xì)說(shuō)明，搭配繪示本發(fā)明各項(xiàng)具體實(shí)施例的附圖，將得以更加輕易了解。

圖1繪示相關(guān)技術(shù)貫孔-梳齒測(cè)試結(jié)構(gòu)。

圖2繪示相關(guān)技術(shù)纏結(jié)式貫孔鏈測(cè)試結(jié)構(gòu)。

圖3根據(jù)具體實(shí)施例，繪示三端點(diǎn)貫孔測(cè)試結(jié)構(gòu)。

圖4A及4B根據(jù)具體實(shí)施例，繪示圖3的一對(duì)貫孔測(cè)試結(jié)構(gòu)。

圖5為在貫孔-頂端與貫孔-底端處，分別使用圖4A及4B中所示貫孔測(cè)試結(jié)構(gòu)獲得的說(shuō)明性測(cè)量比較圖。

圖6根據(jù)具體實(shí)施例，繪示與圖3的貫孔測(cè)試結(jié)構(gòu)搭配使用的三端點(diǎn)測(cè)試結(jié)構(gòu)。

圖7A及7B根據(jù)具體實(shí)施例，繪示與圖6的測(cè)試結(jié)構(gòu)一起使用的圖3的貫孔測(cè)試結(jié)構(gòu)。

圖8為使用圖7A及7B所示測(cè)試結(jié)構(gòu)收集的貫孔與無(wú)貫孔感測(cè)數(shù)據(jù)的說(shuō)明性比較圖。

圖9根據(jù)具體實(shí)施例，繪示另一三端點(diǎn)貫孔測(cè)試結(jié)構(gòu)。

圖10根據(jù)具體實(shí)施例，繪示圖9的多個(gè)三端點(diǎn)貫孔測(cè)試結(jié)構(gòu)。

圖11A及11B根據(jù)具體實(shí)施例，分別繪示正X貫孔移位及負(fù)X貫孔移位的效應(yīng)。

圖12根據(jù)具體實(shí)施例，為擊穿電壓測(cè)量與錯(cuò)準(zhǔn)的說(shuō)明性關(guān)系圖。

圖13根據(jù)具體實(shí)施例，為包括貫孔測(cè)試結(jié)構(gòu)的說(shuō)明性半導(dǎo)體晶圓。

符號(hào)說(shuō)明

10 貫孔測(cè)試結(jié)構(gòu)

12 上層

14 下層

20 比較圖

30 測(cè)試結(jié)構(gòu)

32 上層

34 下層

50 貫孔測(cè)試結(jié)構(gòu)

50-1 貫孔測(cè)試結(jié)構(gòu)

50-2 貫孔測(cè)試結(jié)構(gòu)

50-N 貫孔測(cè)試結(jié)構(gòu)

60 擊穿電壓測(cè)量

62 線條

100 半導(dǎo)體晶圓

102 集成電路芯片

104 鋸縫區(qū)。

具體實(shí)施方式

如以上所提，本文中揭示的發(fā)明目的涉及集成電路。更具體地說(shuō)，本發(fā)明目的是涉及貫孔漏電與擊穿測(cè)試。

在具體實(shí)施例中，本披露的貫孔測(cè)試結(jié)構(gòu)(下文稱為“貫孔測(cè)試結(jié)構(gòu)”)可位于半導(dǎo)體晶圓上圍繞半導(dǎo)體晶粒的鋸縫(kerf)區(qū)域中。鋸縫區(qū)域是制造程序完成時(shí)，把半導(dǎo)體晶圓分成個(gè)別半導(dǎo)體晶粒的切割區(qū)。在其它具體實(shí)施例中，貫孔測(cè)試結(jié)構(gòu)也可位于半導(dǎo)體晶粒里面。貫孔測(cè)試結(jié)構(gòu)可使用半導(dǎo)體處理技術(shù)在半導(dǎo)體晶圓上形成。

圖3繪示的是根據(jù)具體實(shí)施例的三端點(diǎn)貫孔測(cè)試結(jié)構(gòu)10。貫孔測(cè)試結(jié)構(gòu)10包括配置在多個(gè)層(例如：2層)中的多條導(dǎo)電(例如：金屬)感測(cè)線、以及把不同層中感測(cè)線連接在一起的多個(gè)導(dǎo)電貫孔V0。

在圖3所示的具體實(shí)施例中，貫孔測(cè)試結(jié)構(gòu)10包括上層12，該上層包含多條隔開(kāi)且交替的感測(cè)線E1、E2。各感測(cè)線E1是指定為“上漏(Leak Above)”感測(cè)線。貫孔測(cè)試結(jié)構(gòu)10的上層12中的感測(cè)線E1是電氣耦接至第一端點(diǎn)T1。

貫孔測(cè)試結(jié)構(gòu)10更包括下層14，該下層包含多條隔開(kāi)的感測(cè)線E3。感測(cè)線E3是指定為“下漏(Leak Below)”感測(cè)線。貫孔測(cè)試結(jié)構(gòu)10的上層12中的感測(cè)線E2透過(guò)貫孔V0電氣耦接至貫孔測(cè)試結(jié)構(gòu)10的下層14中的感測(cè)線E3。感測(cè)線E2電氣耦接至第二端點(diǎn)T2。感測(cè)線E3電氣耦接至第三端點(diǎn)T3。在具體實(shí)施例中，貫孔測(cè)試結(jié)構(gòu)10的上層12中的感測(cè)線E1、E2與貫孔測(cè)試結(jié)構(gòu)10的下層14中的感測(cè)線E3彼此垂直。如圖3所示，連接至第一端點(diǎn)T1的感測(cè)線E1與連接至第二端點(diǎn)T2的感測(cè)線E2是布置成梳齒配置(例如：感測(cè)線E1與感測(cè)線E2交替)。

與諸如圖1所示的貫孔-梳齒測(cè)試結(jié)構(gòu)以及圖2所示的纏結(jié)式貫孔鏈測(cè)試結(jié)構(gòu)等現(xiàn)有的貫孔測(cè)試結(jié)構(gòu)不同，本披露的貫孔測(cè)試結(jié)構(gòu)10能夠把貫孔的頂端(貫孔-頂端)出現(xiàn)的問(wèn)題與貫孔的底端(貫孔-底端)出現(xiàn)的問(wèn)題作區(qū)分。再者，貫孔測(cè)試結(jié)構(gòu)10可用于區(qū)分貫孔-線路與線路-線路問(wèn)題。貫孔測(cè)試結(jié)構(gòu)10也可用于識(shí)別貫孔迭對(duì)問(wèn)題。

根據(jù)具體實(shí)施例，如圖4A、4B所示，可提供貫孔測(cè)試結(jié)構(gòu)10的多個(gè)克隆拷貝(cloned copy)。如圖4A所示，可令端點(diǎn)T3維持浮動(dòng)，在分別穿過(guò)端點(diǎn)T1與T2的感測(cè)線E1與E2之間施加偏壓V_via-top來(lái)隔離并且調(diào)查貫孔-頂端問(wèn)題。再者，如圖4B所示，可令端點(diǎn)T1維持浮動(dòng)，在分別穿過(guò)端點(diǎn)T2與T3的感測(cè)線E2與E3之間施加偏壓V_via-bot來(lái)隔離并且調(diào)查貫孔-底端問(wèn)題。圖4A、4B中施加至貫孔測(cè)試結(jié)構(gòu)10的偏壓V_via-top、V_via-bot可以不同，而且可收集并評(píng)估各類(lèi)數(shù)據(jù)(例如：漏電流、擊穿電壓等)。

圖5繪示使用例如圖4A、4B所示貫孔測(cè)試結(jié)構(gòu)10獲得的貫孔-頂端與貫孔-底端感測(cè)數(shù)據(jù)的說(shuō)明性比較圖20。在這項(xiàng)實(shí)施例中，清楚看到貫孔-底端比貫孔-頂端出現(xiàn)更槽的擊穿電壓?jiǎn)栴}。也就是說(shuō)，在貫孔-底端測(cè)得的擊穿電壓小于在貫孔-頂端測(cè)得的擊穿電壓。擊穿電壓可例如通過(guò)施加以固定率線性升高的電壓來(lái)測(cè)定。漏電流是在電壓上升時(shí)測(cè)量。漏電流出現(xiàn)陡峭(例如：突然)升高的點(diǎn)位是擊穿電壓。

其它數(shù)據(jù)可通過(guò)運(yùn)用與圖3所示類(lèi)似但不具有貫孔V0的測(cè)試結(jié)構(gòu)來(lái)推導(dǎo)。舉例而言，如圖6所示，測(cè)試結(jié)構(gòu)30實(shí)質(zhì)為圖3的貫孔測(cè)試結(jié)構(gòu)10的仿制件(clone)(但不具有任何貫孔V0)，其包括上層32，該上層包含多條隔開(kāi)且交替的感測(cè)線E1、E2。測(cè)試結(jié)構(gòu)30的上層32中的感測(cè)線E1電氣耦接至第一端點(diǎn)T1。測(cè)試結(jié)構(gòu)30的上層32中的感測(cè)線E2電氣耦接至第二端點(diǎn)T2。

測(cè)試結(jié)構(gòu)30更包括下層34，該下層包含多條隔開(kāi)的感測(cè)線E3。然而，與圖3所示的貫孔測(cè)試結(jié)構(gòu)10不同，測(cè)試結(jié)構(gòu)30的上層32中的感測(cè)線E2未電氣耦接至測(cè)試結(jié)構(gòu)30的下層34中的感測(cè)線E3。在測(cè)試結(jié)構(gòu)30中，感測(cè)線E3電氣耦接至第三端點(diǎn)T3。

根據(jù)具體實(shí)施例，貫孔-線路對(duì)比線路-線路的問(wèn)題可在某些操作條件下，通過(guò)比較圖3的貫孔測(cè)試結(jié)構(gòu)10的操作與圖6的測(cè)試結(jié)構(gòu)30的操作來(lái)檢驗(yàn)。舉例而言，如圖7A及7B所示，各測(cè)試結(jié)構(gòu)10、30的端點(diǎn)T1與T3連結(jié)在一起。偏壓V_bias施加于測(cè)試結(jié)構(gòu)10、30兩者中的端點(diǎn)(T1、T3)與T2之間。施加至圖7A、7B所示測(cè)試結(jié)構(gòu)10、30的偏壓V_bias可以不同，而且可收集并評(píng)估各種數(shù)據(jù)(例如：擊穿電壓數(shù)據(jù))。

圖8繪示分別使用圖7A、7B所示測(cè)試結(jié)構(gòu)10、30收集的貫孔與無(wú)貫孔感測(cè)數(shù)據(jù)的說(shuō)明性比較圖。在這項(xiàng)實(shí)施例中，清楚看到貫孔V0對(duì)擊穿電壓的影響大，而且貫孔V0的底端尺寸控制差。

圖9根據(jù)具體實(shí)施例，繪示另一三端點(diǎn)貫孔測(cè)試結(jié)構(gòu)50。貫孔測(cè)試結(jié)構(gòu)50類(lèi)似于圖3所示的貫孔測(cè)試結(jié)構(gòu)10，差別在于貫孔V0與鄰接線(例如：感測(cè)線E1)之間的間距已通過(guò)沿著X軸及/或Y軸使貫孔V0移位一距離來(lái)調(diào)制。如圖10所示，可為了測(cè)試目的而提供多個(gè)這些貫孔測(cè)試結(jié)構(gòu)50-1、50-2、...、50-N，對(duì)于各貫孔測(cè)試結(jié)構(gòu)，貫孔V0沿著X軸及/或Y軸的移位量都不同。

使用貫孔測(cè)試結(jié)構(gòu)50，各式各樣的數(shù)據(jù)可定量擷取并用于分析，例如迭對(duì)(overlay)、貫孔尺寸、線寬、貫孔-線路、及其它問(wèn)題。舉例而言，圖11A、11B分別繪示因?yàn)樨?fù)X移位及正X移位導(dǎo)致的擊穿電壓效應(yīng)，箭號(hào)指示貫孔V0錯(cuò)準(zhǔn)(misalignment)加大。由圖11A、11B可輕易看出，擊穿電壓隨著錯(cuò)準(zhǔn)量順著X方向加大而降低。

其它資訊可通過(guò)對(duì)具有不同貫孔V0錯(cuò)準(zhǔn)的多個(gè)貫孔測(cè)試結(jié)構(gòu)50比較擊穿電壓與貫孔V0錯(cuò)準(zhǔn)來(lái)獲得。圖12展示的是繪示擊穿電壓與錯(cuò)準(zhǔn)的說(shuō)明性關(guān)系圖。

在圖12中，多個(gè)擊穿電壓測(cè)量60是使用順著X方向具有不同貫孔V0錯(cuò)準(zhǔn)的多個(gè)測(cè)試結(jié)構(gòu)50來(lái)進(jìn)行。如能看出的是，最高擊穿電壓V_bd-max在存在有-2nm貫孔錯(cuò)準(zhǔn)時(shí)出現(xiàn)。這指示半導(dǎo)體晶圓處理之后，呈現(xiàn)-2nm的總迭對(duì)移位X_OL。因此，-2nm貫孔錯(cuò)準(zhǔn)結(jié)構(gòu)可用于引回+2nm迭對(duì)移位以提供最置中的結(jié)構(gòu)，同時(shí)擊穿電壓最高。

兩條線路之間的實(shí)際間距X_PP可基于導(dǎo)致零擊穿電壓(即貫孔V0將會(huì)接觸相鄰線路的點(diǎn)位)的負(fù)與正錯(cuò)準(zhǔn)距離的總計(jì)，從圖12的關(guān)系圖擷取出來(lái)。貫孔-線路間距可通過(guò)把原始設(shè)計(jì)間距減去迭對(duì)移位X_OL來(lái)測(cè)定。再者，如圖12所示，擊穿場(chǎng)強(qiáng)度E_BD是通過(guò)線條62的斜率來(lái)給定。

圖13展示半導(dǎo)體晶圓100的俯視示意圖，該半導(dǎo)體晶圓包括集成電路芯片102以及位于此等集成電路芯片102之間的鋸縫區(qū)104。以上根據(jù)具體實(shí)施例所述的貫孔測(cè)試結(jié)構(gòu)可在鋸縫區(qū)104中形成。

貫孔測(cè)試結(jié)構(gòu)的各項(xiàng)例示性具體實(shí)施例已在本文中揭示。然而，本領(lǐng)的域技術(shù)人員應(yīng)該了解此類(lèi)貫孔測(cè)試結(jié)構(gòu)中元件(例如：感測(cè)線、貫孔、端點(diǎn)等)的數(shù)目并不受限于圖中所示。

本文中使用的術(shù)語(yǔ)目的只是為了說(shuō)明特定例示性具體實(shí)施例，而且用意不在于限制。單數(shù)形式“一”及“該”于本文中使用時(shí)，用意可在于也包括復(fù)數(shù)形式，除非內(nèi)容另有清楚指示?！鞍?、“包括”及“具有”等詞具有可兼性，并因此指明所述特征、整體、步驟、操作、元件及/或元件的存在，但未排除一或多個(gè)其它特征、整體、步驟、操作、元件、元件及/或其群組的存在或加入。本文中所述的方法步驟、程序及操作不是要視為其必然需要按照所述或所示的特定順序來(lái)進(jìn)行，除非進(jìn)行順序有具體確定。還要了解的是，可運(yùn)用另外或替代的步驟。

當(dāng)一元件或?qū)臃Q為位在另一元件或?qū)印吧稀?、“接合至”、“連接至”或“耦接至”另一元件時(shí)，該元件或?qū)涌芍苯游辉谠摿硪辉驅(qū)由?、接合、連接或耦接至該另一元件或?qū)印⒒蚩纱嬖谥薪樵驅(qū)?。相比之下，?dāng)一元件稱為“直接位在”另一元件或?qū)印吧稀?、“直接接合至”、“直接連接至”或“直接耦接至”另一元件或?qū)訒r(shí)，可能不存在中介元件或?qū)?。用于說(shuō)明元件與元件之間關(guān)系的字組應(yīng)該以相似的方式來(lái)詮釋(例如：“介于...之間”相對(duì)于“直接介于...之間”、“相鄰”相對(duì)于“直接相鄰”等)?！凹?或”一詞于本文中使用時(shí)，包括相關(guān)列示項(xiàng)目一或多個(gè)的任何及所有組合。

諸如“內(nèi)”、“外”、“下方”、“下面”、“下”、“上面”、“上”及類(lèi)似者等空間相對(duì)用語(yǔ)可在本文中用于方便說(shuō)明，用以說(shuō)明如圖中所示，一個(gè)元件或特征與另一(多個(gè))元件或特征的關(guān)系。除了圖中所示方位以外，空間相對(duì)用語(yǔ)用意還可在于含括使用或操作的裝置的不同方位。舉例而言，若圖中裝置翻倒，說(shuō)明成位在其它元件或特征“下面”或“下方”的元件則會(huì)取向?yàn)槲辉诖说绕渌蛱卣鳌吧厦妗?。因此，“下面”這個(gè)例示性用語(yǔ)可含括上面與下面這兩種方位。裝置可按另一種方式取向(轉(zhuǎn)動(dòng)90度或轉(zhuǎn)動(dòng)到其它方位)，從而可詮釋本文中使用的空間相對(duì)描述符。

本發(fā)明的各項(xiàng)方面的前述說(shuō)明已為了描述及說(shuō)明目的而介紹。用意不在于窮舉或把本發(fā)明限制于所揭示的精確形式，而且許多修改及變例明顯是有可能的。此類(lèi)對(duì)于本領(lǐng)域的技術(shù)人員可能顯而易見(jiàn)的修改及變例是如隨附權(quán)利要求所界定，包括于本發(fā)明的范疇內(nèi)。

本發(fā)明的各項(xiàng)具體實(shí)施例的說(shuō)明已為了描述目的而介紹，但用意不在于窮舉或受限于所揭示的具體實(shí)施例。許多修改及變例對(duì)于本領(lǐng)域的技術(shù)人員將會(huì)顯而易見(jiàn)，但不會(huì)脫離所述具體實(shí)施例的范疇及精神。本文中使用的術(shù)語(yǔ)在選擇方面是為了最佳闡釋具體實(shí)施例的原理、對(duì)于市售技術(shù)的實(shí)務(wù)應(yīng)用或技術(shù)改良、或是為了讓本領(lǐng)域的技術(shù)人員能夠了解本文中揭示的具體實(shí)施例。