本發(fā)明涉及半導體結構及其制造方法。本發(fā)明特別是涉及包括金屬柵極結構的半導體結構及其制造方法。

背景技術：

在半導體結構中，任何導電-介電-導電結構都可能展現(xiàn)出電容。不希望其產(chǎn)生的電容，例如形成在柵極結構和源極/漏極區(qū)之間的電容、或形成在柵極結構和槽形接觸結構(slotcontact)之間的電容等等，可能不利地影響半導體裝置的操作。隨著半導體結構的縮小，這個問題變得更加緊要。

技術實現(xiàn)要素：

本發(fā)明是關于降低不希望其產(chǎn)生的電容的解決方案。

根據(jù)一些實施例，提供一種半導體結構。此種半導體結構包括一基板、一柵極結構、一第一介電層、以及二氣隙(airgap)。柵極結構設置在基板上。柵極結構具有相對的二側壁。柵極結構包括一u形結構和一金屬柵極電極。u形結構定義朝向上方的一開口。u形結構包括一功函數(shù)層(workfunctionlayer)。金屬柵極電極設置在u形結構所定義的開口中。u形結構的一上表面的水平高度低于金屬柵極電極的一上表面的水平高度。第一介電層設置在基板上并鄰接于柵極結構。二氣隙分別形成在第一介電層和柵極結構相對的二側壁的其中一者之間。

根據(jù)一些實施例，提供一種半導體結構的制造方法。此種方法包括下列步驟。首先，提供一基板。形成一犧牲柵極結構在基板上。犧牲柵極結構具有相對的二側壁。形成二犧牲間隔物分別在犧牲柵極結構相對的二側壁上。形成一第一介電層在基板上并鄰接于犧牲柵極結構。接著，移除犧牲柵極結構，形成一開口。形成一柵極結構在開口中。柵極結構具有相對的二側壁。柵極結構包括一u形結構和一金屬柵極電極。u形結構定義朝向上方的一開口。u形結構包括一功函數(shù)層。金屬柵極電極形成在u形結構所定義的開口 中。u形結構的一上表面的水平高度低于金屬柵極電極的一上表面的水平高度。之后，移除該二犧牲間隔物，形成二氣隙分別位于第一介電層和柵極結構相對的二側壁的其中一者之間。

為了對本發(fā)明的上述及其他方面有更佳的了解，下文特舉優(yōu)選實施例，并配合所附的附圖，作詳細說明如下：

附圖說明

圖1為實施例的半導體結構的示意圖；

圖2a～圖2i為半導體結構在根據(jù)實施例的制造流程中的不同階段的示意圖。

符號說明

102：基板

104：鰭

1041、1042：源極/漏極區(qū)

106：柵極結構

106s：側壁

108：u形結構

108o：開口

108t：上表面

110：金屬柵極電極

110t：上表面

112：功函數(shù)層

114：高介電常數(shù)介電層

116：蝕刻停止層

118：界面介電層

120：接觸結構蝕刻停止層

122：第一介電層

122t：上表面

124：氣隙

126：第二介電層

128：接觸結構

130：第三介電層

132：接觸結構

202：基板

204：鰭

206：界面介電層

208：犧牲柵極結構

2081：硅層

2082：硬掩模層

208s：側壁

210：犧牲間隔物

212：接觸結構蝕刻停止層

214：第一介電層

214t：上表面

216：開口

2180：層

2200：層

2220：層

2240：材料

218：高介電常數(shù)介電層

220：蝕刻停止層

222：功函數(shù)層

224：金屬柵極電極

224t：上表面

226：柵極結構

226s：側面

228：u形結構

228o：開口

228t：上表面

230：阻障層

232：氣隙

234：第二介電層

具體實施方式

以下將參照所附的附圖，對于各種實施例進行詳細的描述。為了清楚起見，附圖中的元件可能并未反映出其真實的尺寸。此外，還可能省略一些元件。可以預期的是，一實施例中的元件和特征可能被有利地納入至另一實施例中，而并未另外再作列舉。

請參照圖1，其提供根據(jù)實施例的半導體結構。半導體結構包括一基板102、一柵極結構106、一第一介電層122、以及二氣隙124。柵極結構106設置在基板102上。柵極結構106具有相對的二側壁106s。第一介電層122設置在基板102上并鄰接于柵極結構106。二氣隙124分別形成在第一介電層122和柵極結構106相對的二側壁106s的其中一者之間。

以下提供半導體結構進一步的細節(jié)。在一些實施例中，柵極結構106是直接設置在基板102上?；蛘?，如圖1所示，半導體結構還可包括一鰭(fin)104。鰭104可如圖1所示為一絕緣層上覆硅(silicononinsulator,soi)基板或硅基板(sisubstrate)的一部分、或以外延方式形成于任何材料的基板上，而柵極結構106是設置在鰭104上并橫越鰭104。更具體地說，鰭104可在一第一方向上延伸，而柵極結構106可在不同于第一方向的一第二方向上延伸。在圖1中，第一方向是紙面上的水平方向，而第二方向是垂直于紙面的方向。鰭104中可包括二源極/漏極區(qū)1041和1042，分別設置在柵極結構106的二側。

根據(jù)一些實施例，半導體結構還可包括一界面介電層(interfacialdielectriclayer)118。界面介電層118是設置在基板102上，而柵極結構106是設置在界面介電層118上。因此，能夠減輕基板102和柵極結構106之間的潛在界面問題。

柵極結構106可為一金屬柵極結構。在這樣的情況下，柵極結構106包括一u形結構108和一金屬柵極電極110。u形結構108定義朝向上方的一開口108o。u形結構108包括一功函數(shù)層112。根據(jù)一些實施例，u形結構108還可包括一高介電常數(shù)介電層(high-kdielectriclayer)114，其中功函數(shù)層112是設置在高介電常數(shù)介電層114上。根據(jù)一些實施例，u形結構108還可選擇性地包括一蝕刻停止層(etchstoplayer)116，其中蝕刻停止層116是設置在功函數(shù)層112和高介電常數(shù)介電層114之間。根據(jù)一些實施例，u形結 構108還可包括一阻障層(未示于圖1)，其中阻障層是設置在功函數(shù)層112上。這些層共同構成u形結構108。金屬柵極電極110設置在u形結構108所定義的開口108o中。u形結構108的一上表面108t的水平高度低于金屬柵極電極110的一上表面110t的水平高度。此外，在一些實施例中，如圖1所示，氣隙124并未超過u形結構108的上表面108t的水平高度。在一些實施例中，如圖1所示，u形結構108的上表面108t的水平高度和金屬柵極電極110的上表面110t的水平高度低于第一介電層122的一上表面122t的水平高度。

半導體結構還可包括一接觸結構蝕刻停止層(contactetchstoplayer)120。接觸結構蝕刻停止層120設置在基板102上(或者在某些情況下是設置在鰭104上)并位于柵極結構106二側，而第一介電層122是設置在接觸結構蝕刻停止層120上。

半導體結構還可包括一第二介電層126。第二介電層126密封氣隙124。根據(jù)一些實施例，第二介電層126可例如通過等離子體輔助化學氣相沉積(plasma-enhancedchemicalvapordeposition,pecvd)由氮化硅形成。

半導體結構還可包括其他半導體裝置中的典型元件。舉例來說，如圖1所示，半導體結構還可包括多個接觸結構128如槽形接觸結構、一第三介電層130、和多個接觸結構132。接觸結構128通過第一介電層122地設置在柵極結構106的二側。第三介電層130設置在第一介電層122上。接觸結構132通過第三介電層130地設置，并連接至槽形接觸結構128和柵極結構106。

在根據(jù)上述實施例的半導體結構中，典型地設置在柵極結構的側壁上的間隔物(spacer)被氣隙所取代。由于氣隙的介電常數(shù)低于間隔物的介電常數(shù)，因此能夠降低電容，特別是形成在柵極結構和源極/漏極區(qū)之間的電容、或形成在柵極結構和槽形接觸結構之間的電容等等。如此一來，便能夠改善裝置的表現(xiàn)。

以下提供根據(jù)實施例的半導體結構的制造方法。請參照圖2a，首先提供一基板202?；?02可為一硅基板、一含硅基板、或一絕緣層覆硅(silicon-on-insulator,soi)基板等等。根據(jù)一些實施例，可形成一鰭204在基板202上，如圖2a所示。鰭204可由硅形成。根據(jù)一些實施例，可形成一界面介電層206在基板202上，例如在鰭204上，如圖2a所示。界面介電層206可由二氧化硅形成。形成一犧牲柵極結構208在基板202上，例如在 鰭204和界面介電層206上。犧牲柵極結構208橫越鰭204。犧牲柵極結構208具有相對的二側壁208s。在一些實施例中，犧牲柵極結構208包括一硅層2081和選擇性的一硬掩模層2082，但實施例并不受限于此。

請參照圖2b，形成二犧牲間隔物210分別在犧牲柵極結構208相對的二側壁208s上。犧牲間隔物210可由氮化硅、或氧碳氮化硅(siocn)等等形成。雖然未示于附圖，在一些實施例中，源極/漏極區(qū)通過使用犧牲柵極結構208和犧牲間隔物210作為掩模的自對準注入制作工藝形成在鰭204中。

請參照圖2c，可選擇性地形成一接觸結構蝕刻停止層212在基板202上并覆蓋犧牲柵極結構208。接著，形成一第一介電層214在接觸結構蝕刻停止層212上。第一介電層214的材料優(yōu)選地不同于接觸結構蝕刻停止層212的材料。接著，可進行一平坦化制作工藝，例如一化學機械平坦化(chemicalmechanicalplanarization,cmp)制作工藝，直到移除硬掩模層2082并曝露出硅層2081為止。如此一來，便形成了形成在基板202上并鄰接于犧牲柵極結構208的接觸結構蝕刻停止層212和第一介電層214。

之后，移除犧牲柵極結構208，形成一開口216，如圖2d所示。在接下來的步驟中，將形成一柵極結構226在開口216中。

請參照圖2e，以共形的方式，依序形成由用于形成一高介電常數(shù)介電層的材料形成的一層2180、由用于形成一蝕刻停止層的材料形成的一層2200、和由用于形成一功函數(shù)層的材料形成的一層2220在第一介電層214上和開口216中，其中層2180和層2200為選擇性地形成。接著，形成用于形成一金屬柵極電極的一材料2240在層2200上和填充至開口216中。用于形成高介電常數(shù)介電層的材料可為hfo2、hfsio4、hfsion、al2o3、la2o3、ta2o5、y2o3、zro2、srtio3、zrsio4、hfzro4、sbt(srbi2ta2o9)、pzt(pbzrxti1-xo3)、或bst(baxsr1-xtio3)等等。用于形成蝕刻停止層的材料可為tan等等。用于形成功函數(shù)層的材料可為tin等等(用于p型半導體裝置)、或可為tial或tialn等等(用于n型半導體裝置)。用于形成金屬柵極電極的材料可為鎢、鋁或銅等等。

請參照圖2f，進行一移除制作工藝，以形成柵極結構226在開口216中。柵極結構226具有相對的二側壁226s。柵極結構226包括一u形結構228和一金屬柵極電極224。u形結構228定義朝向上方的一開口228o。u形結構228至少包括功函數(shù)層222。根據(jù)一些實施例，u形結構228還可包 括高介電常數(shù)介電層218，其中功函數(shù)層222是形成在高介電常數(shù)介電層218上。根據(jù)一些實施例，u形結構228還可包括蝕刻停止層220，其中蝕刻停止層220是形成在功函數(shù)層222和高介電常數(shù)介電層218之間。根據(jù)一些實施例，如圖2g(圖2f的替代形式)所示，u形結構228還可包括一阻障層230，其中阻障層230是形成在功函數(shù)層222上。阻障層230可由tin等等形成。金屬柵極電極224形成在u形結構228所定義的開口228o中。u形結構228的一上表面228t的水平高度低于金屬柵極電極224的一上表面224t的水平高度。這有利于進一步地降低不希望其產(chǎn)生的電容。

舉例來說，可進行一平坦化制作工藝，例如一cmp制作工藝，直到再次曝露出第一介電層214。在一些實施例中，可再進行一干蝕刻制作工藝和一濕蝕刻制作工藝，以移除部分u形結構228和金屬柵極電極224的材料，使得u形結構228的上表面228t的水平高度和金屬柵極電極224的上表面224t的水平高度低于第一介電層214的一上表面214t的水平高度。這有利于進一步地降低不希望其產(chǎn)生的電容。

請參照圖2h，移除犧牲間隔物210，形成二氣隙232分別位于第一介電層214和柵極結構226相對的二側壁226s的其中一者之間。犧牲間隔物210的移除可通過一干蝕刻制作工藝和一濕蝕刻制作工藝來進行。通過移除犧牲間隔物210和形成氣隙232，能夠降低半導體結構中不希望其產(chǎn)生的電容。如此一來，便能夠改善裝置的表現(xiàn)。

請參照圖2i，還可形成一第二介電層234在第一介電層214上，使得第二介電層234密封氣隙232.。第二介電層234可通過pecvd由氮化硅形成。在一些實施例中，如圖2i所示，第二介電層234的材料可能填充至氣隙232中，氣隙232因此縮小并變成水滴狀。形成在原本的氣隙232的側壁上的第二介電層234的材料可能是大約數(shù)埃，而形成在原本的氣隙232的底部上的第二介電層234的材料可能是大約數(shù)十埃。因此，氣隙232并未超過u形結構228的上表面228t的水平高度。之后，可進行一移除制作工藝，例如一cmp制作工藝，以移除不需要的第二介電層234的部分。然而，留下的第二介電層234的部分應足以密封氣隙232。

之后，可以再進行其他半導體裝置的制造流程中的典型步驟，例如用于形成如圖1所示的槽形接觸結構、第三介電層、和接觸結構的步驟。

雖然結合以上優(yōu)選實施例公開了本發(fā)明，然而其并非用以限定本發(fā)明。 本發(fā)明所屬技術領域中具有通常知識者，在不脫離本發(fā)明的精神和范圍內(nèi)，可作各種的更動與潤飾。因此，本發(fā)明的保護范圍應當以附上的權利要求所界定的為準。