本發(fā)明屬于半導(dǎo)體制造技術(shù)領(lǐng)域，涉及一種抗總劑量效應(yīng)的soimos器件及其制作方法。

背景技術(shù)：

soi(silicon-on-insulator)是指絕緣體上硅。soi技術(shù)自被發(fā)明以來，由于其天然的抗單粒子栓鎖效應(yīng)、寄生電容小、集成度高、功耗低等特點(diǎn)而應(yīng)用到半導(dǎo)體制作領(lǐng)域。航天電子元器件由于其較體硅具有抗單粒子效應(yīng)的優(yōu)勢(shì)而廣泛。

由于航天電子元器件工作環(huán)境惡劣，常常受到粒子輻射而導(dǎo)致器件性能影響；其中最常見的是總劑量效應(yīng)和單粒子效應(yīng)。由于相對(duì)體硅工藝而言，soi器件在頂層硅和襯底之間添加一層box絕緣層，從而徹底地抑制了體硅中容易發(fā)生的單粒子栓鎖現(xiàn)象；另外，這box絕緣層，使得單粒子效應(yīng)產(chǎn)生的電荷數(shù)較少而使得soi器件在單粒子效應(yīng)下情況有所緩解。所以，soi器件的總劑量效應(yīng)較單粒子效應(yīng)得到較多關(guān)注，也是亟待解決的問題。另一方面，soi器件的浮體效應(yīng)也是由于box絕緣層而帶來的負(fù)面影響。

總劑量效應(yīng)發(fā)生時(shí)，粒子提供額外能量，使得絕緣體材料某些電子被電離出來，形成電子空穴對(duì)，一部分電子和空穴復(fù)合后，還有一部分電子空穴對(duì)自由移動(dòng)。在工藝離子注入、退火、刻蝕等步驟中，使得晶格原子失配造成缺陷；在電場(chǎng)作用下，由于電子遷移率較高，不易受其俘獲，容易從絕緣材料中釋放掉，但空穴較容易被俘獲，在電場(chǎng)作用下向絕緣材料和si材料界面移動(dòng)，最終形成界面態(tài)、固定正電荷；這些電荷使得器件本身閾值電壓、漏電發(fā)生變化，這種情況下n型mos管中較為明顯。隨著工藝節(jié)點(diǎn)發(fā)展，一般認(rèn)為當(dāng)柵氧厚度小于3nm時(shí)，總劑量造成柵氧中的積累電荷不足以引發(fā)閾值電壓、漏電變化，故可以忽略掉。soi器件中絕緣材料只存在柵氧和場(chǎng)氧兩種情況，所以，總劑量效應(yīng)對(duì)soimos器件造成的影響主要通過場(chǎng)氧表現(xiàn)出來。

普通soimos器件由于總劑量效應(yīng)而引發(fā)的漏電可以通過圖1a說明，圖1a中示出了soimos器件的柵區(qū)101、源區(qū)102及漏區(qū)103，其中，場(chǎng)氧與si界面產(chǎn)生的電荷導(dǎo)致側(cè)壁漏電和box漏電。圖1a中還示出了部分漏電流ia及ia’。為了更好說明其漏電情況，請(qǐng)參閱圖1b，其顯示為圖1a所示結(jié)構(gòu)的a-a’向剖面圖的一部分，包括源區(qū)102、柵氧104、淺溝槽隔離結(jié)構(gòu)105(shallowtrenchinsulation，簡(jiǎn)稱sti)及埋氧層106(buriedoxide，簡(jiǎn)稱box)；如圖1b所示，側(cè)壁漏電大致可以分為柵氧與淺溝槽隔離結(jié)構(gòu)接觸部分、淺溝槽隔離結(jié)構(gòu)、淺溝槽隔離結(jié)構(gòu)與埋氧層接觸部分以及埋氧層接觸部分漏電，簡(jiǎn)稱為上邊角、側(cè)壁、下邊角以及box漏電。

為了解決總劑量效應(yīng)導(dǎo)致mos器件閾值電壓變化以及漏電增加情況，通常使用h型柵結(jié)構(gòu)來進(jìn)行加固，如圖2a所示：在h柵的兩端形成的重?fù)诫sp型區(qū)與柵氧下面的p型體區(qū)相連。因?yàn)閔柵兩端的體接觸區(qū)107部分改為重?fù)诫sp型區(qū)，而非絕緣體材料，從而抑制總劑量效應(yīng)帶來的電荷積累，使得漏電減少。請(qǐng)參閱圖2b，顯示為圖2a所示結(jié)構(gòu)的b-b’向剖面圖的一部分，其中，h柵對(duì)應(yīng)的漏電主要為box漏電以及少量的下邊角漏電。雖然h柵可以解決上邊角以及側(cè)壁漏電和大部分下邊角漏電問題，但是其box漏電以及少量的下邊角漏電情況仍然存在；并且其器件面積大大增加。

因此，如何提供一種soimos器件及其制作方法，在保證不增加芯片面積的前提下有效抑制soi器件的總劑量效應(yīng)，成為本領(lǐng)域技術(shù)人員亟待解決的一個(gè)重要技術(shù)問題。

技術(shù)實(shí)現(xiàn)要素：

鑒于以上所述現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明的目的在于提供一種抗總劑量效應(yīng)的soimos器件及其制作方法，用于解決現(xiàn)有技術(shù)中soimos器件由于總劑量效應(yīng)導(dǎo)致漏電增加的問題。

為實(shí)現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種抗總劑量效應(yīng)的soimos器件，包括背襯底、位于所述背襯底上的絕緣埋層、位于所述絕緣埋層上的有源區(qū)以及包圍所述有源區(qū)的淺溝槽隔離結(jié)構(gòu)；其中：

所述有源區(qū)包括柵區(qū)、位于所述柵區(qū)下的體區(qū)、分別位于所述體區(qū)橫向兩端的加固源區(qū)和第一導(dǎo)電類型漏區(qū)以及位于所述加固源區(qū)上部的第一硅化物；

所述加固源區(qū)包括重?fù)诫s第一導(dǎo)電類型區(qū)、重?fù)诫s第二導(dǎo)電類型區(qū)以及淺第一導(dǎo)電類型區(qū)，其中，所述重?fù)诫s第二導(dǎo)電類型區(qū)包圍所述重?fù)诫s第一導(dǎo)電類型區(qū)的縱向兩端及底部，且所述重?fù)诫s第一導(dǎo)電類型區(qū)與重?fù)诫s第二導(dǎo)電類型區(qū)均與所述第一硅化物相接觸；所述淺第一導(dǎo)電類型區(qū)的橫向兩端分別與所述第一硅化物和所述體區(qū)上部相接觸。

可選地，所述第一導(dǎo)電類型漏區(qū)上部形成有第二硅化物。

可選地，所述柵區(qū)上部形成有第三硅化物。

可選地，所述硅化物選自硅化鈷及硅化鈦中的任意一種。

可選地，所述第一導(dǎo)電類型為n型，所述第二導(dǎo)電類型為p型；或者所述第一導(dǎo)電類型為p型，所述第二導(dǎo)電類型為n型。

可選地，所述柵區(qū)包括形成于所述體區(qū)上的柵介質(zhì)層以及位于所述柵介質(zhì)層上的柵極。

可選地，所述柵區(qū)周圍設(shè)有側(cè)墻隔離結(jié)構(gòu)。

本發(fā)明還提供一種抗總劑量效應(yīng)的soimos器件的制作方法，包括如下步驟：

s1：提供一自下而上依次包括背襯底、絕緣埋層及頂層硅的soi襯底，在所述頂層硅中制作淺溝槽隔離結(jié)構(gòu)，隔離出有源區(qū)；

s2：在所述有源區(qū)上制作柵區(qū)；

s3：分別定義所述柵區(qū)兩側(cè)的所述有源區(qū)為加固源區(qū)及第一導(dǎo)電類型漏區(qū)，對(duì)所述加固源區(qū)及第一導(dǎo)電類型漏區(qū)上部進(jìn)行第一導(dǎo)電類型摻雜，形成淺第一導(dǎo)電類型區(qū)，然后在所述柵區(qū)周圍形成覆蓋部分所述淺第一導(dǎo)電類型區(qū)的側(cè)墻隔離結(jié)構(gòu)；

s4：對(duì)所述加固源區(qū)的縱向中間段下部進(jìn)行第二導(dǎo)電類型重?fù)诫s，形成第一重?fù)诫s第二導(dǎo)電類型區(qū)；對(duì)所述加固源區(qū)位于所述第一重?fù)诫s第二導(dǎo)電類型區(qū)上方的區(qū)域進(jìn)行第一導(dǎo)電類型重?fù)诫s，形成重?fù)诫s第一導(dǎo)電類型區(qū)；對(duì)所述加固源區(qū)的縱向兩端進(jìn)行第二導(dǎo)電類型重?fù)诫s，分別形成第二重?fù)诫s第二導(dǎo)電類型區(qū)及第三重?fù)诫s第二導(dǎo)電類型區(qū)；其中，第二重?fù)诫s第二導(dǎo)電類型區(qū)、所述第一重?fù)诫s第二導(dǎo)電類型區(qū)及第三重?fù)诫s第二導(dǎo)電類型區(qū)依次相連，包圍所述重?fù)诫s第一導(dǎo)電類型區(qū)的的縱向兩端及底部；

s5：在所述加固源區(qū)上形成金屬層，并熱處理使所述金屬與其下的si材料反應(yīng)，生成第一硅化物，所述第一硅化物與所述重?fù)诫s第二導(dǎo)電類型區(qū)及所述重?fù)诫s第一導(dǎo)電類型區(qū)均相接觸。

可選地，于所述步驟s4中，對(duì)所述第一重?fù)诫s第二導(dǎo)電類型區(qū)上方進(jìn)行第一導(dǎo)電類型重?fù)诫s時(shí)，同時(shí)對(duì)所述第一導(dǎo)電類型漏區(qū)未被所述側(cè)墻隔離結(jié)構(gòu)覆蓋的區(qū)域進(jìn)行第一導(dǎo)電類型重?fù)诫s。

可選地，于所述步驟s4中，采用一道在所述加固源區(qū)縱向中間段設(shè)有開口的掩膜版，經(jīng)由該掩膜版垂直地進(jìn)行重?fù)诫s第二導(dǎo)電類型離子注入，得到所述第一重?fù)诫s第二導(dǎo)電類型區(qū)。

可選地，所述第二導(dǎo)電類型離子的注入濃度范圍是1e15-9e15/cm²。

可選地，于所述步驟s5中，所述熱處理的溫度范圍是700-900℃，時(shí)間為50-70秒。

可選地，于所述步驟s5中，分別在第一導(dǎo)電類型漏區(qū)上部及所述柵區(qū)上部形成第二硅化物及第三硅化物。

如上所述，本發(fā)明的抗總劑量效應(yīng)的soimos器件及其制作方法，具有以下有益效果：所述soimos器件的源區(qū)采用加固源區(qū)，其結(jié)構(gòu)由中上部分的重?fù)诫s第一導(dǎo)電類型區(qū)、從縱向兩端及底部包圍所述重?fù)诫s第一導(dǎo)電類型區(qū)的重?fù)诫s第二導(dǎo)電類型區(qū)以及淺第一導(dǎo)電類型區(qū)組成，這種加固源區(qū)在不增加器件的面積的情況下可有效抑制soi器件的總劑量效應(yīng)導(dǎo)致的box漏電、上下邊角漏電及側(cè)壁漏電。并且本發(fā)明在有效抑制總劑量效應(yīng)的同時(shí)，還可以抑制浮體效應(yīng)。本發(fā)明消除了傳統(tǒng)抗總劑量加固結(jié)構(gòu)增加芯片面積以及無法全面抑制總劑量效應(yīng)的缺點(diǎn)，且本發(fā)明還具有制造工藝簡(jiǎn)單、與常規(guī)cmos工藝相兼容等優(yōu)點(diǎn)。

附圖說明

圖1a顯示為現(xiàn)有技術(shù)中普通soimos器件的俯視結(jié)構(gòu)圖。

圖1b顯示為圖1a所示結(jié)構(gòu)的a-a’向剖面圖。

圖2a顯示為現(xiàn)有技術(shù)中的h柵soimos器件的俯視結(jié)構(gòu)圖。

圖2b顯示為圖2a所示結(jié)構(gòu)的b-b’向剖面圖。

圖3a顯示為本發(fā)明的抗總劑量效應(yīng)的soimos器件的俯視結(jié)構(gòu)圖。

圖3b-圖3d分別顯示為圖3a所示結(jié)構(gòu)的c-c’向、d-d’向及e-e’向剖面圖。

圖4a-4g顯示為本發(fā)明的抗總劑量效應(yīng)的soimos器件的制作方法中各步驟所呈現(xiàn)的剖面結(jié)構(gòu)圖。

元件標(biāo)號(hào)說明

101柵區(qū)

102源區(qū)

103漏區(qū)

104柵氧

105淺溝槽隔離結(jié)構(gòu)

106埋氧層

107體接觸區(qū)

201柵區(qū)

2011柵介質(zhì)層

2012柵極

202加固源區(qū)

2021重?fù)诫s第一導(dǎo)電類型區(qū)

2022重?fù)诫s第二導(dǎo)電類型區(qū)

2022’第一重?fù)诫s第二導(dǎo)電類型區(qū)

2022”第二重?fù)诫s第二導(dǎo)電類型區(qū)

2023淺第一導(dǎo)電類型區(qū)

203第一導(dǎo)電類型漏區(qū)

204背襯底

205絕緣埋層

206淺溝槽隔離結(jié)構(gòu)

207體區(qū)

208第一硅化物

209側(cè)墻隔離結(jié)構(gòu)

210第二硅化物

211第三硅化物

具體實(shí)施方式

以下通過特定的具體實(shí)例說明本發(fā)明的實(shí)施方式，本領(lǐng)域技術(shù)人員可由本說明書所揭露的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點(diǎn)與功效。本發(fā)明還可以通過另外不同的具體實(shí)施方式加以實(shí)施或應(yīng)用，本說明書中的各項(xiàng)細(xì)節(jié)也可以基于不同觀點(diǎn)與應(yīng)用，在沒有背離本發(fā)明的精神下進(jìn)行各種修飾或改變。

請(qǐng)參閱圖3a至圖4g。需要說明的是，本實(shí)施例中所提供的圖示僅以示意方式說明本發(fā)明的基本構(gòu)想，遂圖式中僅顯示與本發(fā)明中有關(guān)的組件而非按照實(shí)際實(shí)施時(shí)的組件數(shù)目、形狀及尺寸繪制，其實(shí)際實(shí)施時(shí)各組件的型態(tài)、數(shù)量及比例可為一種隨意的改變，且其組件布局型態(tài)也可能更為復(fù)雜。

實(shí)施例一

本發(fā)明提供一種抗總劑量效應(yīng)的soimos器件，請(qǐng)參閱圖3a至圖3d，分別顯示為所述抗總劑量效應(yīng)的soimos器件的俯視圖及c-c’向、d-d’向、e-e’向剖面圖。如圖所示，該抗總劑量效應(yīng)的soimos器件包括背襯底204、位于所述背襯底204上的絕緣埋層205、位于所述絕緣埋層205上的有源區(qū)以及包圍所述有源區(qū)的淺溝槽隔離結(jié)構(gòu)206；其中：

所述有源區(qū)包括柵區(qū)201、位于所述柵區(qū)201下的體區(qū)207、分別位于所述體區(qū)207橫向兩端的加固源區(qū)202和第一導(dǎo)電類型漏區(qū)203以及位于所述加固源區(qū)202上部的第一硅化物208。本實(shí)施例中，所述第一導(dǎo)電類型以n型為例，相應(yīng)的，下面所述第二導(dǎo)電類型為p型，當(dāng)然，在另一實(shí)施例中，反之亦然。

需要指出的是，為了清楚顯示各重?fù)诫s區(qū)之間的相對(duì)位置關(guān)系，圖3a中未示出淺溝槽隔離結(jié)構(gòu)206及所述第一硅化物208。

具體的，所述背襯底204包括但不限于si、ge等常規(guī)半導(dǎo)體襯底，且可具有一定類型的摻雜。本實(shí)施例中，所述背襯底204采用第二導(dǎo)電類型si襯底，所述絕緣埋層205采用二氧化硅。

所述柵區(qū)201包括形成于所述體區(qū)207上的柵介質(zhì)層211以及位于所述柵介質(zhì)層2011上的柵極2012。作為示例，所述柵極2012采用多晶硅材料，且所述柵區(qū)201周圍設(shè)有側(cè)墻隔離結(jié)構(gòu)209。所述側(cè)墻隔離結(jié)構(gòu)209將所述淺第一導(dǎo)電類型區(qū)2023及所述第一導(dǎo)電類型漏區(qū)203中的淺第一導(dǎo)電類型區(qū)(未標(biāo)號(hào))部分覆蓋。

所述第一硅化物208的材料包括但不限于硅化鈷、硅化鈦等導(dǎo)電硅化物，其與所述重?fù)诫s第一導(dǎo)電類型區(qū)2021及重?fù)诫s第二導(dǎo)電類型區(qū)2022形成歐姆接觸。作為示例，所述第一導(dǎo)電類型漏區(qū)203上部還形成有第二硅化物210，所述柵區(qū)201上部還形成有第三硅化物211，用于降低漏極及柵極與引出電極之間的接觸電阻。

特別的，本發(fā)明中，所述加固源區(qū)202包括重?fù)诫s第一導(dǎo)電類型區(qū)2021、重?fù)诫s第二導(dǎo)電類型區(qū)2022以及淺第一導(dǎo)電類型區(qū)2023，其中，所述重?fù)诫s第二導(dǎo)電類型區(qū)2022包圍所述重?fù)诫s第一導(dǎo)電類型區(qū)2021的縱向兩端及底部，且所述重?fù)诫s第一導(dǎo)電類型區(qū)2021與重?fù)诫s第二導(dǎo)電類型區(qū)2022均與所述第一硅化物208相接觸；所述淺第一導(dǎo)電類型區(qū)2023的橫向兩端分別與所述第一硅化物208和所述體區(qū)207上部相接觸。

本發(fā)明的抗總劑量效應(yīng)的soimos器件中，所述soimos器件的源區(qū)采用加固源區(qū)，其結(jié)構(gòu)由中上部分的重?fù)诫s第一導(dǎo)電類型區(qū)2021、從縱向兩端及底部包圍所述重?fù)诫s第一導(dǎo)電類型區(qū)2021的重?fù)诫s第二導(dǎo)電類型區(qū)2022以及淺第一導(dǎo)電類型區(qū)2023組成，這種加固源區(qū)在不增加器件的面積的情況下可有效抑制soi器件的總劑量效應(yīng)導(dǎo)致的box漏電、上下邊角漏電及側(cè)壁漏電，消除了傳統(tǒng)抗總劑量加固結(jié)構(gòu)增加芯片面積以及無法全面抑制總劑量效應(yīng)的缺點(diǎn)。

此外，本發(fā)明中，所述第一硅化物208不僅可以降低接觸電阻，還可以將所述重?fù)诫s第二導(dǎo)電類型區(qū)2022連接至低電平，由于所述重?fù)诫s第二導(dǎo)電類型區(qū)2022與所述體區(qū)207接觸，使得體區(qū)積累的空穴得以釋放，從而使得本發(fā)明的soimos器件在有效抑制總劑量效應(yīng)的同時(shí)，還可以有效抑制浮體效應(yīng)。

實(shí)施例二

本發(fā)明還提供一種抗總劑量效應(yīng)的soimos器件的制作方法，包括如下步驟：

首先執(zhí)行步驟s1：如圖4a所示，提供一自下而上依次包括背襯底204、絕緣埋層205及頂層硅的soi襯底，在所述頂層硅中制作淺溝槽隔離結(jié)構(gòu)206，隔離出有源區(qū)。

作為示例，所述背襯底204及所述頂層硅均采用p型si。

然后執(zhí)行步驟s2：如圖4b所示，在所述有源區(qū)上制作柵區(qū)201。

具體的，所述柵區(qū)201包括柵介質(zhì)層211以及位于所述柵介質(zhì)層2011上的柵極2012。本實(shí)施例中，所述柵極2012采用多晶硅材料。

接著執(zhí)行步驟s3：如圖4c所示，分別定義所述柵區(qū)兩側(cè)的所述有源區(qū)為加固源區(qū)及第一導(dǎo)電類型漏區(qū)，對(duì)所述加固源區(qū)及第一導(dǎo)電類型漏區(qū)上部進(jìn)行第一導(dǎo)電類型摻雜，形成淺第一導(dǎo)電類型區(qū)。此處，所述第一導(dǎo)電類型為n型，相應(yīng)的，下面所述第二導(dǎo)電類型為p型；當(dāng)然在其它實(shí)施例中，反之亦然。

如圖4d所示，然后在所述柵區(qū)201周圍形成覆蓋部分所述淺第一導(dǎo)電類型區(qū)的側(cè)墻隔離結(jié)構(gòu)209。

再執(zhí)行步驟s4：如圖4e所示，對(duì)所述加固源區(qū)的縱向中間段下部進(jìn)行第二導(dǎo)電類型重?fù)诫s，形成第一重?fù)诫s第二導(dǎo)電類型區(qū)2022’。

具體的，采用一道在所述加固源區(qū)縱向中間段設(shè)有開口的掩膜版，經(jīng)由該掩膜版垂直地進(jìn)行重?fù)诫s第二導(dǎo)電類型離子注入，得到所述第一重?fù)诫s第二導(dǎo)電類型區(qū)2022’。所述第二導(dǎo)電類型離子的注入濃度范圍是1e15-9e15/cm²，本實(shí)施例中，所述第二導(dǎo)電類型離子的注入濃度采用3e15/cm²。

如圖4f所示，通過離子注入的方法，接著對(duì)所述加固源區(qū)位于所述第一重?fù)诫s第二導(dǎo)電類型區(qū)2022’上方的區(qū)域進(jìn)行第一導(dǎo)電類型重?fù)诫s，形成重?fù)诫s第一導(dǎo)電類型區(qū)2021。

本實(shí)施例中，對(duì)所述第一重?fù)诫s第二導(dǎo)電類型區(qū)2022’上方進(jìn)行第一導(dǎo)電類型重?fù)诫s時(shí)，同時(shí)對(duì)所述第一導(dǎo)電類型漏區(qū)未被所述側(cè)墻隔離結(jié)構(gòu)209覆蓋的區(qū)域進(jìn)行第一導(dǎo)電類型重?fù)诫s，以得到所述第一導(dǎo)電類型漏區(qū)203。

如圖4g所示，通過離子注入的方法，再對(duì)所述加固源區(qū)的縱向兩端進(jìn)行第二導(dǎo)電類型重?fù)诫s，分別形成第二重?fù)诫s第二導(dǎo)電類型區(qū)2022”及第三重?fù)诫s第二導(dǎo)電類型區(qū)；其中，第二重?fù)诫s第二導(dǎo)電類型區(qū)2022”、所述第一重?fù)诫s第二導(dǎo)電類型區(qū)2022’及第三重?fù)诫s第二導(dǎo)電類型區(qū)依次相連，包圍所述重?fù)诫s第一導(dǎo)電類型區(qū)2021的的縱向兩端及底部。所述第一、第二、第三重?fù)诫s第二導(dǎo)電類型區(qū)、所述重?fù)诫s第一導(dǎo)電類型區(qū)2021及所述淺第一導(dǎo)電類型區(qū)2023共同構(gòu)成所述加固源區(qū)202，所述第一導(dǎo)電類型漏區(qū)203與所述加固源區(qū)202之間的有源區(qū)構(gòu)成體區(qū)207。圖3a示出了所述加固源區(qū)、柵區(qū)極第一導(dǎo)電類型漏區(qū)的俯視圖。

最后執(zhí)行步驟s5：如圖3b及3c所示，在所述加固源區(qū)202上形成金屬層，并熱處理使所述金屬與其下的si材料反應(yīng)，生成第一硅化物208，所述第一硅化物208與所述重?fù)诫s第二導(dǎo)電類型區(qū)2022及所述重?fù)诫s第一導(dǎo)電類型區(qū)2021均相接觸。

具體的，所述金屬層的材料包括但不限于co、ti等材料，從而得到硅化鈷或硅化鈦等導(dǎo)電金屬硅化物。作為示例，所述熱處理采用爐管退火工藝，所述熱處理的溫度范圍是700-900℃，時(shí)間為50-70秒，本步驟中，還分別在第一導(dǎo)電類型漏區(qū)203上部及所述柵區(qū)201上部形成第二硅化物210及第三硅化物211，以降低所述第一導(dǎo)電類型漏區(qū)203及所述柵極2012與金屬電極之間的接觸電阻。

本步驟中，在所述重?fù)诫s第一導(dǎo)電類型區(qū)2021的底部形成了與所述絕緣埋層205相接觸的重?fù)诫s第二導(dǎo)電類型層、在所述重?fù)诫s第一導(dǎo)電類型區(qū)2021的縱向兩端形成了與所述淺溝槽隔離結(jié)構(gòu)206相接觸的重?fù)诫s第二導(dǎo)電類型層，所述重?fù)诫s第二導(dǎo)電類型層可有效阻斷box與si材料界面、淺溝槽隔離結(jié)構(gòu)與si材料界面的漏電通道，從而有效抑制soi器件的總劑量效應(yīng)導(dǎo)致的box漏電、上下邊角漏電及側(cè)壁漏電，消除了傳統(tǒng)抗總劑量加固結(jié)構(gòu)增加芯片面積以及無法全面抑制總劑量效應(yīng)的缺點(diǎn)。

此外，由于所述重?fù)诫s第二導(dǎo)電類型區(qū)2022還與所述體區(qū)207接觸，使得體區(qū)積累的空穴也得以釋放，從而使得本發(fā)明的soimos器件在有效抑制總劑量效應(yīng)的同時(shí)，還可以有效抑制浮體效應(yīng)。

綜上所述，本發(fā)明的抗總劑量效應(yīng)的soimos器件及其制作方法，具有以下有益效果：所述soimos器件的源區(qū)采用加固源區(qū)，其結(jié)構(gòu)由中上部分的重?fù)诫s第一導(dǎo)電類型區(qū)、從縱向兩端及底部包圍所述重?fù)诫s第一導(dǎo)電類型區(qū)的重?fù)诫s第二導(dǎo)電類型區(qū)以及淺第一導(dǎo)電類型區(qū)組成，這種加固源區(qū)在不增加器件的面積的情況下可有效抑制soi器件的總劑量效應(yīng)導(dǎo)致的box漏電、上下邊角漏電及側(cè)壁漏電。并且本發(fā)明在有效抑制總劑量效應(yīng)的同時(shí)，還可以抑制浮體效應(yīng)。本發(fā)明消除了傳統(tǒng)抗總劑量加固結(jié)構(gòu)增加芯片面積以及無法全面抑制總劑量效應(yīng)的缺點(diǎn)，且本發(fā)明還具有制造工藝簡(jiǎn)單、與常規(guī)cmos工藝相兼容等優(yōu)點(diǎn)。所以，本發(fā)明有效克服了現(xiàn)有技術(shù)中的種種缺點(diǎn)而具高度產(chǎn)業(yè)利用價(jià)值。

上述實(shí)施例僅例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何熟悉此技術(shù)的人士皆可在不違背本發(fā)明的精神及范疇下，對(duì)上述實(shí)施例進(jìn)行修飾或改變。因此，舉凡所屬技術(shù)領(lǐng)域中具有通常知識(shí)者在未脫離本發(fā)明所揭示的精神與技術(shù)思想下所完成的一切等效修飾或改變，仍應(yīng)由本發(fā)明的權(quán)利要求所涵蓋。