本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，具體而言，涉及一種高電子遷移率晶體管和一種存儲(chǔ)器芯片。

背景技術(shù)：

在相關(guān)技術(shù)中，隨著半導(dǎo)體制造技術(shù)的發(fā)展，具有低功耗和高速高通特性的功率器件成為主流研究方向。

gan(氮化鎵)是第三代寬禁帶半導(dǎo)體材料，具有大禁帶寬度(3.4ev)、高電子飽和速率(2e7cm/s)、高擊穿電場(1e10--3e10v/cm)、較高的熱導(dǎo)率、耐腐蝕和抗輻射性能，并且在高壓、高頻、高溫、大功率和抗輻照環(huán)境條件下具有較強(qiáng)的優(yōu)勢，因而被認(rèn)為是研究短波光電子器件和高壓高頻率大功率器件的最佳材料。

具體地，algan(氮化鎵鋁)/gan異質(zhì)結(jié)處形成高濃度、高遷移率的二維電子氣(2deg，two-dimensionalelectrongas)，同時(shí)異質(zhì)結(jié)對2deg具有良好的調(diào)節(jié)作用，gan基algan/gan高遷移率晶體管是功率器件中的研究熱點(diǎn)。

但是，gan材料和非摻雜本征材料的使用，由于其界面態(tài)導(dǎo)致器件存在嚴(yán)重的反向漏電，這嚴(yán)重影響高電子遷移率晶體管的可靠性。

因此，如何設(shè)計(jì)一種新的高電子遷移率晶體管以改善界面態(tài)成為目前亟待解決的技術(shù)問題。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明正是基于上述問題，提出了一種新的高電子遷移率晶體管的技術(shù)方案，通過在高電子遷移率晶體管中，改善了高電子遷移率晶體管的界面態(tài)，有效地降低了上述晶體管的反向漏電流，同時(shí)提升了上述晶體管的 可靠性。

有鑒于此，本發(fā)明提出了一種高電子遷移率晶體管，包括：基底；氮化鎵層和氮化鎵鋁層，所述氮化鎵層的一側(cè)復(fù)合于所述基底的表層，所述氮化鎵層的另一側(cè)復(fù)合于所述氮化鎵鋁層的底部；介質(zhì)層，復(fù)合于所述氮化鎵鋁層的頂層，所述介質(zhì)層設(shè)置有至少兩個(gè)貫通的接觸孔；電極，所述電極包括漏極電極、柵極電極和源極電極，所述漏極電極和所述源極電極分別設(shè)置于對應(yīng)的所述至少兩個(gè)貫通的接觸孔中對應(yīng)的接觸孔中，其中，所述介質(zhì)層包括金屬氧化層和/或無機(jī)氧化層。

在該技術(shù)方案中，通過在形成氮化鎵層和氮化鎵鋁層后，復(fù)合形成有介質(zhì)層，介質(zhì)層為高k材料，也即具有高的容電特性和絕緣特性，改善了高電子遷移率晶體管的界面態(tài)，有效地降低了晶體管的反向漏電流，減小了器件的表面應(yīng)力，同時(shí)提升了晶體管的可靠性。

在技術(shù)方案中，優(yōu)選的，所述金屬氧化層包括：氧化鉿層、氧化鋯層、氧化鈦層、氧化鋁層和氧化鉈層中的至少一種。

在該技術(shù)方案中，通過設(shè)置金屬氧化層包括氧化鉿層、氧化鋯層、氧化鈦層、氧化鋁層和氧化鉈層中的至少一種，提供了改善界面態(tài)的多種實(shí)施方案，金屬氧化物具有高的容電特性和絕緣特性。

在技術(shù)方案中，優(yōu)選的，所述無機(jī)氧化層還包括：第一氮化硅層，所述第一氮化硅層復(fù)合于所述金屬氧化層和所述氮化鎵鋁層之間。

在該技術(shù)方案中，通過設(shè)置第一氮化硅層復(fù)合于金屬氧化層和氮化鎵鋁層之間，保證了高電子遷移率晶體管的耐壓特性，減小了反向漏電。

在技術(shù)方案中，優(yōu)選的，所述源極電極包括第一鈦-鋁-鈦-氮化鈦復(fù)合層，所述漏極電極包括第二鈦-鋁-鈦-氮化鈦復(fù)合層。

在技術(shù)方案中，優(yōu)選的，所述柵極電極包括鎳-銅復(fù)合層

在技術(shù)方案中，優(yōu)選的，所述氮化鎵鋁層包括本征氮化鎵鋁結(jié)構(gòu)層。

在技術(shù)方案中，優(yōu)選的，還包括：隔離層，復(fù)合于所述介質(zhì)層和所述電極的頂層。

在該技術(shù)方案中，通過在絕緣層和電極的頂層設(shè)置隔離層，在提升器件可靠性的前提下，降低了空間電磁信號(hào)對高電子遷移率晶體管的干擾。

在技術(shù)方案中，優(yōu)選的，所述隔離層包括氧化硅層和/或第二氮化硅層。

在技術(shù)方案中，優(yōu)選的，所述基底包括本征硅層。

根據(jù)本發(fā)明的第二方面，提出了一種存儲(chǔ)器芯片，包括：如任一項(xiàng)技術(shù)方案中所述的高電子遷移率晶體管。

通過以上技術(shù)方案，通過在形成氮化鎵層和氮化鎵鋁層后，復(fù)合形成有介質(zhì)層，介質(zhì)層為高k材料，也即具有高的容電特性和絕緣特性，改善了高電子遷移率晶體管的界面態(tài)，有效地降低了晶體管的反向漏電流，同時(shí)提升了晶體管的可靠性。

附圖說明

圖1至圖3示出了根據(jù)本發(fā)明的實(shí)施例的高電子遷移率晶體管的結(jié)構(gòu)示意圖；

圖4示出了根據(jù)本發(fā)明的實(shí)施例的存儲(chǔ)器芯片的示意框圖。

具體實(shí)施方式

為了能夠更清楚地理解本發(fā)明的目的、特征和優(yōu)點(diǎn)，下面結(jié)合附圖和具體實(shí)施方式對本發(fā)明進(jìn)行進(jìn)一步的詳細(xì)描述。需要說明的是，在不沖突的情況下，本申請的實(shí)施例及實(shí)施例中的特征可以相互組合。

在下面的描述中闡述了很多具體細(xì)節(jié)以便于充分理解本發(fā)明，但是，本發(fā)明還可以采用其他不同于在此描述的其他方式來實(shí)施，因此，本發(fā)明的保護(hù)范圍并不受下面公開的具體實(shí)施例的限制。

下面結(jié)合圖1至圖4，對根據(jù)本發(fā)明的實(shí)施例的高電子遷移率晶體管進(jìn)行具體說明。

如圖1至圖3所示，根據(jù)本發(fā)明的實(shí)施例的高電子遷移率晶體管100，包括：基底1；氮化鎵層2和氮化鎵鋁層3，所述氮化鎵層2的一側(cè)復(fù)合于所述基底1的表層，所述氮化鎵層2的另一側(cè)復(fù)合于所述氮化鎵鋁層3的底部；介質(zhì)層，復(fù)合于所述氮化鎵鋁層3的頂層，所述介質(zhì)層設(shè)置有至少兩個(gè)貫通的接觸孔；電極，所述電極包括漏極53電極、柵極52電 極和源極52電極，所述漏極53電極和所述源極52電極分別設(shè)置于對應(yīng)的所述至少兩個(gè)貫通的接觸孔中對應(yīng)的接觸孔中，其中，所述介質(zhì)層包括金屬氧化層42和/或無機(jī)氧化層。

在該技術(shù)方案中，通過在形成氮化鎵層2和氮化鎵鋁層3后，復(fù)合形成有介質(zhì)層，介質(zhì)層為高k材料，也即具有高的容電特性和絕緣特性，改善了高電子遷移率晶體管100的界面態(tài)，有效地降低了晶體管的反向漏電流，減小了器件的表面應(yīng)力，同時(shí)提升了晶體管的可靠性。

其中，高電子遷移率晶體管100在施加電載荷后，氮化鎵層2和氮化鎵鋁層3之間極化誘生二維電子氣7，其具有高濃度和高遷移率特性，在提高器件可靠性的同時(shí)，保證了高電子遷移率晶體管100的制作工藝兼容于cmos(complementarymetal-oxide-semiconductortransistor，補(bǔ)償金屬氧化半導(dǎo)體晶體管)工藝，從而降低了是造成成本。

實(shí)施例一：

如圖1所示，介質(zhì)層從下到上依次包括第一氮化硅層41和高k金屬氧化層42。

實(shí)施例二：

如圖2所示，介質(zhì)層從下到上依次包括第一氮化硅層41、第一氧化硅層和高k金屬氧化層42。

實(shí)施例三：

如圖3所示，介質(zhì)層僅包括第一氧化硅層，其中第一氧化硅層也屬于高k化合物，同樣可以保證高電子遷移率晶體管100的耐壓特性，同時(shí)，減小了制造難度和薄膜應(yīng)力。

在技術(shù)方案中，優(yōu)選的，所述金屬氧化層42包括：氧化鉿層、氧化鋯層、氧化鈦層、氧化鋁層和氧化鉈層中的至少一種。

在該技術(shù)方案中，通過設(shè)置金屬氧化層42包括氧化鉿層、氧化鋯層、氧化鈦層、氧化鋁層和氧化鉈層中的至少一種，提供了改善界面態(tài)的多種實(shí)施方案，金屬氧化物具有高的容電特性和絕緣特性。

在技術(shù)方案中，優(yōu)選的，所述無機(jī)氧化層還包括：第一氮化硅層41，所述第一氮化硅層41復(fù)合于所述金屬氧化層42和所述氮化鎵鋁層3 之間。

在該技術(shù)方案中，通過設(shè)置第一氮化硅層41復(fù)合于金屬氧化層42和氮化鎵鋁層3之間，保證了高電子遷移率晶體管100的耐壓特性，減小了反向漏電。

在技術(shù)方案中，優(yōu)選的，所述源極電極53包括第一鈦-鋁-鈦-氮化鈦復(fù)合層，所述漏極電極51包括第二鈦-鋁-鈦-氮化鈦復(fù)合層42

在技術(shù)方案中，優(yōu)選的，所述柵極電極52包括鎳-銅復(fù)合層。

在技術(shù)方案中，優(yōu)選的，所述氮化鎵鋁層3包括本征氮化鎵鋁結(jié)構(gòu)層。

在技術(shù)方案中，優(yōu)選的，還包括：隔離層6，復(fù)合于所述介質(zhì)層和所述電極的頂層。

在該技術(shù)方案中，通過在絕緣層和電極的頂層設(shè)置隔離層6，在提升器件可靠性的前提下，降低了空間電磁信號(hào)對高電子遷移率晶體管100的干擾。

在技術(shù)方案中，優(yōu)選的，所述隔離層6包括氧化硅層和/或第二氮化硅層。

在技術(shù)方案中，優(yōu)選的，所述基底1包括本征硅層。

圖4示出了根據(jù)本發(fā)明的實(shí)施例的存儲(chǔ)器芯片的示意框圖。

如圖4所示，根據(jù)本發(fā)明的實(shí)施例的存儲(chǔ)器芯片400，包括：如任一項(xiàng)技術(shù)方案中所述的高電子遷移率晶體管100。

以上結(jié)合附圖詳細(xì)說明了本發(fā)明的技術(shù)方案，考慮到相關(guān)技術(shù)中提出的如何設(shè)計(jì)一種新的高電子遷移率晶體管的技術(shù)方案，本發(fā)明提出了一種新的高電子遷移率晶體管的技術(shù)方案，通過優(yōu)化器件結(jié)構(gòu)，降低了器件表面的缺陷密度，極大的減小了反向漏電，改善了器件的性能。

以上所述僅為本發(fā)明的優(yōu)選實(shí)施例而已，并不用于限制本發(fā)明，對于本領(lǐng)域的技術(shù)人員來說，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。