本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，尤其涉及一種半導(dǎo)體器件的形成方法。

背景技術(shù)：

mos(金屬-氧化物-半導(dǎo)體)晶體管，是現(xiàn)代集成電路中最重要的元件之一，mos晶體管的基本結(jié)構(gòu)包括：半導(dǎo)體襯底；位于半導(dǎo)體襯底表面的柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)包括：位于半導(dǎo)體襯底表面的柵介質(zhì)層以及位于柵介質(zhì)層表面的柵電極層；位于柵極結(jié)構(gòu)兩側(cè)半導(dǎo)體襯底內(nèi)的源漏區(qū)。

隨著mos晶體管集成度越來越高，mos晶體管工作需要的電壓和電流不斷降低，晶體管開關(guān)的速度隨之加快，隨之對(duì)半導(dǎo)體工藝方面要求大幅度提高。因此，業(yè)界找到了替代sio2的高介電常數(shù)材料(high-kmaterial)作為柵介質(zhì)層，以更好的隔離柵極結(jié)構(gòu)和mos晶體管的其它部分，減少漏電。同時(shí)，為了與高k(k大于3.9)介電常數(shù)材料兼容，采用金屬材料替代原有多晶硅作為柵電極層。高k柵介質(zhì)層和金屬柵電極構(gòu)成金屬柵極結(jié)構(gòu)，使得mos晶體管的漏電進(jìn)一步降低。

通常采用后柵工藝形成具有金屬柵極結(jié)構(gòu)的mos晶體管，在后柵工藝中，先在半導(dǎo)體襯底上形成偽柵極結(jié)構(gòu)，在偽柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底上形成層間介質(zhì)層，所述層間介質(zhì)層的頂部表面和所述偽柵極結(jié)構(gòu)的頂部表面齊平，然后去除偽柵極結(jié)構(gòu)，在偽柵極結(jié)構(gòu)定義的位置形成金屬柵極結(jié)構(gòu)。

然而，現(xiàn)有技術(shù)中形成半導(dǎo)體器件的方法中，柵介質(zhì)層的表面粗糙度較大，導(dǎo)致不同的半導(dǎo)體器件之間的閾值電壓的差異性較大。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明解決的問題是避免柵介質(zhì)層的表面粗糙度大的問題，從而避免半導(dǎo)體器件閾值電壓的差異性較大。

為解決上述問題，本發(fā)明提供一種半導(dǎo)體器件的形成方法，包括：提供基底，所述基底上具有層間介質(zhì)層，所述層間介質(zhì)層中具有貫穿其厚度的開 口，所述開口側(cè)壁具有側(cè)墻；在所述開口側(cè)壁和底部形成硅層，所述硅層具有第一表面粗糙度；對(duì)所述硅層的表面進(jìn)行修復(fù)刻蝕處理，使得所述硅層具有第二表面粗糙度，所述第二表面粗糙度小于第一表面粗糙度；進(jìn)行修復(fù)刻蝕處理后，對(duì)所述硅層、所述開口側(cè)壁的側(cè)墻及開口底部的基底進(jìn)行氧等離子體處理，在所述開口側(cè)壁和底部形成厚度均勻的氧化硅層；去除所述氧化硅層后，在所述開口側(cè)壁和底部形成柵介質(zhì)層；在所述柵介質(zhì)層表面形成填充滿所述開口的金屬柵電極。

可選的，所述修復(fù)刻蝕處理的工藝為化學(xué)下游刻蝕法。

可選的，所述化學(xué)下游刻蝕法的工藝參數(shù)為：刻蝕氣體包括cf4和o2，cf4的流量為100sccm～1000sccm，o2的流量為5sccm～100sccm，源功率為100瓦～1500瓦，腔室壓強(qiáng)為2mtorr～50mtorr，溫度為0攝氏度～200攝氏度。

可選的，所述氧等離子體處理的工藝參數(shù)為：采用的氣體包括氧氣，所述氧氣的流量為10sccm～1000sccm，源射頻功率為100瓦～1500瓦，腔室壓強(qiáng)為5mtorr～200mtorr，溫度為25攝氏度～120攝氏度。

可選的，所述硅層的厚度為5?！?00埃。

可選的，形成所述硅層的工藝為原子層沉積工藝或等離子體化學(xué)氣相沉積工藝。

可選的，去除所述氧化硅層的工藝為濕刻工藝或干刻工藝。

可選的，所述側(cè)墻的材料為氧化硅、氮氧化硅或者碳氧化硅。

可選的，所述層間介質(zhì)層的材料為氧化硅、氮氧化硅或者碳氧化硅。

可選的，所述柵介質(zhì)層的材料為高k介質(zhì)材料。

可選的，所述金屬柵電極的材料為w、al、ti、cu、mo或pt。

與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點(diǎn)：

在所述開口側(cè)壁和底部形成具有第一表面粗糙度的硅層，所述第一表面粗糙度較大，由于對(duì)所述硅層表面進(jìn)行了修復(fù)刻蝕處理，使得所述硅層具有第二表面粗糙度，所述第二表面粗糙度小于第一表面粗糙度，即通過修復(fù)刻蝕處理使得硅層的表面粗糙度降低，然后對(duì)所述硅層、所述開口側(cè)壁的部分 側(cè)墻及開口底部的部分基底進(jìn)行氧等離子體處理，在所述開口側(cè)壁和底部形成厚度均勻的氧化硅層，由于修復(fù)刻蝕處理后，所述開口的側(cè)壁和底部的硅層的表面的粗糙度較小，且進(jìn)行氧等離子體處理后形成的氧化層的厚度均勻，使得去除所述氧化層后，所述開口側(cè)壁的側(cè)墻表面和所述開口底部的基底表面的粗糙度較小，在粗糙度較小的側(cè)壁表面和基底表面形成的柵介質(zhì)層的表面粗糙度也較小，因而不同半導(dǎo)體器件對(duì)應(yīng)的柵介質(zhì)層的表面粗糙度的差異性較小，從而使得半導(dǎo)體器件的功函數(shù)的差異性減小，降低了半導(dǎo)體器件閾值電壓的差異性。

附圖說明

圖1至圖8是本發(fā)明第一實(shí)施例中半導(dǎo)體器件形成過程的結(jié)構(gòu)示意圖；

圖9至圖18是本發(fā)明第二實(shí)施例中半導(dǎo)體器件形成過程的結(jié)構(gòu)示意圖。

具體實(shí)施方式

正如背景技術(shù)所述，現(xiàn)有技術(shù)中形成的半導(dǎo)體器件的性能較差。

針對(duì)現(xiàn)有技術(shù)中半導(dǎo)體器件的形成方法進(jìn)行研究，形成半導(dǎo)體器件的方法包括：提供半導(dǎo)體襯底；在所述半導(dǎo)體襯底上形成偽柵極結(jié)構(gòu)；在所述偽柵極結(jié)構(gòu)兩側(cè)側(cè)壁形成側(cè)墻；在所述偽柵極結(jié)構(gòu)和側(cè)墻兩側(cè)的半導(dǎo)體襯底中形成源漏區(qū)；形成源漏區(qū)后，在所述半導(dǎo)體襯底上形成覆蓋所述側(cè)墻側(cè)壁的層間介質(zhì)層；去除所述偽柵極結(jié)構(gòu)，形成開口；在所述開口側(cè)壁和底部形成柵介質(zhì)層；在所述柵介質(zhì)層表面形成填充滿所述開口的金屬柵電極。

上述方法中，由于在形成偽柵極結(jié)構(gòu)的過程中，由于工藝的極限限制，形成的偽柵極結(jié)構(gòu)側(cè)壁的粗糙度較高，具體的，隨著特征尺寸的減小，偽柵極結(jié)構(gòu)的尺寸越來越小，定義偽柵極結(jié)構(gòu)位置和尺寸的圖形化的光刻膠層對(duì)光刻精度的要求較高，而受到光刻工藝的限制，所述圖形化的光刻膠層側(cè)壁難以完全垂直于半導(dǎo)體襯底表面，且所述圖形化的光刻膠層在形成偽柵極結(jié)構(gòu)的過程中會(huì)有損耗，受到刻蝕損傷的圖形化的光刻膠層起到的掩膜作用變差，從而導(dǎo)致形成偽柵極結(jié)構(gòu)的側(cè)壁的表面粗糙度較大。形成側(cè)墻后，側(cè)墻和偽柵極結(jié)構(gòu)之間的界面的粗糙度較大，當(dāng)去除所述偽柵極結(jié)構(gòu)后，導(dǎo)致開口側(cè)壁的粗糙度較大，形成柵介質(zhì)層后，導(dǎo)致所述開口側(cè)壁的柵介質(zhì)層的表 面粗糙度較大，導(dǎo)致不同半導(dǎo)體器件對(duì)應(yīng)的柵介質(zhì)層表面形貌的差異較大，因而不同半導(dǎo)體器件的閾值電壓的差異性較大。

在此基礎(chǔ)上，本發(fā)明提出一種半導(dǎo)體器件的形成方法，通過在所述開口側(cè)壁和底部形成硅層，然后對(duì)所述硅層表面進(jìn)行修復(fù)刻蝕處理，使得所述硅層的表面粗糙度降低，之后對(duì)所述硅層、所述開口側(cè)壁的側(cè)墻及開口底部的基底進(jìn)行氧等離子體處理，在所述開口側(cè)壁和底部形成厚度均勻的氧化硅層；去除所述氧化層后，所述開口側(cè)壁的側(cè)墻表面和所述開口底部的基底表面的粗糙度較小，當(dāng)形成柵介質(zhì)層后，使得形成的柵介質(zhì)層的表面粗糙度較小，使得不同半導(dǎo)體器件對(duì)應(yīng)的柵介質(zhì)層的表面粗糙度的差異性較小，因而半導(dǎo)體器件的功函數(shù)的差異性減小，從而降低了半導(dǎo)體器件閾值電壓的差異性。

為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施例做詳細(xì)的說明。

第一實(shí)施例

圖1至圖8是本發(fā)明第一實(shí)施例中半導(dǎo)體器件形成過程的結(jié)構(gòu)示意圖。本實(shí)施例中，以所述半導(dǎo)體器件為平面mos晶體管為例進(jìn)行說明。

參考圖1，提供基底，所述基底為襯底100，所述基底上具有偽柵極結(jié)構(gòu)110、位于偽柵極結(jié)構(gòu)110兩側(cè)側(cè)壁的側(cè)墻120、覆蓋側(cè)墻120側(cè)壁的層間介質(zhì)層130，所述層間介質(zhì)層130的頂部表面與所述偽柵極結(jié)構(gòu)110的頂部表面齊平。

所述襯底100為后續(xù)形成半導(dǎo)體器件提供工藝平臺(tái)。所述襯底100可以是單晶硅，多晶硅或非晶硅；所述襯底100也可以是硅、鍺、鍺化硅、砷化鎵等半導(dǎo)體材料；本實(shí)施例中，所述襯底100的材料為硅。

所述偽柵極結(jié)構(gòu)110包括位于基底表面的偽柵介質(zhì)層111和位于偽柵介質(zhì)層111表面的偽柵電極112。本實(shí)施例中，所述偽柵介質(zhì)層111的材料為氧化硅，所述偽柵電極112的材料為多晶硅。

形成偽柵極結(jié)構(gòu)110的步驟為：在基底表面形成偽柵介質(zhì)材料層(未圖示)和位于所述偽柵介質(zhì)材料層表面的偽柵電極材料層；圖形化所述偽柵介質(zhì)材料層和偽柵電極材料層，形成偽柵介質(zhì)層111和偽柵電極112。

由于在形成偽柵極結(jié)構(gòu)110的過程中，受到工藝的極限限制，形成的偽柵極結(jié)構(gòu)110側(cè)壁的粗糙度較高。

在一個(gè)實(shí)施例中，所述側(cè)墻120包括覆蓋偽柵極結(jié)構(gòu)110側(cè)壁的偏移側(cè)墻和覆蓋所述偏移側(cè)墻的間隙側(cè)墻。在另一個(gè)實(shí)施例中，所述側(cè)墻120可以只包括間隙側(cè)墻，所述間隙側(cè)墻的作用為定義偽柵極結(jié)構(gòu)110和后續(xù)形成的源漏區(qū)之間的距離。本實(shí)施例中，以所述側(cè)墻120以只包括間隙側(cè)墻為例進(jìn)行說明。

形成所述側(cè)墻120的工藝為：形成覆蓋所述偽柵極結(jié)構(gòu)110和基底的側(cè)墻材料層；采用各向異性干刻工藝刻蝕所述側(cè)墻材料層，在所述偽柵極結(jié)構(gòu)110側(cè)壁形成側(cè)墻120。所述側(cè)墻120的材料為氧化硅、氮氧化硅或者碳氧化硅。

由于偽柵極結(jié)構(gòu)110側(cè)壁的粗糙度較高，使得側(cè)墻120和偽柵極結(jié)構(gòu)110側(cè)壁之間界面的粗糙度較高。

本實(shí)施例中，形成側(cè)墻120后，在偽柵極結(jié)構(gòu)110和側(cè)墻120兩側(cè)的基底中形成源漏區(qū)，然后形成層間介質(zhì)層130。

所述層間介質(zhì)層130的材料為氧化硅、氮氧化硅或碳氧化硅。

形成層間介質(zhì)層130的步驟為：形成覆蓋偽柵極結(jié)構(gòu)110、側(cè)墻120和基底的層間介質(zhì)材料層，所述層間介質(zhì)材料層的整個(gè)表面高于偽柵極結(jié)構(gòu)110的頂部表面；平坦化所述層間介質(zhì)材料層直至暴露出偽柵極結(jié)構(gòu)110的頂部表面，形成層間介質(zhì)層130。

參考圖2，去除所述偽柵極結(jié)構(gòu)110(參考圖1)，形成開口140。

去除所述偽柵極結(jié)構(gòu)110的工藝為濕刻工藝或干刻工藝。

由于側(cè)墻120和偽柵極結(jié)構(gòu)110側(cè)壁之間界面的粗糙度較高，導(dǎo)致去除所述偽柵極結(jié)構(gòu)110后，所述開口140側(cè)壁的側(cè)墻120的表面粗糙度較高。

參考圖3，在所述開口140的側(cè)壁和底部形成硅層150，所述硅層150具有第一表面粗糙度。

所述硅層150的材料為硅。形成所述硅層150的工藝為沉積工藝，如等 離子體化學(xué)氣相沉積工藝或原子層沉積工藝。本實(shí)施例中，采用原子層沉積工藝形成硅層150。本實(shí)施例中，形成的硅層150不僅覆蓋所述開口140側(cè)壁的側(cè)墻120和所述開口140底部的基底，還覆蓋層間介質(zhì)層130的頂部表面。

由于所述開口140側(cè)壁的側(cè)墻120的表面粗糙度較高，而形成的硅層150受到側(cè)墻120表面粗糙度的影響，此時(shí)，所述硅層150具有第一表面粗糙度。

若所述硅層150的厚度小于5埃，使得后續(xù)對(duì)所述硅層150表面進(jìn)行修復(fù)刻蝕處理的過程中，會(huì)將部分區(qū)域的硅層150消耗完，暴露出部分側(cè)墻120，而后續(xù)修復(fù)刻蝕處理采用的化學(xué)下游刻蝕法目前只能針對(duì)硅材料進(jìn)行處理，故使得部分區(qū)域失去修復(fù)刻蝕處理的材料基礎(chǔ)；若所述硅層150的厚度大于100埃，使得后續(xù)氧等離子體處理的過程中，難以將硅層150完全氧化，尤其是難以將開口側(cè)壁的硅層150完全氧化，使得后續(xù)去除氧化層后，還有部分硅層150殘留在開口側(cè)壁，增加了后續(xù)形成的柵極結(jié)構(gòu)和位于源漏區(qū)上導(dǎo)電插塞之間的電容。故本實(shí)施例中，選擇硅層150的厚度為5?！?00埃。

參考圖4，對(duì)所述硅層150的表面進(jìn)行修復(fù)刻蝕處理，使得所述硅層150具有第二表面粗糙度，所述第二表面粗糙度小于第一表面粗糙度。

采用化學(xué)下游刻蝕(cde，chemicaldownstreametch)法進(jìn)行所述修復(fù)刻蝕處理。

在進(jìn)行修復(fù)刻蝕處理之前，硅層150表面的粗糙度較大，尤其是所述開口140側(cè)壁的硅層150表面的粗糙度較大，參考圖5，所述硅層150表面具有突出區(qū)域以及與所述突出區(qū)域相對(duì)應(yīng)的凹陷區(qū)域。

采用化學(xué)下游刻蝕法對(duì)硅層150表面進(jìn)行修復(fù)刻蝕處理的過程為：在突出區(qū)域以及凹陷區(qū)域表面形成鈍化膜160，且突出區(qū)域表面的鈍化膜160厚度小于凹陷區(qū)域的鈍化膜160的厚度；在工藝過程中產(chǎn)生氣體，所述氣體對(duì)鈍化膜160進(jìn)行刻蝕處理，直至鈍化膜160被完全刻蝕去除。由于凹陷區(qū)域的鈍化膜160的厚度大于突出區(qū)域的鈍化膜160的厚度，且刻蝕工藝對(duì)硅層150也會(huì)進(jìn)行一定的刻蝕，因此在刻蝕去除鈍化膜160的過程中，所述修復(fù)氣體會(huì)對(duì)硅層150表面的突出區(qū)域進(jìn)行刻蝕，以減小突出區(qū)域的尺寸；重復(fù)沉積鈍化膜160、刻蝕去除鈍化膜160和刻蝕突出區(qū)域的步驟直至硅層150表面的 粗糙度滿足要求。

其中，鈍化膜160的材料為siof；在工藝過程中產(chǎn)生氣體為sif，所述氣體對(duì)鈍化膜160進(jìn)行刻蝕處理，同時(shí)對(duì)硅層150的突出區(qū)域進(jìn)行刻蝕。

本實(shí)施例中，所述化學(xué)下游刻蝕法進(jìn)行修復(fù)刻蝕處理的工藝參數(shù)為：刻蝕氣體包括cf4和o2，cf4的流量為100sccm～1000sccm，o2的流量為5sccm～100sccm，源功率為100瓦～1500瓦，腔室壓強(qiáng)為2mtorr～50mtorr，溫度為0攝氏度～200攝氏度。

對(duì)所述硅層150的表面進(jìn)行修復(fù)刻蝕處理后，所述硅層150具有第二表面粗糙度，所述第二表面粗糙度小于第一表面粗糙度。即采用化學(xué)下游刻蝕法對(duì)硅層150的表面進(jìn)行修復(fù)刻蝕處理，進(jìn)一步降低了硅層150的表面粗糙度。

參考圖6，進(jìn)行所述修復(fù)刻蝕處理后，對(duì)所述硅層150、所述開口140側(cè)壁的側(cè)墻120及開口底部的基底進(jìn)行氧等離子體處理，在所述開口140側(cè)壁和底部形成厚度均勻的氧化硅層170。

所述氧等離子體處理的目的為：將硅層150、所述開口140側(cè)壁的部分側(cè)墻120及開口底部的部分基底氧化。

由于進(jìn)行所述修復(fù)刻蝕處理后，所述硅層150的表面粗糙度較小，在此基礎(chǔ)上，進(jìn)行氧等離子體處理，能夠在所述開口140側(cè)壁和底部形成厚度均勻的氧化硅層170。

所述氧等離子體處理采用的氣體包括氧氣。

若所述氧等離子體處理采用的氧氣的流量小于10sccm，導(dǎo)致氧等離子體的密度下降，從而導(dǎo)致氧等離子體處理的效率過低，若氧氣的流量大于1000sccm，造成工藝?yán)速M(fèi)。故本實(shí)施例中，所述氧等離子體處理的流量為10sccm～1000sccm。

若所述氧等離子體處理的溫度低于25攝氏度，則氧等離子體的能量較低，導(dǎo)致氧等離子體對(duì)所述硅層150表面的轟擊較弱，導(dǎo)致所述硅層150、側(cè)墻120及基底中的硅原子和氧原子較難結(jié)合，若所述氧等離子體處理的溫度高于 120攝氏度，則容易對(duì)其它元件造成損傷。故本實(shí)施例中，所述氧等離子體處理的溫度選擇為25攝氏度～120攝氏度。

所述氧等離子體處理的源射頻功率使得所述氧氣等離子體化，若所述源射頻功率低于100瓦，則所述氧氣不能被等離子體化，若所述源射頻功率高于1500瓦，會(huì)增加制作成本且受到工藝條件的限制。故本實(shí)施例中，氧等離子體處理采用的高頻射頻功率為100瓦～1500瓦。

所述氧等離子體處理中采用的腔室壓強(qiáng)為5mtorr～200mtorr。

參考圖7，進(jìn)行氧等離子體處理后，去除所述氧化硅層170(參考圖6)。

去除所述氧化硅層170的工藝為濕刻工藝或干刻工藝。本實(shí)施中，采用濕刻工藝去除所述氧化硅層170，具體的，采用的刻蝕溶液為氫氟酸溶液，氫氟酸溶液的體積百分比濃度為20％～50％，溫度為10攝氏度～50攝氏度。

由于修復(fù)刻蝕處理后，所述開口140側(cè)壁和底部的硅層150的表面的粗糙度較小，且進(jìn)行氧等離子體處理后形成的氧化硅層170的厚度均勻，使得去除所述氧化硅層170后，所述開口140側(cè)壁的側(cè)墻120表面和所述開口140底部的基底表面的粗糙度較小。

參考圖8，去除所述氧化硅層170后，在所述開口140側(cè)壁和底部形成柵介質(zhì)層180；在所述柵介質(zhì)層180表面形成填充滿所述開口140的金屬柵電極190。

所述柵介質(zhì)層180的材料為高k介質(zhì)材料(k大于3.9)，如hfo2、hfsio、hfsion、al2o3或zro2，所述金屬柵電極190的材料為金屬，如w、al、ti、cu、mo或pt。

形成柵介質(zhì)層180和金屬柵電極190的步驟為：采用沉積工藝，如等離子體化學(xué)氣相沉積工藝或原子層沉積工藝，形成覆蓋層間介質(zhì)層130、基底、側(cè)墻120的柵介質(zhì)材料層(未圖示)和覆蓋所述柵介質(zhì)材料層的金屬柵電極材料層，所述金屬柵電極材料層的整個(gè)表面高于層間介質(zhì)層130的頂部表面，然后平坦化所述柵介質(zhì)材料層和金屬柵電極材料層直至暴露出層間介質(zhì)層130的頂部表面，形成柵介質(zhì)層180和金屬柵電極190。

本實(shí)施例中，在形成金屬柵電極190之前，還可以形成覆蓋柵介質(zhì)層180的功函數(shù)層(未圖示)，形成所述功函數(shù)層之后，再形成覆蓋所述功函數(shù)層的金屬柵電極190。所述功函數(shù)層能夠調(diào)節(jié)半導(dǎo)體器件的閾值電壓。

當(dāng)所述半導(dǎo)體器件為p型mos晶體管，所述功函數(shù)層的材料為tan；當(dāng)所述半導(dǎo)體器件為n型mos晶體管時(shí)，所述功函數(shù)層的材料為tial。形成所述功函數(shù)層的工藝為沉積工藝，如化學(xué)氣相沉積工藝或原子層沉積工藝。

由于去除所述氧化硅層170后，所述開口140側(cè)壁的側(cè)墻120表面和所述開口140底部的基底表面的粗糙度較小，當(dāng)形成柵介質(zhì)層180后，使得形成的柵介質(zhì)層180的表面粗糙度較小，因而不同半導(dǎo)體器件對(duì)應(yīng)的柵介質(zhì)層180的表面粗糙度的差異性較小，從而使得半導(dǎo)體器件的功函數(shù)的差異性減小，降低了半導(dǎo)體器件閾值電壓的差異性。

進(jìn)一步的，若所述半導(dǎo)體器件為p型mos晶體管時(shí)，且所述源漏區(qū)的材料為摻雜p型離子的鍺化硅時(shí)，由于鍺化硅對(duì)溝道具有應(yīng)力，能夠提高半導(dǎo)體器件的載流子遷移率，且本實(shí)施例中，在進(jìn)行氧等離子體處理的過程中，對(duì)開口140底部的基底進(jìn)行了氧等離子體處理，所以所述開口140底部的部分厚度的基底也會(huì)被氧化，從而在去除氧化硅層170后，會(huì)在基底中形成凹陷，使得溝道的位置相對(duì)于基底的表面下移，使得源漏區(qū)的摻雜p型離子的鍺化硅對(duì)溝道施加的應(yīng)力進(jìn)一步增加。

第二實(shí)施例

圖9至圖18是本發(fā)明第二實(shí)施例中半導(dǎo)體器件形成過程的結(jié)構(gòu)示意圖。本實(shí)施例中，以所述半導(dǎo)體器件為鰭式場效應(yīng)晶體管為例進(jìn)行說明。

結(jié)合參考圖9和圖10，圖10為沿著圖9中鰭部延伸方向(a-a1軸線)得到的剖面圖，提供基底，所述基底包括襯底200和位于襯底200表面的鰭部220；所述鰭部220表面具有橫跨鰭部220的偽柵極結(jié)構(gòu)230，偽柵極結(jié)構(gòu)230覆蓋部分鰭部220的頂部表面和側(cè)壁。

所述襯底200為后續(xù)形成半導(dǎo)體器件提供工藝平臺(tái)。所述襯底200可以是單晶硅，多晶硅或非晶硅；所述襯底200也可以是硅、鍺、鍺化硅、砷化鎵等半導(dǎo)體材料；本實(shí)施例中，所述襯底200的材料為硅。

所述鰭部220通過圖案化所述襯底200而形成。

所述襯底200表面還具有隔離結(jié)構(gòu)210，隔離結(jié)構(gòu)210的表面低于鰭部220的頂部表面，隔離結(jié)構(gòu)210用于電學(xué)隔離相鄰的鰭部220。所述隔離結(jié)構(gòu)210的材料包括氧化硅或氮氧化硅。

所述偽柵極結(jié)構(gòu)230包括橫跨鰭部220的偽柵介質(zhì)層231和覆蓋偽柵介質(zhì)層231的偽柵電極232。其中，偽柵介質(zhì)層231位于隔離結(jié)構(gòu)210表面、覆蓋部分鰭部220的頂部表面和側(cè)壁。所述柵介質(zhì)層231的材料為氧化硅，所述偽柵電極232的材料為多晶硅。

形成偽柵極結(jié)構(gòu)230的步驟為：在基底表面形成偽柵介質(zhì)材料層(未圖示)和位于所述偽柵介質(zhì)材料層表面的偽柵電極材料層；圖形化所述偽柵介質(zhì)材料層和偽柵電極材料層，形成偽柵介質(zhì)層231和偽柵電極232。

由于在形成偽柵極結(jié)構(gòu)230的過程中，受到工藝的極限限制，形成的偽柵極結(jié)構(gòu)230側(cè)壁的粗糙度較高。

參考圖11，圖11為在圖10基礎(chǔ)上形成的示意圖，在所述偽柵介質(zhì)層231兩側(cè)側(cè)壁形成側(cè)墻240，然后在所述偽柵極結(jié)構(gòu)230和側(cè)墻240兩側(cè)的鰭部220中形成源漏區(qū)，然后在基底表面形成層間介質(zhì)層250，所述層間介質(zhì)層250覆蓋偽柵極結(jié)構(gòu)230側(cè)壁，且所述層間介質(zhì)層250的頂部表面與偽柵極結(jié)構(gòu)230的頂部表面齊平。

在一個(gè)實(shí)施例中，所述側(cè)墻240包括覆蓋偽柵極結(jié)構(gòu)230側(cè)壁的偏移側(cè)墻和覆蓋所述偏移側(cè)墻的間隙側(cè)墻。在另一個(gè)實(shí)施例中，所述側(cè)墻240可以只包括間隙側(cè)墻，所述間隙側(cè)墻的作用為定義偽柵極結(jié)構(gòu)230和在鰭部220中形成的源漏區(qū)之間的距離。本實(shí)施例中，以所述側(cè)墻240以只包括間隙側(cè)墻為例進(jìn)行說明。

形成所述側(cè)墻240的工藝為：形成覆蓋偽柵極結(jié)構(gòu)230和基底的側(cè)墻材料層；采用各向異性干刻工藝刻蝕所述側(cè)墻材料層，在所述偽柵極結(jié)構(gòu)230側(cè)壁形成側(cè)墻240。所述側(cè)墻240的材料為氧化硅、氮氧化硅或者碳氧化硅。

由于偽柵極結(jié)構(gòu)230側(cè)壁的粗糙度較高，使得側(cè)墻240和偽柵極結(jié)構(gòu)230側(cè)壁之間界面的粗糙度較高。

所述層間介質(zhì)層250的材料為氧化硅、氮氧化硅或碳氧化硅。

形成所述層間介質(zhì)層250的步驟為：形成覆蓋鰭部220、偽柵極結(jié)構(gòu)230、隔離結(jié)構(gòu)210和襯底200的層間介質(zhì)材料層，所述層間介質(zhì)材料層的整個(gè)頂部表面高于偽柵極結(jié)構(gòu)230的頂部表面；平坦化所述層間介質(zhì)材料層直至暴露出偽柵極結(jié)構(gòu)230的頂部表面，形成層間介質(zhì)層250。

參考圖12，去除所述偽柵極結(jié)構(gòu)230，形成開口260。

去除所述偽柵極結(jié)構(gòu)230的工藝為濕刻工藝或干刻工藝。

由于側(cè)墻240和偽柵極結(jié)構(gòu)230側(cè)壁之間界面的粗糙度較高，使得去除所述偽柵極結(jié)構(gòu)230后，所述開口260側(cè)壁的側(cè)墻240的表面粗糙度較高。

參考圖13，在所述開口260的側(cè)壁和底部形成硅層270，所述硅層270具有第一表面粗糙度。

本實(shí)施例中，形成的硅層270不僅覆蓋所述開口260側(cè)壁的側(cè)墻240和所述開口260底部的基底，還覆蓋層間介質(zhì)層250的頂部表面。所述硅層270的材料為硅。形成硅層270的工藝為沉積工藝，如等離子體化學(xué)氣相沉積工藝或原子層沉積工藝。

由于所述開口260側(cè)壁的側(cè)墻240的表面粗糙度較高，而形成的硅層270受到側(cè)墻240表面粗糙度的影響，此時(shí)，所述硅層270具有第一表面粗糙度。

若所述硅層270的厚度小于5埃，使得后續(xù)對(duì)所述硅層270表面進(jìn)行修復(fù)刻蝕處理的過程中，會(huì)將部分區(qū)域的硅層270消耗完，暴露出部分側(cè)墻240，而后續(xù)修復(fù)刻蝕處理采用的化學(xué)下游刻蝕法目前只能針對(duì)硅材料進(jìn)行處理，故使得部分區(qū)域失去修復(fù)刻蝕處理的材料基礎(chǔ)；若所述硅層270的厚度大于100埃，使得后續(xù)氧等離子體處理的過程中，難以將硅層270完全氧化，尤其是難以將開口260側(cè)壁的硅層270完全氧化，使得后續(xù)去除氧化層后，還有部分硅層270殘留在開口260側(cè)壁，增加了后續(xù)形成的柵極結(jié)構(gòu)和位于源漏區(qū)上導(dǎo)電插塞之間的電容。故本實(shí)施例中，選擇硅層270的厚度為5埃～100埃。

參考圖14，對(duì)所述硅層270的表面進(jìn)行修復(fù)刻蝕處理，使得所述硅層270 具有第二表面粗糙度，所述第二表面粗糙度小于第一表面粗糙度。

采用化學(xué)下游刻蝕(cde，chemicaldownstreametch)法進(jìn)行所述修復(fù)刻蝕處理。

在進(jìn)行修復(fù)刻蝕處理之前，硅層270表面的粗糙度較大，尤其是所述開口260側(cè)壁的硅層270表面的粗糙度較大，參考圖15，所述硅層270表面具有突出區(qū)域以及與所述突出區(qū)域相對(duì)應(yīng)的凹陷區(qū)域。

采用化學(xué)下游刻蝕法對(duì)硅層270表面進(jìn)行修復(fù)刻蝕處理的過程為：在突出區(qū)域以及凹陷區(qū)域表面形成鈍化膜280，且突出區(qū)域表面的鈍化膜280厚度小于凹陷區(qū)域的鈍化膜280的厚度；在工藝過程中產(chǎn)生氣體，所述氣體對(duì)鈍化膜280進(jìn)行刻蝕處理，直至鈍化膜280被完全刻蝕去除。由于凹陷區(qū)域的鈍化膜280的厚度大于突出區(qū)域的鈍化膜280的厚度，且刻蝕工藝對(duì)硅層270也會(huì)進(jìn)行一定的刻蝕，因此在刻蝕去除鈍化膜280的過程中，所述修復(fù)氣體會(huì)對(duì)硅層270表面的突出區(qū)域進(jìn)行刻蝕，以減小突出區(qū)域的尺寸；重復(fù)沉積鈍化膜280、刻蝕去除鈍化膜280和刻蝕突出區(qū)域的步驟直至硅層270表面的粗糙度滿足要求。

其中，鈍化膜280的材料為siof；在工藝過程中產(chǎn)生氣體為sif，所述氣體對(duì)鈍化膜280進(jìn)行刻蝕處理，同時(shí)對(duì)硅層270的突出區(qū)域進(jìn)行刻蝕。

本實(shí)施例中，所述化學(xué)下游刻蝕法進(jìn)行修復(fù)刻蝕處理的工藝參數(shù)為：刻蝕氣體包括cf4和o2，cf4的流量為100sccm～1000sccm，o2的流量為5sccm～100sccm，源功率為100瓦～1500瓦，腔室壓強(qiáng)為2mtorr～50mtorr，溫度為0攝氏度～200攝氏度。

對(duì)所述硅層270的表面進(jìn)行修復(fù)刻蝕處理后，所述硅層270具有第二表面粗糙度，所述第二表面粗糙度小于第一表面粗糙度。即采用化學(xué)下游刻蝕法對(duì)硅層270的表面進(jìn)行修復(fù)刻蝕處理，進(jìn)一步降低了硅層270的表面粗糙度。

參考圖16，進(jìn)行所述修復(fù)刻蝕處理后，對(duì)所述硅層270、所述開口260側(cè)壁的側(cè)墻240及開口260底部的基底進(jìn)行氧等離子體處理，在所述開口260側(cè)壁和底部形成厚度均勻的氧化硅層271。

所述氧等離子體處理的目的為：將硅層270、所述開口260側(cè)壁的部分側(cè)墻240及開口260底部的部分基底氧化。

由于進(jìn)行所述修復(fù)刻蝕處理后，所述硅層270的表面粗糙度較小，在此基礎(chǔ)上，進(jìn)行氧等離子體處理，能夠在所述開口260側(cè)壁和底部形成厚度均勻的氧化硅層271。

所述氧等離子體處理的工藝參數(shù)為：采用的氣體包括氧氣，所述氧氣的流量為10sccm～1000sccm，源射頻功率為100瓦～1500瓦，腔室壓強(qiáng)為5mtorr～200mtorr，溫度為25攝氏度～120攝氏度。

具體的，關(guān)于氧等離子體處理參數(shù)范圍的設(shè)定理由參照第一實(shí)施例，不再詳述。

參考圖17，進(jìn)行氧等離子體處理后，去除所述氧化硅層271(參考圖16)。

去除所述氧化硅層271的方法參照第一實(shí)施例中去除所述氧化硅層170的方法，不再詳述。

由于修復(fù)刻蝕處理后，所述開口260側(cè)壁和底部的硅層270的表面的粗糙度較小，且進(jìn)行氧等離子體處理后形成的氧化硅層271的厚度均勻，使得去除所述氧化硅層271后，所述開口260側(cè)壁的側(cè)墻240表面和所述開口260底部的基底表面的粗糙度較小。

參考圖18，去除所述氧化硅層271后，在所述開口260側(cè)壁和底部形成柵介質(zhì)層290；在所述柵介質(zhì)層290表面形成填充滿所述開口260的金屬柵電極291。

形成柵介質(zhì)層290和金屬柵電極291的方法參照第一實(shí)施例，不再詳述。

本實(shí)施例中，在形成金屬柵電極291之前，還可以形成覆蓋柵介質(zhì)層290的功函數(shù)層(未圖示)，形成所述功函數(shù)層之后，再形成覆蓋所述功函數(shù)層的金屬柵電極291。所述功函數(shù)層能夠調(diào)節(jié)半導(dǎo)體器件的閾值電壓。形成所述功函數(shù)層的方法參照第一實(shí)施例，不再詳述。

由于去除所述氧化硅層271后，所述開口260側(cè)壁的側(cè)墻240表面和所述開口260底部的基底表面的粗糙度較小，使得形成的柵介質(zhì)層290的表面 粗糙度較小，因而不同半導(dǎo)體器件對(duì)應(yīng)的柵介質(zhì)層290的表面粗糙度的差異性較小，從而使得半導(dǎo)體器件的功函數(shù)的差異性減小，降低了半導(dǎo)體器件閾值電壓的差異性。

進(jìn)一步的，若所述半導(dǎo)體器件為p型鰭式場效應(yīng)晶體管時(shí)，且所述源區(qū)和漏區(qū)的材料為摻雜p型離子的鍺化硅時(shí)，由于鍺化硅對(duì)溝道具有應(yīng)力，能夠提高半導(dǎo)體器件的載流子遷移率，且本實(shí)施例中，在進(jìn)行氧等離子體處理的過程中，對(duì)開口260底部的基底進(jìn)行了氧等離子體處理，所以所述開口260底部的部分厚度的基底也會(huì)被氧化，從而在去除氧化硅層271后，會(huì)在基底中形成凹陷，使得鰭部220頂部的溝道的位置相對(duì)于鰭部220的頂部表面下移，使得源區(qū)和漏區(qū)的摻雜p型離子的鍺化硅對(duì)溝道施加的應(yīng)力進(jìn)一步增加。

雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動(dòng)與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。