本發(fā)明涉及自學(xué)習(xí)繼電器關(guān)斷控制系統(tǒng)和方法。

背景技術(shù)：

本節(jié)提供了涉及本發(fā)明的背景信息，該背景信息不一定是現(xiàn)有技術(shù)。

在使用中，當(dāng)機(jī)械開關(guān)臂閉合失敗時(shí)，開關(guān)繼電器可能“打開”失敗且繼電器不能導(dǎo)電。在操作過程中，這一故障可能起因于觸點(diǎn)與機(jī)械開關(guān)臂之間由于繼電器關(guān)斷而引起的電弧。該電弧損壞繼電器觸點(diǎn)和開關(guān)臂，并可能引起繼電器使用壽命的縮短。

在繼電器試圖關(guān)斷時(shí)，電弧量和因此的電弧破壞潛力與穿過繼電器的電流成比例。期望的是在流過繼電器的AC電流的零交叉時(shí)間的期間關(guān)斷繼電器。

現(xiàn)有技術(shù)已經(jīng)以數(shù)種方式在零交叉的期間關(guān)斷繼電器。例如，已知檢測(cè)繼電器關(guān)斷信號(hào)與繼電器的負(fù)載電流周期時(shí)間之間的延遲時(shí)間?；谒_定的延遲時(shí)間，調(diào)整關(guān)斷信號(hào)時(shí)序以在接近零交叉點(diǎn)打開繼電器。然而，由于信號(hào)邊界條件，因而需要相當(dāng)復(fù)雜的算法來確保檢測(cè)到繼電器的真實(shí)關(guān)斷時(shí)間。

另一種解決方案，包括使用光學(xué)傳感器來檢測(cè)電弧和調(diào)整關(guān)斷時(shí)序，直到檢測(cè)到很少電弧或沒有電弧。光學(xué)傳感器是導(dǎo)致增加成本的應(yīng)用的定制的解決方案。

還有另一種現(xiàn)有技術(shù)的解決方案，包括隨機(jī)改變關(guān)斷信號(hào)時(shí)序，以減小重復(fù)的高電弧關(guān)斷時(shí)間的可能性，從而保護(hù)繼電器免于故障。然而，改變關(guān)斷信號(hào)時(shí)間僅僅減少了顯著的電弧的可能性，并不能消除電弧或使電弧最小化。

因此，期望的是有一種繼電器關(guān)斷控制系統(tǒng)，其在操作過程中自學(xué)習(xí)繼電器的關(guān)斷持續(xù)時(shí)間，并快速地確定關(guān)斷信號(hào)時(shí)間，使得繼電器觸點(diǎn)在流過繼電器的AC信號(hào)的零交叉點(diǎn)的期間或接近在該零交叉點(diǎn)時(shí)打開。

技術(shù)實(shí)現(xiàn)要素：

本節(jié)提供了本發(fā)明的總體概述，而不是全面公開其全部范圍或其所有特征。

本發(fā)明公開了與交流(AC)信號(hào)輸入一起使用的繼電器關(guān)斷控制系統(tǒng)的示例。該示例的繼電器關(guān)斷控制系統(tǒng)可以包括繼電器；連接到所述繼電器的繼電器電流負(fù)載傳感器；連接到所述繼電器電流負(fù)載傳感器并具有輸出端的整流電路；以及連接到所述整流電路的輸出端的微處理器。該示例的微處理器可以配置成，基于依經(jīng)驗(yàn)確定的用于繼電器關(guān)斷的依經(jīng)驗(yàn)確定持續(xù)時(shí)間，還基于經(jīng)由使用模運(yùn)算確定的零交叉時(shí)間來設(shè)定繼電器關(guān)斷信號(hào)輸出時(shí)間。

本發(fā)明還公開了由繼電器關(guān)斷控制系統(tǒng)的微處理器執(zhí)行的示例的方法。

另外的應(yīng)用領(lǐng)域從提供的描述將變得顯而易見。本綜述中的描述和具體的示例僅旨在說明，而非旨在限制本發(fā)明。

附圖說明

所描述的附圖僅用于選擇的實(shí)施方式的說明的目的，而不是所有可能的實(shí)施方式，而非旨在限制本發(fā)明。

圖1為示例的繼電器關(guān)斷控制系統(tǒng)；

圖2為被分成多個(gè)連續(xù)的時(shí)間增量的示例的AC信號(hào)輸入；

圖3為示例的時(shí)序圖，其圖示了示例的持續(xù)時(shí)間；

圖4為另一示例的時(shí)序圖，其圖示了另一示例的持續(xù)時(shí)間；以及

圖5為可以由微處理器執(zhí)行的示例的方法。

貫穿附圖的數(shù)個(gè)視圖，相應(yīng)的附圖標(biāo)記指代相應(yīng)的部件。

具體實(shí)施方式

現(xiàn)在將參照附圖更全面地描述示例性實(shí)施方式。

該示例公開了適用于許多應(yīng)用和許多繼電器類型的繼電器關(guān)斷控制系統(tǒng)。此外，所公開的示例不要求定制的繼電器或昂貴的附加器件(例如光學(xué)傳感器)， 而允許使用標(biāo)準(zhǔn)繼電器，這使得成本的節(jié)約。

本發(fā)明涉及自學(xué)習(xí)繼電器關(guān)斷控制系統(tǒng)和方法。在示例性實(shí)施方式中，該系統(tǒng)包括繼電器關(guān)斷控制器，其測(cè)量供系統(tǒng)關(guān)斷繼電器的持續(xù)時(shí)間，并利用模運(yùn)算以在AC信號(hào)輸入的零交叉時(shí)間的期間打開繼電器。

圖1示出了用于與交流(AC)信號(hào)輸入12一起使用的繼電器關(guān)斷控制系統(tǒng)10。繼電器關(guān)斷控制系統(tǒng)10可以包括繼電器14、連接到繼電器14的繼電器電流負(fù)載傳感器16、以及連接到繼電器電流負(fù)載傳感器16并具有輸出端20的整流電路18。微處理器22可以連接到整流電路的輸出端20。術(shù)語“微處理器”應(yīng)當(dāng)理解為包括任何適當(dāng)?shù)挠?jì)算設(shè)備或處理設(shè)備，例如通用計(jì)算機(jī)處理器、可編程邏輯陣列、專用集成電路(Application Specific Integrated Circuit，ASIC)設(shè)備、微控制器、中央處理單元、等效模擬電路等等。繼電器14可以為適合于特定應(yīng)用的任何適當(dāng)?shù)睦^電器，并可以包括例如T9A、美國AZ2500P2、JQ1PF、G5Q、以及其它適當(dāng)?shù)睦^電器。

微處理器22可以配置成：

a)限定多個(gè)連續(xù)的時(shí)間增量，其中組合的多個(gè)連續(xù)的時(shí)間增量的每一者等于AC信號(hào)輸入的周期時(shí)間。圖2中示出了示例的多個(gè)連續(xù)的時(shí)間增量24。圖2的示例示出了施加到AC信號(hào)輸入26的周期時(shí)間的16個(gè)時(shí)間增量24。根據(jù)設(shè)計(jì)要求，周期時(shí)間可以分成更多或更少的相等的時(shí)間增量；例如連續(xù)的時(shí)間增量的數(shù)目可以為16、32、64或其他數(shù)目。

b)在多個(gè)連續(xù)的時(shí)間增量的第一個(gè)時(shí)間增量處，將第一繼電器關(guān)斷信號(hào)輸出至繼電器14。

c)在步驟b或步驟f之后，在輸出端20處測(cè)量整流電路18的持續(xù)時(shí)間，以指示繼電器14已經(jīng)關(guān)斷(也稱為打開)。可以從微處理器22輸出關(guān)斷信號(hào)的時(shí)間到輸出端20下降的時(shí)間超過半個(gè)周期時(shí)間的時(shí)間為止來測(cè)量持續(xù)時(shí)間。所述另一種方法是，可以在微處理器22輸出關(guān)斷信號(hào)之后，開始從在整流電路的輸出端20處生成的整流方波信號(hào)的第一上升沿到最后下降沿來測(cè)量持續(xù)時(shí)間。整流方波可以與AC信號(hào)輸入12同步。持續(xù)時(shí)間示出在圖3和圖4的示例的時(shí) 序圖中。圖3的持續(xù)時(shí)間用附圖標(biāo)記28示出，并在微處理器在34處輸出關(guān)斷信號(hào)之后，可以從第一上升沿30到最后下降沿32來測(cè)量。類似地，圖4示例地用附圖標(biāo)記36示出了持續(xù)時(shí)間，并在微處理器在42處輸出關(guān)斷信號(hào)之后，可以從上升沿38到下降沿40來測(cè)量。

d)執(zhí)行持續(xù)時(shí)間對(duì)周期時(shí)間的二分之一取模的模運(yùn)算，其中該模運(yùn)算的余數(shù)為非零值和零值中的一者。圖3示例的余數(shù)為非零值，并指示在該AC周期的一個(gè)正部分期間，繼電器關(guān)斷。圖4示例的余數(shù)為零值，并指示在該AC周期的一個(gè)負(fù)部分期間，繼電器關(guān)斷。

e)將余數(shù)和關(guān)聯(lián)的時(shí)間增量存儲(chǔ)在與微處理器22耦合的存儲(chǔ)器44中。存儲(chǔ)器44可以為任何適當(dāng)?shù)臄?shù)據(jù)存儲(chǔ)設(shè)備，例如隨機(jī)存取存儲(chǔ)器(random access memory，RAM)、動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(Dynamic Random Access Memory，DRAM)、靜態(tài)隨機(jī)存取存儲(chǔ)器(Static Random Access Memory，SRAM)、易失性或非易失性存儲(chǔ)器、閃存、只讀存儲(chǔ)器(Read-Only Memory，ROM)、可編程只讀存儲(chǔ)器(Programmable Read-Only Memory，PROM)、可擦除可編程只讀存儲(chǔ)器(Erasable Programmable Read-Only Memory，EPROM)、電可擦可編程只讀存儲(chǔ)器(Electrically Erasable Programmable Read-Only Memory，EEPROM)、磁帶、磁盤、光盤等等。

f)在多個(gè)連續(xù)的時(shí)間增量的下一個(gè)時(shí)間增量處，將下一個(gè)繼電器關(guān)斷信號(hào)輸出到繼電器。在公開的示例中，圖3可以為步驟b)的第一個(gè)繼電器關(guān)斷信號(hào)輸出，圖4可以為步驟f)的下一個(gè)繼電器關(guān)斷信號(hào)輸出。在步驟f)，微處理器通過一個(gè)時(shí)間增量增大了關(guān)斷信號(hào)輸出時(shí)間。如果AC信號(hào)為60Hz、AC周期時(shí)間近似于16.7毫秒(ms)且每一個(gè)時(shí)間增量24表示大約1ms，則下一個(gè)時(shí)間增量為2ms。為了執(zhí)行模運(yùn)算，在一個(gè)示例中，其中持續(xù)時(shí)間為15.2ms，半周期時(shí)間近似于8.35ms，每一個(gè)值可以乘以100以產(chǎn)生用于模運(yùn)算的整數(shù)值。從而在該示例中，模被除數(shù)值為1520，除數(shù)為835。在其它示例中，持續(xù)時(shí)間和半周期時(shí)間均可以乘以10、1000或其它適當(dāng)?shù)闹?，以?chuàng)建用于模運(yùn)算的被除數(shù)整數(shù)值和除數(shù)整數(shù)值。

g)重復(fù)步驟c)至步驟f)，直到存儲(chǔ)的連續(xù)模運(yùn)算的余數(shù)從非零值轉(zhuǎn)變到零值或從零值轉(zhuǎn)變到非零值。在該示例中，在不早于1ms檢測(cè)連續(xù)的余數(shù)轉(zhuǎn)變之前，在輸出兩個(gè)關(guān)斷信號(hào)之后或者在輸出至多十六個(gè)關(guān)斷信號(hào)之后可以完成自學(xué)習(xí)。如果設(shè)置另一數(shù)目的時(shí)間增量，則關(guān)斷信號(hào)輸出的可能的最大數(shù)目將因此改變。以這種方式，該公開示例的繼電器關(guān)斷控制系統(tǒng)在AC信號(hào)12的零交叉時(shí)期的期間快速地自學(xué)習(xí)關(guān)斷繼電器14需要的時(shí)間調(diào)整。

h)在關(guān)聯(lián)的時(shí)間增量處設(shè)置繼電器關(guān)斷信號(hào)輸出時(shí)間，其中連續(xù)的模運(yùn)算的余數(shù)從非零值轉(zhuǎn)變至零值或從零值轉(zhuǎn)變至非零值。對(duì)于該示例，其中每一個(gè)時(shí)間增量表示1ms，在3ms和4ms之間檢測(cè)出余數(shù)轉(zhuǎn)變，假設(shè)已經(jīng)發(fā)生零交叉時(shí)期，微處理器將第三個(gè)關(guān)聯(lián)的時(shí)間增量(在本示例中為3ms)存儲(chǔ)并設(shè)定為繼電器關(guān)斷信號(hào)輸出時(shí)間。

描述微處理器22的配置的另一方式可以是：微處理器22配置成，基于依經(jīng)驗(yàn)確定的用于繼電器關(guān)斷的持續(xù)時(shí)間，還基于經(jīng)由使用模運(yùn)算確定的零交叉時(shí)期來設(shè)定繼電器關(guān)斷信號(hào)輸出時(shí)間。依經(jīng)驗(yàn)確定的持續(xù)時(shí)間可以包括在微處理器將繼電器關(guān)斷信號(hào)輸出至繼電器之后，測(cè)量用于整流電路的輸出的時(shí)間，以指示繼電器已經(jīng)關(guān)斷。

在其它的示例中，整流電路18可以用模數(shù)(analog-to-digital，A-D)轉(zhuǎn)換器來替代，但類似于上面公開的示例，仍然檢測(cè)AC信號(hào)輸入的正部分和負(fù)部分并確定零交叉時(shí)期。

如果持續(xù)時(shí)間僅確定一次，則微處理器22的確定零交叉時(shí)期的配置步驟可以為：

a)限定多個(gè)連續(xù)的時(shí)間增量，其中組合的多個(gè)連續(xù)的時(shí)間增量的每一者等于AC信號(hào)輸入的周期時(shí)間；

b)執(zhí)行持續(xù)時(shí)間對(duì)周期時(shí)間的二分之一取模的模運(yùn)算，其中該模運(yùn)算的余數(shù)為非零值和零值中的一者；

c)將余數(shù)和關(guān)聯(lián)的時(shí)間增量存儲(chǔ)在與微處理器耦合的存儲(chǔ)器中；

d)在多個(gè)連續(xù)的時(shí)間增量的下一個(gè)時(shí)間增量處，將下一個(gè)繼電器關(guān)斷信號(hào) 輸出到繼電器；

e)重復(fù)步驟b)至步驟d)，直到存儲(chǔ)的連續(xù)模運(yùn)算的余數(shù)從非零值轉(zhuǎn)變到零值或從零值轉(zhuǎn)變到非零值；以及

f)在關(guān)聯(lián)的時(shí)間增量處設(shè)定繼電器關(guān)斷信號(hào)輸出時(shí)間，其中連續(xù)的模運(yùn)算的余數(shù)從非零值轉(zhuǎn)變至零值或從零值轉(zhuǎn)變至非零值。

圖5的方法50可以由微處理器22來執(zhí)行，微處理器22形成與交流(AC)信號(hào)輸入12一起使用的繼電器控制系統(tǒng)10的一部分。如圖1中所示，方法50的繼電器控制系統(tǒng)10可以包括繼電器14、連接到繼電器14的繼電器電流負(fù)載傳感器16、連接到繼電器電流負(fù)載傳感器16的整流電路18、以及連接到整流電路的輸出端20的微處理器22。

參照?qǐng)D5，方法50可以包括：

a)在52處，在多個(gè)連續(xù)的時(shí)間增量的第一個(gè)時(shí)間增量處，將第一繼電器關(guān)斷信號(hào)輸出至繼電器14，其中組合的多個(gè)連續(xù)的時(shí)間增量的每一者等于AC信號(hào)輸入的周期時(shí)間；

b)在步驟a)或步驟e)之后，在54處，測(cè)量用于整流電路的輸出20的持續(xù)時(shí)間，以指示繼電器14已經(jīng)關(guān)斷；

c)在56處，執(zhí)行持續(xù)時(shí)間對(duì)周期時(shí)間的二分之一取模的模運(yùn)算，其中該模運(yùn)算的余數(shù)為非零值和零值中的一者；

d)在58處，將余數(shù)和關(guān)聯(lián)的時(shí)間增量存儲(chǔ)在與微處理器22耦合的存儲(chǔ)器44中；

e)在60處，在多個(gè)連續(xù)的時(shí)間增量的下一個(gè)時(shí)間增量處，將下一個(gè)繼電器關(guān)斷信號(hào)輸出到繼電器14；

f)如在62處所確定的，重復(fù)步驟b)至步驟e)，直到存儲(chǔ)的連續(xù)模運(yùn)算的余數(shù)從非零值轉(zhuǎn)變到零值或從零值轉(zhuǎn)變到非零值；以及

g)在64處，在關(guān)聯(lián)的時(shí)間增量處設(shè)定繼電器關(guān)斷信號(hào)輸出時(shí)間，其中連續(xù)的模運(yùn)算的余數(shù)從非零值轉(zhuǎn)變至零值或從零值轉(zhuǎn)變至非零值。

提供了示例實(shí)施方式，因此本發(fā)明是徹底的，并全面地將范圍傳達(dá)給本領(lǐng) 域技術(shù)人員。提出了許多具體的細(xì)節(jié)(例如具體的組件、設(shè)備和方法的示例)，以提供徹底理解本發(fā)明的實(shí)施方式。對(duì)于本領(lǐng)域技術(shù)人員顯而易見的是，具體細(xì)節(jié)不是必須采用的，該示例實(shí)施方式可以以許多的形式實(shí)施，并且也不應(yīng)該構(gòu)成限制本發(fā)明。在一些示例實(shí)施方式中，公知的過程、公知的設(shè)備結(jié)構(gòu)以及公知的技術(shù)并未詳細(xì)描述。

所使用的術(shù)語僅僅是描述特定的示例實(shí)施方式，并不意圖進(jìn)行限制。如所使用的，單數(shù)形式“一”、“一個(gè)”和“該”可以意圖包括復(fù)數(shù)形式，除非上下文另有指定。術(shù)語“包括”、“包括有”、“包含”和“具有”是包容性的，從而說明所陳述的特征、整數(shù)、步驟、運(yùn)算、元件和/或組件的存在，但不排除存在或附加一個(gè)或多個(gè)其它特征、整數(shù)、步驟、運(yùn)算、元件、組件和/或它們的組和。本文所描述的該方法步驟、過程和運(yùn)算不應(yīng)被解釋為必須要求它們以所討論或示出的特定順序執(zhí)行，除非明確指出為執(zhí)行順序。還要理解的是，可以采用另外的或替換的步驟。

當(dāng)一個(gè)元件或?qū)颖幻枋鰹樵诹硪辉驅(qū)印吧稀被颉敖雍系健?、“連接到”、或“耦合到”另一元件或?qū)訒r(shí)，它可以直接在另一元件或?qū)由匣蚪雍?、連接或耦合到另一元件或?qū)?、或可以存在中間元件或?qū)?。?dāng)一個(gè)元件被描述為“直接”在另一個(gè)元件或?qū)印吧稀被颉爸苯咏雍系健薄ⅰ爸苯舆B接到”或“直接耦合到”另一元件或?qū)訒r(shí)，可以不存在中間元件或?qū)印?yīng)該以類似的方式解釋用來描述元件之間的關(guān)系的其它詞語(例如，“之間”對(duì)“直接之間”，“相鄰”對(duì)“直接相鄰”等)。術(shù)語“和/或”包括一個(gè)或多個(gè)相關(guān)聯(lián)的所列項(xiàng)目的所有組合。

雖然術(shù)語第一、第二、第三等可以用來描述各種元件、組件、區(qū)域、層和/或部分，但是這些元件、組件、區(qū)域、層和/或部分不應(yīng)該限于這些術(shù)語。這些術(shù)語可以僅將一個(gè)元件、組件、區(qū)域、層或部分與另一個(gè)區(qū)域、層或部分區(qū)分開。如“第一”、“第二”的術(shù)語、和其它數(shù)字術(shù)語在使用時(shí)沒有暗示順序或次序，除非由上下文清楚地指示。下面討論的第一元件、第一組件、第一區(qū)域、第一層或第一部分可以稱為第二元件、第二組件、第二區(qū)域、第二層或第二部分，而不脫離本示例實(shí)施方式的教導(dǎo)。

已經(jīng)提供了實(shí)施方式的前述描述以用于說明和描述。它不旨在窮盡或限制本發(fā)明。特定實(shí)施方式的單個(gè)元件或特征不限于該實(shí)施方式，而是在適用的情況下，可以互換并可以用在選擇的實(shí)施方式中，即使沒有具體示出或描述出。同樣地還可以以許多的方式變化。這些變型不應(yīng)被視為脫離本發(fā)明，并且所有的這些修改包括在本發(fā)明內(nèi)。