本發(fā)明涉及一種電感器，特別是涉及一種高頻電感器及其量產(chǎn)方法。

背景技術(shù)：

目前市面上的電感器，主要可分為薄膜式(thin film)、積層式(multilayer)及繞線式(wire wound)。如臺灣第TWI430300證書號發(fā)明專利案(以下稱前案1)所公開的一種積層式電感器(圖未示)，其包含多個絕緣層與多個線圈圖案層，且所述絕緣層與所述線圈圖案層是彼此交替地疊置而成，其通過彼此疊制而成的所述絕緣層與所述線圈圖案層以分別定義出該積層式電感器的一主體與一線圈。

詳細地來說，該前案1的積層式電感器是將各線圈圖案層對應鍍制于各絕緣層上；其中，各絕緣層上所鍍制的各線圈圖案層，只圍繞該積層式電感器的一軸線的1+7/8圈，且各線圈圖案層于其一內(nèi)端部及其一外端部尚需通過其所對應的絕緣層的位于各線圈圖案層的內(nèi)端部與外端部的兩貫孔及兩填置于其貫孔內(nèi)的導電導體，來分別與其下方的絕緣層上的線圈圖案層的內(nèi)端部及其上方的絕緣層上的線圈圖案層的外端部導通。此外，以各鍍制有線圈圖案層的絕緣層的制作程序來看，其皆需經(jīng)過鍍線圈圖案層程序、貫孔程序、線圈端部導通程序等三道程序。換句話說，當該積層式電感器的線圈所需匝數(shù)高達10圈時，該積層式電感器的制作方法則需交互地疊置達六層鍍制有各線圈圖案層的絕緣層，且總程序也多達十八道。因此，前案1的制作程序相當繁瑣。

為了進一步簡化積層式電感器的主體形成程序，臺灣第TW 201440090 A早期公開號發(fā)明專利案(以下稱前案2)則是公開的另一種積層式電感器1(見圖1)及其制造方法(見圖2至圖7)。該積層式電感器1的制造方法，包含以下步驟：(A)由下而上依序積層壓接一第一電路陶瓷母片110、一第二電路陶瓷母片120、一第三電路陶瓷母片130，及一第四電路陶瓷母片140(如圖2所示)；(B)令一表面涂布 有一焊墊電極(bonding pad)1501數(shù)組(array)的載膜150，面向該第一電路陶瓷母片110的一第一預定電路圖案1120數(shù)組設置(如圖3所示)；(C)將該焊墊電極1501數(shù)組轉(zhuǎn)印至該第一電路陶瓷母片110上的第一預定電路圖案1120數(shù)組從而構(gòu)成一第一電路圖案112數(shù)組(如圖4所示)；(D)剝離該載膜150(如圖5所示)；(E)燒結(jié)所述電路陶瓷母片110、120、130、140以構(gòu)成一集合基板100(如圖6所示)；及(F)以一刻劃具160對該集合基板100施予刻劃，令該集合基板100被分割成多個積層體10，且令集合基板100內(nèi)的第一電路圖案112數(shù)組被分割成多個第一電路圖案112并構(gòu)成如圖1所示的積層式電感器1。

如圖1所示，經(jīng)該步驟(F)所刻劃出的該積層式電感器1由下而上依序包含：一第一電路陶瓷片11、一第二電路陶瓷片12、一第三電路陶瓷片13，及一第四電路陶瓷片14。該第一電路陶瓷片11具有一非磁性體111，及該配置于該第一電路陶瓷片11的非磁性體111中的第一電路圖案112。該第二電路陶瓷片12與該第三電路陶瓷片13分別具有一磁性體121、131，及一分別配置于其磁性體121、131中的第二電路圖案122與第三電路圖案132。該第四電路陶瓷片14具有一非磁性體141，及一配置于該第四電路陶瓷片14的非磁性體141中的第四電路圖案142。

該積層式電感器1是利用所述電路陶瓷片11、12、13、14的電路圖案112、122、132、142以共同構(gòu)成一內(nèi)繞式的線圈。然而，詳細地來說，于執(zhí)行該步驟(A)前，是分別依序?qū)Χ鄠€陶瓷母片(圖未示)貫孔以于各陶瓷母片形成多個通孔、于各通孔內(nèi)填置導電糊以形成多個導通導體，以及在各陶瓷母片上涂置導電糊以形成各電路圖案112、122、132、142等多道程序，才可制得各電路陶瓷母片110、120、130、140。此外，在執(zhí)行完該步驟(E)的燒結(jié)處理與該步驟(F)的刻劃后才可取得各積層式電感器1的積層體10的外觀面。

就制程面來說，構(gòu)成該內(nèi)繞式的線圈需經(jīng)過四道的貫孔程序、四道的填置導電糊程序、四道的涂布導電糊以形成各電路圖案112、122、132、142程序，與一道步驟(E)的燒結(jié)處理等十三道程序，前案2的程序雖然略較該前案1簡化；然而，該前案2的總程序也多達十三道，相當繁瑣，導致制造所需耗費的時間成本提升。就實際應用面來說， 因為積層體10是經(jīng)堆棧燒結(jié)所述電路陶瓷母片110、120、130、140并施予刻劃后所取得，使該積層式電感器1體積也隨著提高，而不利于安排至電路板上的布局。此外，由于該內(nèi)繞式線圈是由各電路陶瓷片11、12、13、14的電路圖案112、122、132、142所構(gòu)成，各電路圖案112、122、132、142間的非連續(xù)的界面易產(chǎn)生非奧姆式接觸(non-ohmic contact)或增加阻抗而產(chǎn)生額外的電熱效應(Joule-heating)，皆不利于電感器的運作。

經(jīng)上述說明可知，簡化電感器的制作方法以降低制作成本的同時，并解決電感器的阻抗過高的問題，是此技術(shù)領域的相關(guān)技術(shù)人員所待突破的難題。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的在于提供一種高頻電感器。

本發(fā)明的另一目的在于提供一種高頻電感器的量產(chǎn)方法。

本發(fā)明的高頻電感器包含：一主體與一第一線圈。該主體具有一輪廓面，該主體的輪廓面包括相反設置的一第一側(cè)緣及一第二側(cè)緣。該主體是由一非磁性材料所構(gòu)成，且為一體(unity)者。該第一線圈設置于該主體，并包括多個頂部段、多個縱部段，及多個底部段。所述頂部段、所述縱部段與所述底部段是沿一自該主體的該第一側(cè)緣朝該第二側(cè)緣的第一方向彼此間隔排列。所述頂部段與所述底部段是分別設置于該主體的輪廓面的一頂面區(qū)與一底面區(qū)，且各頂部段是通過其相鄰的兩縱部段的相反兩端緣沿該第一方向與各底部段依序電性連接。

本發(fā)明的高頻電感器，該主體還具有兩排分設于其主體的輪廓面的一前面區(qū)與一背面區(qū)的溝槽，各排溝槽是沿該第一方向彼此間隔排列，并自該主體的輪廓面的該頂面區(qū)向該底面區(qū)延伸，且該兩排溝槽是分別從該主體的輪廓面的該前面區(qū)與該背面區(qū)相向凹陷，該第一線圈的各縱部段容置于各溝槽。

本發(fā)明的高頻電感器，該主體還具有兩排穿孔，各排穿孔是沿該第一方向彼此間隔排列，所述穿孔是分別貫穿該主體的輪廓面的該頂面區(qū)與該底面區(qū)，且該第一線圈的各縱部段容置于各穿孔。

本發(fā)明的高頻電感器，還包含一絕緣層與一第二線圈，該絕緣層 覆蓋于該主體的輪廓面與該第一線圈上，該第二線圈則設置于該絕緣層上以圍繞于該主體的輪廓面的該頂面區(qū)、該底面區(qū)、一前面區(qū)與一背面區(qū)外。

本發(fā)明的高頻電感器，該非磁性材料是選自一以硅為主的材料或一金屬材料。此外，本發(fā)明高頻電感器的量產(chǎn)方法，包含：一步驟(a)、一步驟(b)、一步驟(c)、一步驟(d)、一步驟(e)、一步驟(f)及一步驟(g)。

該步驟(a)是至少于一基板的一上表面或一下表面上形成一具有一預定圖案的第一光阻層，該預定圖案具有一覆蓋該基板的上表面或下表面的數(shù)組，該數(shù)組具有多個外觀形狀，且各外觀形狀沿一第一方向依序具有彼此連接的一基座部、至少一橋接部與一本體部，所述外觀形狀的本體部是沿該第一方向或沿一與該第一方向夾一預定角度的第二方向彼此間隔排列，且該基板是由一非磁性材料所構(gòu)成。

該步驟(b)是對該基板進行蝕刻，以令裸露于該第一光阻層的預定圖案的數(shù)組外的基板被移除掉，并從而形成多個基座、多個對應連接于各基座的連接部，及多個如前所述的主體。各基座與各連接部分別具有一輪廓面。各基座的輪廓面包括相反設置的一第一側(cè)緣及一第二側(cè)緣，且各連接部的輪廓面包括相反設置的一第一端與一第二端。各連接部的第一端與第二端是分別對應連接于各基座的第二側(cè)緣與各主體的第一側(cè)緣，以令各連接部的輪廓面是對應銜接于各主體的輪廓面與各基座的輪廓面。

該步驟(c)是移除該第一光阻層。

該步驟(d)是于該步驟(c)后，于各主體的輪廓面上形成一第一前驅(qū)物層(precursor layer)。

該步驟(e)是于所述第一前驅(qū)物層上形成一第二光阻層，且該第二光阻層具有多個對應裸露出各第一前驅(qū)物層的一局部區(qū)域的線路圖案區(qū)。

該步驟(f)是于該步驟(e)后，于各第一前驅(qū)物層上鍍制一第一金屬層，以于各第一前驅(qū)物層的該局部區(qū)域上形成一如前所述的第一線圈。

該步驟(g)是于該步驟(f)后，于所述連接部處由上而下或由下而上地分別施予一外力，使各連接部的第二端自各主體的第一側(cè)緣斷裂， 從而令各主體自各連接部脫離以量產(chǎn)出如前所述的高頻電感器。

本發(fā)明的高頻電感器的量產(chǎn)方法，該步驟(a)所形成的第一光阻層的數(shù)量是兩個，且所述第一光阻層的預定圖案的所述外觀形狀是彼此上下對準。

本發(fā)明的高頻電感器的量產(chǎn)方法，各第一光阻層的各外觀形狀的本體部具有兩排分設于其本體部的一周緣的缺口，且各本體部的該兩排缺口是自其本體部的周緣相向凹陷。

本發(fā)明的高頻電感器的量產(chǎn)方法，各第一光阻層的各外觀形狀的本體部具有兩排分設于其本體部的孔洞，各本體部的該兩排孔洞是沿該第一方向彼此間隔排列。

本發(fā)明的高頻電感器的量產(chǎn)方法，該步驟(a)的所述第一光阻層的各外觀形狀的橋接部的數(shù)量是兩個，各外觀形狀的橋接部的一寬度是沿該第一方向遞減，且各外觀形狀的所述橋接部是沿該第二方向彼此間隔設置，至少形成于該基板的上表面的第一光阻層的各外觀形狀的各橋接部于鄰近其本體部處形成有一缺口，且各橋接部的缺口是自其橋接部的一周緣沿該第二方向凹陷，以令該步驟(b)的各連接部的第二端形成有至少一凹槽，該步驟(b)的各連接部的凹槽是自其輪廓面的一頂面區(qū)及一底面區(qū)兩者其中一者，朝其輪廓面的頂面區(qū)及底面區(qū)兩者其中另一者延伸，且是自其輪廓面沿該第二方向凹陷。

本發(fā)明的高頻電感器的量產(chǎn)方法，于該步驟(f)后，還包含一移除該第二光阻層與各第一前驅(qū)物層的被該第二光阻層的各線路圖案區(qū)所覆蓋的一剩余區(qū)域的步驟(h)。

本發(fā)明的高頻電感器的量產(chǎn)方法，于該步驟(h)后，依序還包含以下步驟：

一步驟(i1)，是于各主體的輪廓面與各第一線圈上形成一絕緣層；

一步驟(i2)，是于各絕緣層上形成一第二前驅(qū)物層；

一步驟(i3)，是于所述第二前驅(qū)物層上形成一第三光阻層，且該第三光阻層具有多個對應裸露出各第二前驅(qū)物層的一局部區(qū)域的線路圖案區(qū)；及

一步驟(i4)，是于各第二前驅(qū)物層上鍍制一第二金屬層，以于各第二前驅(qū)物層的該局部區(qū)域上形成一如前所述的第二線圈。

本發(fā)明的高頻電感器的量產(chǎn)方法，該步驟(d)的各第一前驅(qū)物層與該步驟(i2)的各第二前驅(qū)物層分別是一活性材料層或一導電性晶種層；當該步驟(d)的各第一前驅(qū)物層與該步驟(i2)的各第二前驅(qū)物層分別是該活性材料層時，該步驟(f)的各第一金屬層與該步驟(i4)的各第二金屬層是以化學鍍法分別形成于各第一前驅(qū)物層的該局部區(qū)域上與各第二前驅(qū)物層的該局部區(qū)域上；當該步驟(d)的各第一前驅(qū)物層與該步驟(i2)的各第二前驅(qū)物層分別是該導電性晶種層時，該步驟(f)的各第一金屬層與該步驟(i4)的各第二金屬層是以電鍍法分別形成于各第一前驅(qū)物層的該局部區(qū)域上與各第二前驅(qū)物層的該局部區(qū)域上。

本發(fā)明的高頻電感器的量產(chǎn)方法，該步驟(a)的該非磁性材料是選自一以硅為主的材料或一金屬材料。

本發(fā)明的高頻電感器的量產(chǎn)方法，還包含一于該步驟(a)前的步驟(a’)，且該步驟(a)的非磁性材料是選自該以硅為主的材料，該步驟(a’)是至少于該基板的上表面或下表面上形成一金屬保護層，且該步驟(a)的第一光阻層是形成于該金屬保護層上。

本發(fā)明的有益效果在于，本發(fā)明高頻電感器及其量產(chǎn)方法，是直接蝕刻該基板預先成形出結(jié)構(gòu)強度高且呈一體結(jié)構(gòu)的各主體，并于各主體的輪廓面上形成各第一前驅(qū)物層，以進一步地在呈立體態(tài)的各輪廓面上的各第一前驅(qū)物層上鍍出各第一線圈，就性能方面來看，結(jié)構(gòu)強度較高且不會有非奧姆式接觸或增加阻抗而產(chǎn)生電熱效應等問題，就制程與成本方面來看，因制作程序簡化而降低時間成本。

附圖說明

本發(fā)明的其他的特征及功效，將于參照圖式的實施方式中清楚地呈現(xiàn)，其中：

圖1是一立體分解圖，說明由臺灣第TW 201440090 A早期公開號發(fā)明專利案所公開的一種積層式電感器；

圖2是一截面圖，說明該積層式電感器的制造方法的一步驟(A)；

圖3是一截面圖，說明該積層式電感器的制造方法的一步驟(B)；

圖4是一截面圖，說明該積層式電感器的制造方法的一步驟(C)；

圖5是一截面圖，說明該積層式電感器的制造方法的一步驟(D)；

圖6是一截面圖，說明該積層式電感器的制造方法的一步驟(E)；

圖7是一截面圖，說明該積層式電感器的制造方法的一步驟(F)；

圖8是一立體示意圖，說明本發(fā)明高頻電感器的一第一實施例；

圖9是一立體示意圖，說明本發(fā)明高頻電感器的一第二實施例；

圖10是一立體示意圖，說明本發(fā)明高頻電感器的一第三實施例；

圖11是一立體示意圖，說明本發(fā)明高頻電感器的一第四實施例；

圖12是一沿圖11的直線XⅡ-XⅡ所取得的剖視示意圖；

圖13是一俯視示意圖，說明本發(fā)明高頻電感器的量產(chǎn)方法的一第一實施例的一步驟(a)；

圖14是一沿圖13的直線XⅣ-XⅣ所取得的剖視示意圖；

圖15是一俯視示意圖，說明該量產(chǎn)方法的第一實施例的一步驟(b)；

圖16是一沿圖15的直線XⅥ-XⅥ所取得的剖視示意圖；

圖17是一俯視示意圖，說明該量產(chǎn)方法的第一實施例的一步驟(c)；

圖18是一立體示意圖，說明該量產(chǎn)方法的第一實施例的一步驟(d)；

圖19是一立體示意圖，說明該量產(chǎn)方法的第一實施例的一步驟(e)；

圖20是一立體示意圖，說明該量產(chǎn)方法的第一實施例的一步驟(f)；

圖21是一立體示意圖，說明該量產(chǎn)方法的第一實施例的一步驟(h)；

圖22是一俯視示意圖，說明該量產(chǎn)方法的第一實施例的一步驟(g)；

圖23是一俯視示意圖，說明本發(fā)明高頻電感器的量產(chǎn)方法的一第二實施例的一步驟(a)；

圖24是一俯視示意圖，說明本發(fā)明高頻電感器的量產(chǎn)方法的一第三實施例的一步驟(a)；

圖25是一立體示意圖，說明本發(fā)明高頻電感器的量產(chǎn)方法的一 第四實施例的一步驟(i1)；

圖26是一立體示意圖，說明該量產(chǎn)方法的第四實施例的一步驟(i2)；

圖27是一立體示意圖，說明該量產(chǎn)方法的第四實施例的一步驟(i3)；

圖28是一立體示意圖，說明該量產(chǎn)方法的第四實施例的一步驟(i4)。

具體實施方式

在本發(fā)明被詳細描述前，應當注意在以下的說明內(nèi)容中，類似的元件是以相同的編號來表示。

參閱圖8，本發(fā)明高頻電感器2的一第一實施例，包含一主體21與一第一線圈23。

該主體21具有一輪廓面210，該主體21的輪廓面210包括相反設置的一第一側(cè)緣211及一第二側(cè)緣212。該主體21是由一非磁性材料所構(gòu)成，且為一體者。

該第一線圈23設置于該主體21，并包括多個頂部段231、多個縱部段232，及多個底部段233。所述頂部段231、所述縱部段232與所述底部段233是沿一自該主體21的該第一側(cè)緣211朝該第二側(cè)緣212的第一方向X彼此間隔排列。所述頂部段231與所述底部段233是分別設置于該主體21的輪廓面210的一頂面區(qū)2101與一底面區(qū)2102，且各頂部段231是通過其相鄰的兩縱部段232的相反兩端緣沿該第一方向X與各底部段233依序電性連接。

更具體地來說，在本發(fā)明該第一實施例中，該主體21的輪廓面210是由如圖8所示的該主體21的該頂面區(qū)2101、該底面區(qū)2102、一左側(cè)面區(qū)2103、一右側(cè)面區(qū)2104、一前面區(qū)2105與一背面區(qū)2106所共同定義而成。又，在本發(fā)明該第一實施例中，該第一線圈23的所述頂部段231、所述縱部段232與所述底部段233是如圖8所示，分別沿一與該第一方向夾一小于等于90度的延伸方向延伸，且該第一線圈23的所述縱部段232是分別設置于該前面區(qū)2105與該背面區(qū)2106；也就是說，本發(fā)明高頻電感器的該第一實施例的第一線圈23為一外繞式線圈。此外，該主體21是由該非磁性材料所構(gòu)成，以令 該第一實施例的主體21為一體結(jié)構(gòu)。較佳地，該非磁性材料是選自一以硅為主的材料或一金屬材料。更佳地，該以硅為主的材料可為石英(quartz)、硅晶圓(silicon wafer)、碳化硅(SiC)或氮化硅(Si₃N₄)。經(jīng)前述說明可知，該主體21為一體者，以致該高頻電感器2的主體21的整體結(jié)構(gòu)強度高，不像圖1所示的積層式電感器1般，于所述電路陶瓷片11、12、13、14相鄰界面間存在強度不足的問題。此外，該第一線圈23也為一體結(jié)構(gòu)，不會如圖1所示的各電路圖案112、122、132、142間因非連續(xù)界面而產(chǎn)生非奧姆式接觸，或增加阻抗從而產(chǎn)生額外的電熱效應。

整合本發(fā)明該第一實施例上述詳細說明，簡單地來說，本發(fā)明于上面所述的一體者，是被定義為一體結(jié)構(gòu)。此外，所謂的一體結(jié)構(gòu)，是指該主體21是經(jīng)由蝕刻一塊材(bulk matter)所成形取得，以致該主體21結(jié)構(gòu)強度高，且內(nèi)部不存在層間剝離的問題。該塊材可以是一板狀的塊材，如，石英基板(quartz wafer)。

此處須補充說明的是，本發(fā)明高頻電感器2主要是通過微機電系統(tǒng)(MEMS)的制程來量產(chǎn)化；因此，本發(fā)明經(jīng)MEMS制程所完成的高頻電感器2的主體21的一外觀尺寸是介于0.2mm×0.1mm×0.1mm至0.6mm×0.3mm×0.3mm間。較佳地，該外觀尺寸是介于0.2mm×0.1mm×0.1mm至0.4mm×0.2mm×0.2mm間。關(guān)于本發(fā)明高頻電感器2的相關(guān)量產(chǎn)方法，則容后說明。

參閱圖9，本發(fā)明高頻電感器2的一第二實施例，大致相同于該第一實施例，其不同處在于，該主體21還具有兩排分設于其主體21的輪廓面210的前面區(qū)2105與背面區(qū)2106的溝槽213。各排溝槽213是沿該第一方向X彼此間隔排列，并自該主體21的輪廓面210的該頂面區(qū)2101向該底面區(qū)2102延伸，且該兩排溝槽213是分別從該主體21的輪廓面210的該前面區(qū)2105與該背面區(qū)2106相向凹陷。該第一線圈23的各縱部段232是容置于各溝槽213；也就是說，本發(fā)明高頻電感器的該第二實施例的第一線圈23也為一外繞式線圈。

參閱圖10，本發(fā)明高頻電感器2的一第三實施例，大致相同于該第一實施例，其不同處在于，該主體21還具有兩排穿孔214。各排穿孔214是沿該第一方向X彼此間隔排列。所述穿孔214是分別貫穿該 主體21的輪廓面210的該頂面區(qū)2101與該底面區(qū)2102。該第一線圈23的各縱部段232是容置于各穿孔214；也就是說，本發(fā)明高頻電感器的該第三實施例的第一線圈23為一內(nèi)繞式線圈。

參閱圖11與圖12，本發(fā)明高頻電感器2的一第四實施例，大致相同于該第一實施例，其不同處在于，該第四實施例還包含一絕緣層24與一第二線圈25。該絕緣層24覆蓋于該主體21的輪廓面210與該第一線圈23上。該第二線圈25則設置于該絕緣層24上，以圍繞于該主體21的輪廓面210的該頂面區(qū)2101、該底面區(qū)2102、該前面區(qū)2105與該背面區(qū)2106外，使該第一線圈23與該第二線圈25共同形成一共芯雙層線圈(concentric coil winding)的結(jié)構(gòu)。于圖12中是以兩層線圈23、25為例作說明，但不以此為限，可依實際應用面，交替地鍍覆絕緣層與線圈以形成共芯多層線圈的結(jié)構(gòu)。

詳細地說，本發(fā)明高頻電感器2各實施例的該第一線圈23與該第四實施例的該第二線圈25由于是通過電鍍法(electroplating)或化學鍍法(electroless plating)所形成，所以本發(fā)明高頻電感器2還包含一設置于該第一線圈23下的第一前驅(qū)物層4(圖19)與一設置于該第二線圈25下的第二前驅(qū)物層7(圖27)，詳細的制造方法容后說明。

參閱圖13至圖22，本發(fā)明高頻電感器2的量產(chǎn)方法的一第一實施例，是以MEMS制程來制作出如圖8所示的第一實施例的高頻電感器2，其依序包含一步驟(a)、一步驟(b)、一步驟(c)、一步驟(d)、一步驟(e)、一步驟(f)、一步驟(h)及一步驟(g)。

參閱圖13與圖14，該步驟(a)是于一基板20的一上表面201與一下表面202上各形成一具有一預定圖案31的第一光阻層3。各預定圖案31具有一覆蓋該基板20的上表面201與下表面202的數(shù)組，各數(shù)組具有多個外觀形狀310，且各外觀形狀310沿該第一方向X依序具有彼此連接的一基座部311、兩橋接部312與一本體部313。所述外觀形狀310的本體部313是沿該第一方向X或一與該第一方向X夾一預定角度的第二方向Y彼此間隔排列，且所述外觀形狀310的基座部311是沿該第一方向X或該第二方向Y彼此連接。

在本發(fā)明量產(chǎn)方法的該第一實施例中，該基板20是由該非磁性材料所構(gòu)成，該預定角度是以90度為例作說明，但不以此為限；各 第一光阻層3的所述外觀形狀310是如圖13所示，沿該第一方向X彼此間隔排列，且所述第一光阻層3的預定圖案31的所述外觀形狀310是彼此上下對準；所述外觀形狀310的本體部313是沿該第二方向Y彼此間隔排列，所述外觀形狀310的基座部311是沿該第二方向Y彼此連接；各外觀形狀310的橋接部312的一寬度是沿該第一方向X遞減，且各外觀形狀310的所述橋接部312是沿該第二方向Y彼此間隔設置；形成于該基板20的上表面201與下表面202的第一光阻層3的各外觀形狀310的各橋接部312于鄰近其本體部313處形成有一缺口3121，且各缺口3121是自其橋接部312的一周緣沿該第二方向Y凹陷，以令各橋接部312與各本體部313彼此斷開。

參閱圖15與圖16，該步驟(b)是對該基板20進行蝕刻，以令裸露于所述第一光阻層3的預定圖案31的數(shù)組外的基板20被移除掉，并從而形成多個基座200、多個對應連接于各基座200的連接部22，及多個如圖8所示的主體21。各基座200與各連接部22分別具有一輪廓面203、220。各基座200的輪廓面203包括相反設置的一第一側(cè)緣204及一第二側(cè)緣205，且各連接部22的輪廓面220包括相反設置的一第一端221與一第二端222。各連接部22的第一端221與第二端222是分別對應連接于各基座200的第二側(cè)緣205與各主體21的第一側(cè)緣211，以令各連接部22的輪廓面220是對應銜接于各主體21的輪廓面210與各基座200的輪廓面203。此外，該步驟(b)的各連接部22的第二端222是形成有兩凹槽2221，各連接部22的該兩凹槽2221的其中一者(見顯示于圖16的上方凹槽2221)是自其輪廓面220的一頂面區(qū)朝其一底面區(qū)延伸，且各連接部22的該兩凹槽2221的其中另一者(見顯示于圖16的下方凹槽2221)是自其輪廓面220的底面區(qū)向朝其頂面區(qū)延伸，且各連接部22的該兩凹槽2221是自其輪廓面220沿該第二方向Y凹陷。

需說明的是，本發(fā)明量產(chǎn)方法的該第一實施例是以該兩第一光阻層3的外觀形狀310的橋接部312皆具有該缺口3121為例做說明，但并不限于此。當本發(fā)明量產(chǎn)方法的該第一實施例是該兩第一光阻層3的其中一者的外觀形狀310的橋接部312具有該缺口3121時，可令該步驟(b)的各連接部22的第二端222僅形成有單一個凹槽2221，且 該步驟(b)的各連接部22的凹槽2221是自其輪廓面220的頂面區(qū)及底面區(qū)兩者其中一者，朝其輪廓面220的頂面區(qū)及底面區(qū)兩者其中另一者延伸。

此處值得補充說明的是，當構(gòu)成該基板20的非磁性材料是選自該以硅為主的材料時，為了進一步加強蝕刻時的保護效果，本發(fā)明量產(chǎn)方法還包含一于該步驟(a)前的步驟(a’)。該步驟(a’)是至少于該基板20的上表面201或下表面202上形成一金屬保護層(圖未示)，且該步驟(a)的光阻層3是形成于該金屬保護層上。在本發(fā)明量產(chǎn)方法的該第一實施例中，該步驟(a’)是于該基板20的上表面201及下表面202上分別形成該金屬保護層(圖未示)，且該步驟(a)的各光阻層3是形成于各金屬保護層(圖未示)上。

再參閱圖16并配合參閱圖17，該步驟(c)是移除所述第一光阻層3。詳細地來說，本發(fā)明量產(chǎn)方法的該第一實施例于移除所述第一光阻層3后，是成形出如圖17所示的基座200數(shù)組、連接部22數(shù)組與主體21數(shù)組，且所述基座200是沿該第二方向Y彼此連接，所述主體21是沿該第二方向Y彼此間隔設置。

參閱圖18，該步驟(d)是于各主體21的輪廓面210上形成一第一前驅(qū)物層4(圖18僅顯示單一個主體21與單一個第一前驅(qū)物層4為例做說明)。

參閱圖19，該步驟(e)是于所述第一前驅(qū)物層4上形成一第二光阻層5，且該第二光阻層5具有多個對應裸露出各第一前驅(qū)物層4的一局部區(qū)域41的線路圖案區(qū)51。同樣地，圖19也僅顯示單一個第一前驅(qū)物層4的一局部區(qū)域41與該第二光阻層5的一線路圖案區(qū)51為例做說明。

再參閱圖19并配合參閱圖20，該步驟(f)是于各第一前驅(qū)物層4上鍍制一第一金屬層6，以于各第一前驅(qū)物層4的該局部區(qū)域41上形成一如圖8所示的第一線圈23。同樣地，圖19與圖20也僅顯示單一個第一前驅(qū)物層4與單一個第一金屬層6為例做說明。此處需進一步說明的是，若該非磁性材料是該金屬材料時；例如，銅(Cu)，于實施步驟(d)的第一前驅(qū)物層4形成步驟前，尚需預先在各主體21鍍覆上一電性絕緣層(insulator)，以防止該步驟(f)所形成的第一線圈23因直 接接觸該金屬材料而產(chǎn)生短路的問題。

較佳地，該步驟(d)的各第一前驅(qū)物層4是一含有鉑(Pt)、鈀(Pd)、金(Au)、銀(Ag)或銅等催化性金屬源的活性材料層(active layer)，或一含有鉻(Cr)、鎳(Ni)、鈦(Ti)、鎢(W)或鉬(Mo)的導電性晶種層(conductive seed layer)。需補充說明的是，當該步驟(d)的各第一前驅(qū)物層4是一導電性晶種層時，該步驟(f)的各第一金屬層6是以電鍍法形成于各第一前驅(qū)物層4的該局部區(qū)域41；當該步驟(d)的各第一前驅(qū)物層4是該活性材料層時，該步驟(f)的各第一金屬層6是以化學鍍法形成于各第一前驅(qū)物層4的該局部區(qū)域41上。在本發(fā)明量產(chǎn)方法的該第一實施例中，該步驟(d)的各第一前驅(qū)物層4是該導電性晶種層，且該步驟(f)是以電鍍法于各第一前驅(qū)物層4的該局部區(qū)域41上形成各第一線圈23。

需須進一步說明的是，為了令本發(fā)明高頻電感器2能通過表面黏著技術(shù)(surface-mount technology；SMT)接著于一電路板(圖未示)，于該步驟(f)后，依序還可包含一步驟(j1)、一步驟(j2)及一步驟(j3)。該步驟(j1)是形成一前驅(qū)物層(圖未示)于各第一線圈23與各主體21上。該步驟(j2)是形成一光阻層(圖未示)于該步驟(j1)的所述前驅(qū)物層上，且該步驟(j2)的光阻層具有多對端電極圖案區(qū)(圖未示)。各對端電極圖案區(qū)是分別位于各主體21的左側(cè)面區(qū)2103與右側(cè)面區(qū)2104，以局部裸露出各主體21的左側(cè)面區(qū)2103與右側(cè)面區(qū)2014。該步驟(j3)是于各前驅(qū)物層上鍍覆一金屬層，從而于各前驅(qū)物層上對應形成各對端電極(圖未示)。

參閱圖21并配合參閱圖19與圖20，該步驟(h)是移除該第二光阻層5與各第一前驅(qū)物層4的被該第二光阻層5的各線路圖案區(qū)51所覆蓋的一剩余區(qū)域，從而在各主體21上留下各第一線圈23。值得一提的是，為了保護該第一線圈23免于受外部因素干擾而造成短路或斷路，還能在完成步驟(h)后，形成一絕緣保護層(圖未示)于各主體21與各第一線圈23上。

參閱圖22，該步驟(g)是于所述連接部22處由上而下或由下而上地分別施予一外力，使各連接部22的第二端222自各主體21的第一側(cè)緣211斷裂，從而令各主體21自各連接部22脫離以量產(chǎn)出如圖8 所示的高頻電感器2。在本發(fā)明量產(chǎn)方法的該第一實施例中，是于該步驟(g)前完成該步驟(h)為例作說明，然而該步驟(h)也可于該步驟(g)后執(zhí)行，并不以本實施例為限。經(jīng)前述量產(chǎn)方法的詳細說明可知，位于各第一光阻層3的外觀形狀310的橋接部312處的缺口3121，是用來使該基板20于執(zhí)行步驟(b)的蝕刻后，可形成如圖17所顯示的各連接部22的凹槽2221，而顯示于圖17中的凹槽2221，其目的則是令該量產(chǎn)方法于執(zhí)行該步驟(g)時，有利于受該外力所折斷以達量產(chǎn)化的效用。值得一提的是，各凹槽2221也可于該步驟(b)成形出各連接部22后，再另以切割(scriber)或蝕刻方式形成于各連接部22上。

本發(fā)明高頻電感器2的量產(chǎn)方法的一第二實施例是以MEMS制程來量產(chǎn)出如圖9所示的第二實施例的高頻電感器2，其量產(chǎn)方法大致上是相同于該第一實施例，不同處是在于，如圖23所示，各第一光阻層3的各外觀形狀310具有兩排分設于其本體部313周緣的缺口3131，且各本體部313的該兩排缺口3131是自其本體部313的周緣相向凹陷。因此，本發(fā)明量產(chǎn)方法的該第二實施例于實施完該步驟(b)的蝕刻步驟后，各第一光阻層3的各本體部313的該兩排缺口3131能令各主體21對應成形出如圖9所示的該兩排溝槽213，以致該步驟(d)所形成的各第一前驅(qū)物層4也可覆蓋該兩排溝槽213，且在實施完該步驟(f)后所形成的各第一線圈23是呈該外繞式線圈。

本發(fā)明高頻電感器2的量產(chǎn)方法的一第三實施例是以MEMS制程來量產(chǎn)出如圖10所示的第三實施例的高頻電感器2，其量產(chǎn)方法大致上是相同于該第一實施例，不同處是在于，如圖24所示，各第一光阻層3的各外觀形狀310具有兩排分設于其本體部313的孔洞3132，各本體部313的該兩排孔洞3132是沿該第一方向X彼此間隔排列。因此，本發(fā)明量產(chǎn)方法的該第三實施例于實施完該步驟(b)的蝕刻步驟后，所述第一光阻層3的各本體部313的該兩排孔洞3132能令各主體21對應成形出如圖10所示的該兩排穿孔214，以致該步驟(d)所形成的各第一前驅(qū)物層4也可覆蓋界定出該兩排穿孔214的兩排內(nèi)環(huán)面，且在實施完該步驟(f)后所形成的各第一線圈23是呈該內(nèi)繞式線圈。

參閱圖25至圖28，本發(fā)明高頻電感器2的量產(chǎn)方法的一第四實 施例是以MEMS制程來量產(chǎn)出如圖11與圖12所示的第四實施例的高頻電感器2，其量產(chǎn)方法大致上是相同于該第一實施例，不同之處在于，于該步驟(h)后，還依序包含一步驟(i1)、一步驟(i2)、一步驟(i3)，及一步驟(i4)。

參圖25，該步驟(i1)是于各主體21的輪廓面210與各第一線圈23上形成一絕緣層24。參圖26，該步驟(i2)是于各絕緣層24上形成一第二前驅(qū)物層7。參閱圖27，該步驟(i3)是于所述第二前驅(qū)物層7上形成一第三光阻層8，且該第三光阻層8具有多個對應裸露出各第二前驅(qū)物層7的一局部區(qū)域71的線路圖案區(qū)81。再參閱圖27并配合參閱圖28，該步驟(i4)是于各第二前驅(qū)物層7上鍍制一第二金屬層9，以于各第二前驅(qū)物層7的該局部區(qū)域71上形成一第二線圈25，從而得到如圖11與圖12所示的雙層線圈的結(jié)構(gòu)。最后，再移除該第三光阻層8與各第二前驅(qū)物層7的被該第三光阻層8的各線路圖案區(qū)81所覆蓋的一剩余區(qū)域，從而在各絕緣層24上留下各第二線圈25，即可得到如圖11與圖12所示的高頻電感器2。需說明的是，圖25至圖28皆只顯示出單一個主體21的輪廓面210、單一個第二前驅(qū)物層7、該第二光阻層8的單一個線路圖案區(qū)81，與單一個第二金屬層9為例做說明。在本發(fā)明量產(chǎn)方法的該第四實施例中，該步驟(i2)與該步驟(i4)的實施方式是比照該第一實施例，于此不再多加贅述。

經(jīng)上述本發(fā)明高頻電感器2的量產(chǎn)方法的各實施例的詳細說明可知，本發(fā)明僅需通過該步驟(a)至該步驟(f)等六道步驟，即可形成出外繞式或內(nèi)繞式的第一線圈23。無須如同前案2般，尚需經(jīng)過四道的貫孔程序、四道的填置導電糊程序、四道的涂布導電糊以形成各電路圖案112、122、132、142程序，與一道步驟(E)的燒結(jié)處理等十三道程序，才可構(gòu)成該內(nèi)繞式的線圈。就制程方面來說，本發(fā)明的量產(chǎn)方法程序簡化；就成本方面來說，本發(fā)明的量產(chǎn)方法可因程序簡化而減少制程上所需耗費的時間成本。

再者，本發(fā)明各實施例的高頻電感器2是通過MEMS制程直接由該基板20經(jīng)過上述量產(chǎn)方法的步驟(b)來成形出各高頻電感器2的本體21。具體來說，各本體21為一體結(jié)構(gòu)，以致于各高頻電感器2的主體21的整體結(jié)構(gòu)強度高，不像圖1所示的積層式電感器1般， 于所述電路陶瓷片11、12、13、14相鄰界面間存在強度不足的問題。此外，本發(fā)明各實施例的高頻電感器2的第一線圈23與第二線圈25也為一體結(jié)構(gòu)，不會如圖1所示的各電路圖案112、122、132、142間因不連續(xù)界面而產(chǎn)生非奧姆式接觸，或增加阻抗從而產(chǎn)生額外的電熱效應。

綜上所述，本發(fā)明高頻電感器2及其量產(chǎn)方法，是通過MEMS制程直接對該基板20進行蝕刻以預先成形出結(jié)構(gòu)強度高且呈一體結(jié)構(gòu)的各主體21，并于各主體21的輪廓面210上形成各第一前驅(qū)物層4，以進一步地在呈立體態(tài)的各輪廓面210上的各第一前驅(qū)物層4上電鍍/或化學鍍出各外繞式或內(nèi)繞式的第一線圈23，就電感器的性能方面來看，結(jié)構(gòu)強度高且不易產(chǎn)生過熱問題，就制程與成本方面來看，因制作程序簡化而降低時間成本，所以確實能達成本發(fā)明的目的。

以上所述，僅為本發(fā)明的實施例，當不能以此限定本發(fā)明實施的范圍，即凡依本發(fā)明權(quán)利要求書及說明書內(nèi)容所作的簡單的等效變化與修飾，皆仍屬本發(fā)明所涵蓋的范圍。