本申請涉及半導體集成電路的制作工藝，尤其涉及一種減薄柵極氧化層的方法及MOS器件的制作方法。

背景技術：

目前，隨著半導體制造技術的飛速發(fā)展，半導體器件為了達到更快的運算速度、更大的數(shù)據(jù)存儲量以及更多的功能，晶片朝向高元件密度、高集成度的方向發(fā)展。其中，半導體器件的柵極變得越來越細且長度變得較以往更短，柵極的氧化層變得越來越薄。

在半導體產(chǎn)品中，通常既要涉及到高壓器件，又要涉及低壓器件。一般情況下，高壓器件中柵極的氧化層厚度相比低壓器件較大。因此，在生產(chǎn)工藝中需要對柵極氧化層進行刻蝕減薄，以平衡高低壓區(qū)氧化層厚度以及增加后續(xù)工藝的窗口大小。目前，柵極氧化層的刻蝕方法主要包括光阻掩蔽結合干法刻蝕方法、直接濕法刻蝕方法和光阻掩蔽結合濕法刻蝕方法。

光阻掩蔽結合干法刻蝕方法的工藝步驟為：首先在襯底上依次沉積氧化層和柵極層，然后在柵極中間部分涂上一層光阻膠，最后通過干法蝕刻柵極層以及氧化層，完成柵極的制備以及氧化層的減薄。采用此種方法雖然可以使氧化層厚度減薄，但卻會對襯底造成損傷。

直接濕法刻蝕方法的工藝步驟為：將晶圓浸入到HF刻蝕液中，讓HF刻蝕液與柵極氧化層反應一段時間，進而將柵極氧化層逐漸剝離，實現(xiàn)氧化層的減薄。由于濕法蝕刻具有各向同性，因此，直接濕法蝕刻會造成柵極的側(cè)向蝕刻，使得柵極底端出現(xiàn)橫向凹槽，從而影響器件的性能。

光阻掩蔽結合濕法刻蝕方法的工藝步驟為：在氧化層的表面以及柵極表面涂上一層光刻膠，作為光罩，然后采用氫氟酸腐蝕氧化層，再經(jīng)過灰化處理和清洗步驟，去除光刻膠。采用這種方法雖然能夠完成高壓、低壓區(qū)氧化層厚度的平衡，但是需要增加一層光罩及多道相應程序。

在公開號為CN200310122904的中國專利申請中公開了一種消除柵刻蝕橫向凹槽的方法。該方法將過刻蝕步驟分為變壓力的兩個步驟，第一步用高壓力過刻蝕，此高壓力容易使等離子體中產(chǎn)生高分子聚合物，使柵側(cè)壁上及底部形成鈍化保護層，第二步是一般常規(guī)的過刻蝕，它的壓力相較第一步而言稍低，用來去除未刻盡的硅殘留，并調(diào)整柵的側(cè)壁垂直度。此申請雖然避免了橫向凹槽，卻不能處理氧化層厚度平衡的問題，因為它對硅/氧化硅選擇性過高很難去除厚氧區(qū)的氧化硅。

技術實現(xiàn)要素：

為了解決現(xiàn)有半導體器件柵極刻蝕方法存在的問題，本申請?zhí)峁┝艘环N減薄柵極氧化層的方法及MOS器件的制作方法。該方法不但能夠?qū)崿F(xiàn)高低壓區(qū)氧化層厚度的平衡，而且不會對襯底造成損傷，避免了濕法刻蝕對柵極底端所帶來的側(cè)向刻蝕，所得半導體器件的柵極氧化層厚度均勻，增加了后續(xù)工藝的窗口大小。

本申請一方面提供了一種減薄柵極氧化層的方法，該方法包括：S101，在柵極氧化層和柵極結構上沉積保護層，保護層包括柵極氧化層保護層、柵極側(cè)壁保護層以及柵極頂部保護層；S102，采用干法刻蝕去除所述柵極氧化層保護層以及柵極頂部保護層；S103，以所述柵極側(cè)壁保護層為掩膜，采用濕法刻蝕工藝對所述柵極氧化層進行刻蝕減??；以及S104，去除所述柵極側(cè)壁保護層。

優(yōu)選地，在步驟S103中，部分被柵極側(cè)壁保護層所覆蓋的柵極氧化層被刻蝕減薄。

優(yōu)選地，在步驟S103中，柵極側(cè)壁保護層與柵極氧化層之間的刻蝕比小于1:50。

優(yōu)選地，上述濕法刻蝕工藝采用HF溶液作為刻蝕液，更優(yōu)選地，上述HF溶液中水與HF的體積比為20-100：1。

優(yōu)選地，在步驟S102中，上述干法刻蝕為各向異性刻蝕，優(yōu)選地，干法刻蝕的壓力為10-100mTorr，溫度為0-60℃，功率為100-800W。

優(yōu)選地，步驟S104包括：將步驟S103得到的半導體器件浸入到保護層溶解劑中，加熱并使得保護層溶解；更優(yōu)選地，上述保護層溶解劑為85％的磷酸，反應溫度為160℃，反應時間為600秒。

優(yōu)選地，上述保護層由選自氮化硅、氮化鈦、二氧化硅中的一種或兩種以上材料制成，保護層的厚度為10-50納米。更優(yōu)選地，上述保護層的厚度與柵極氧化層的刻蝕厚度比在1.5-1.1:1的范圍。

本申請的另一方面在于提供了一種MOS器件的制作方法，該制作方法包括：提供半導體襯底，在襯底上制備源極、漏極、柵極氧化層和柵極；對柵極氧化層進行減薄，其中，柵極氧化層通過本申請?zhí)峁┑臏p薄柵極氧化層的方法進行減?。煌ㄟ^深離子注入在源極和漏極下面形成P區(qū)或N區(qū)。

本申請所述制作方法進一步包括：接觸孔制備、金屬化布線、沉積鈍化層以及后續(xù)的引線連接、封裝工藝。按照該制作方法得到的半導體器件的厚度均勻，從而克服了現(xiàn)有刻蝕工藝所帶來的技術弊端。

由上述技術方案可以看出，本申請利用在柵極側(cè)壁上形成的柵極側(cè)壁保護層，再結合干法刻蝕和濕法刻蝕工藝，實現(xiàn)了對高壓、低壓區(qū)氧化層厚度的刻蝕減薄。該技術方案不但可根據(jù)生產(chǎn)需要平衡高、低壓區(qū)氧化層厚度，而且還避免了刻蝕減薄過程中對柵極底部的側(cè)向損傷。通過使用本申請?zhí)峁┑目涛g方法，不但能夠?qū)崿F(xiàn)高低壓區(qū)氧化層厚度的平衡，而且不 會對襯底造成損傷，避免了濕法刻蝕對柵極底端所帶來的側(cè)向刻蝕，所得半導體器件的柵極氧化層厚度均勻，增加了后續(xù)工藝的窗口大小。

除了上面所描述的目的、特征和優(yōu)點之外，本申請還有其它的目的、特征和優(yōu)點。下面將參照圖，對本申請作進一步詳細的說明。

附圖說明

附圖構成本說明書的一部分、用于進一步理解本申請，附圖示出了本申請的優(yōu)選實施例，并與說明書一起用來說明本申請的原理。圖中：

圖1示出了本申請?zhí)峁┑臏p薄柵極氧化層的方法的流程示意圖；

圖2示出了根據(jù)本申請?zhí)峁┑臏p薄柵極氧化層方法，保護層覆蓋半導體襯底上的柵極氧化層和柵極結構后的基體剖面結構示意圖；

圖3示出了采用干法刻蝕去除圖2所示柵極氧化層保護層及柵極頂部保護層后的基體剖面結構示意圖；

圖4示出了采用濕法刻蝕工藝對圖3所示柵極氧化層進行刻蝕減薄的基體剖面結構示意圖；

圖5示出了去除圖4所示柵極側(cè)壁保護層后的基體剖面結構示意圖；

圖6示出了本申請?zhí)峁┑腗OS器件制作方法的流程示意圖；

圖7示出了本申請一具體實施方式提供的MOS器件柵極的掃描電鏡圖；以及

圖8示出了本申請另一具體實施方式提供的MOS器件柵極的掃描電鏡圖。

具體實施方式

下面將結合本申請的具體實施方式，對本申請的技術方案進行詳細的說明，但如下實施例僅是用以理解本申請，而不能限制本申請，本申請中的實施例及實施例中的特征可以相互組合，本申請可以由權利要求限定和覆蓋的多種不同方式實施。

由背景技術可知，現(xiàn)有柵極氧化層的減薄刻蝕過程存在側(cè)向刻蝕的問題，本申請的發(fā)明人針對上述問題進行研究，創(chuàng)造性地利用柵極側(cè)壁上形成的側(cè)壁保護層，以及干法刻蝕工藝及濕法刻蝕工藝相結合，實現(xiàn)了高壓區(qū)氧化層、低壓區(qū)氧化層的刻蝕減薄，并避免了柵極底部的側(cè)向損傷。發(fā)明人發(fā)現(xiàn)按照上述方法刻蝕得到的半導體器件中柵極氧化層的厚度均勻，克服了現(xiàn)有刻蝕工藝所帶來的技術弊端。

如圖1所示，本申請?zhí)峁┑臇艠O刻蝕方法包括以下步驟：S101，在柵極氧化層和柵極結構上沉積保護層，保護層包括柵極氧化層保護層、柵極側(cè)壁保護層以及柵極頂部保護層；S102，采用干法刻蝕去除柵極氧化層保護層以及柵極頂部保護層；S103，以柵極側(cè)壁保護層為掩膜， 采用濕法刻蝕工藝對所述柵極氧化層進行刻蝕減??；以及S104，去除柵極側(cè)壁保護層。從以上步驟可以看出，本申請首先在柵極的側(cè)壁上形成柵極側(cè)壁保護層，然后以該保護層作為掩膜對柵極氧化層進行濕法刻蝕。因為柵極側(cè)壁保護層與柵極氧化層之間具有一定的刻蝕比，所以在濕法刻蝕過程中，柵極側(cè)壁保護層作為掩膜對其所覆蓋的柵極氧化層具有保護作用，從而對柵極的側(cè)壁形成了保護作用。對于柵極側(cè)壁保護層所覆蓋的柵極氧化層，刻蝕液只能刻蝕減薄部分柵極氧化層或者根本無法刻蝕減薄這部分柵極氧化層。因此，經(jīng)過上述步驟后即可實現(xiàn)對半導體器件柵極氧化層的減薄刻蝕，還避免了對柵極底部的側(cè)向刻蝕。

現(xiàn)在，將參照附圖更詳細地描述根據(jù)本申請的示例性實施方式。然而，這些示例性實施方式可以由多種不同的形式來實施，并且不應當被解釋為只限于這里所闡述的實施方式。應當理解的是，提供這些實施方式是為了使得本申請的公開徹底且完整，并且將這些示例性實施方式的構思充分傳達給本領域普通技術人員，在附圖中，為了清楚起見，擴大了層和區(qū)域的厚度，并且使用相同的附圖標記表示相同的器件，因而將省略對它們的描述。

圖1示出了本申請?zhí)峁┑臏p薄柵極氧化層方法的流程示意圖，圖2-5示出了本申請?zhí)峁┑臏p薄柵極氧化層方法中，各個步驟后所得半導體器件的基體剖面結構示意圖。下面將結合圖1-5進一步解釋說明本申請?zhí)峁┑臏p薄柵極氧化層方法。

首先，實施步驟S101，在柵極氧化層202和柵極結構203上沉積保護層204，保護層204包括柵極氧化層保護層2041、柵極側(cè)壁保護層2042以及柵極頂部保護層2043；圖2示出了完成保護層204沉積后半導體器件的基體剖面結構示意圖。

從圖2可以看出，柵極氧化層保護層2041覆蓋在柵極氧化層202上面，對柵極氧化層形成保護；柵極側(cè)壁保護層2042覆蓋整個柵極側(cè)壁并覆蓋部分柵極氧化層，對柵極側(cè)壁形成保護；柵極頂部保護層2043覆蓋整個柵極結構203的頂部，對柵極頂部形成保護。在此步驟中，形成柵極氧化層202及柵極結構203的材料均為本領域常用材料，在此不再贅述。優(yōu)選地，上述柵極氧化層為SiO₂，沉積工藝包括熱氧化、化學氣相沉積、濺射等。而對于保護層204而言，形成其的材料應該與形成柵極氧化層的材料具有一定的刻蝕比，優(yōu)選形成保護層204的材料是氮化硅、氮化鈦或者二氧化硅。更優(yōu)選地，柵極側(cè)壁保護層2042與柵極氧化層202之間的刻蝕比小于1:50。沉積保護層204的工藝可以是化學氣相沉積、異質(zhì)外延、等離子增強化學氣相沉積等，對于本領域技術人員而言，可根據(jù)實際工作需要選擇合適的沉積工藝。而且，雖然保護層204包括柵極氧化層保護層2041、柵極側(cè)壁保護層2042以及柵極頂部保護層2043，但在保護層204的形成過程中，柵極氧化層保護層2041、柵極側(cè)壁保護層2042以及柵極頂部保護層2043可以是一體成型，也可以分段形成。另外，在實施本申請的過程中，可以針對不同柵極氧化層所需刻蝕厚度的要求，選擇保護層204的厚度。優(yōu)選地，保護層204的厚度為10-50納米。更優(yōu)選地，保護層204的厚度與柵極氧化層202的刻蝕厚度(柵極氧化層被刻蝕去除的厚度)比在1：1到1.5：1的范圍之內(nèi)。

接下來，實施步驟S102，采用干法刻蝕去除柵極氧化層保護層2041以及柵極頂部保護層2043，形成如圖3所示的半導體器件基體剖面結構示意圖。本申請的發(fā)明人在此步驟采用了干法刻蝕，其目的在于利用干法刻蝕的各向異性僅對柵極氧化層保護層2041以及柵極頂部保 護層2043進行刻蝕去除，而保留柵極側(cè)壁保護層2042。在本申請所提供的具體實施方式中，干法刻蝕包括以下步驟：將圖2所示半導體器件放入反應器的承載器上，調(diào)節(jié)聚焦環(huán)與襯底的距離；開啟加熱電源，在一定的溫度和壓力下，氣體發(fā)生電離形成等離子體；等離子體轟擊柵極氧化層保護層2041以及柵極頂部保護層2043的表面，將柵極氧化層保護層2041和柵極頂部保護層2043的原子擊出，實現(xiàn)柵極氧化層保護層2041和柵極頂部保護層2043的去除。在刻蝕過程中，可根據(jù)柵極氧化層保護層2041和柵極頂部保護層2043的厚度調(diào)整所需的刻蝕時間。優(yōu)選地，在柵極氧化層保護層2041和柵極頂部保護層2043的厚度在為10-50納米的范圍內(nèi)，干法刻蝕的時間為10-30s，壓力為10-100mTorr，溫度為0-60℃，功率為100-800W。對于柵極氧化層保護層2041以及柵極頂部保護層2043，優(yōu)選地，在本步驟中完全被移除。為了實現(xiàn)全部移除，也可將刻蝕過程控制在10％-15％的過蝕刻。

然后實施步驟S103，以柵極側(cè)壁保護層2042為掩膜，采用濕法刻蝕工藝對柵極氧化層202進行刻蝕減薄，形成如圖4所示的半導體器件基體剖面結構示意圖。在本申請?zhí)峁┑木唧w實施方式中，濕法蝕刻過程為：將HF刻蝕液完全浸沒襯底201的表面，讓HF刻蝕液與襯底201上的柵極氧化層202接觸；隨著時間的推移柵極氧化層202逐漸剝離，剝離產(chǎn)物離開刻蝕表面并擴散至刻蝕液中。當然，在濕法刻蝕過程中，可根據(jù)柵極氧化層202的厚度以及減薄后的目標厚度調(diào)整刻蝕時間，而且刻蝕液也不僅僅局限為HF刻蝕液，其他濕法刻蝕的常用刻蝕液也可以應用于本申請。如果選用HF溶液作為刻蝕液，那么上述HF溶液的濃度(水與HF的體積比)優(yōu)選在20-100：1的范圍內(nèi)。上述氫氟酸處理時間為100-800秒，在此范圍內(nèi)，蝕刻均勻性較優(yōu)，并且還有效兼顧了蝕刻的穩(wěn)定性與單位時間內(nèi)的產(chǎn)能，優(yōu)選地，本步驟可將過蝕刻需要控制在50％之內(nèi)，以保證將柵極氧化層減薄到預定厚度。因為柵極側(cè)壁保護層2042與柵極氧化層202之間具有一定的刻蝕比，所以在濕法刻蝕過程中，柵極側(cè)壁保護層2042作為掩膜對其所覆蓋的柵極氧化層具有保護作用。對于柵極側(cè)壁保護層2042所覆蓋的柵極氧化層，刻蝕液只能刻蝕減薄部分柵極氧化層或者根本無法刻蝕減薄這部分柵極氧化層。

最后實施步驟S104，去除柵極側(cè)壁保護層2042，形成的半導體器件基體剖面結構示意圖如圖5所示。在本申請?zhí)峁┑木唧w實施方式中，去除該柵極側(cè)壁保護層2042的過程可以為：將步驟S103得到的半導體器件浸入到保護層溶解劑中，加熱并使得保護層溶解。這里所指的保護層溶解劑是指能夠特異性溶解保護層，而對半導體器件中的其他部件無影響的溶液。優(yōu)選的，本申請所采用的保護層溶解劑為85％的磷酸中，溶解溫度為160℃，反應時間為600秒。經(jīng)過保護層溶解劑的處理后，柵極側(cè)壁保護層逐漸剝離，剝離產(chǎn)物離開刻蝕表面擴散至溶液中，隨溶液排除。完成了步驟S104后，就完成了整個減薄工藝過程。從圖5可以看出，采用本申請所提供的減薄工藝進行處理后，柵極氧化層202被減薄，而柵極203底部的氧化層卻沒有出現(xiàn)橫向凹槽，完全克服了現(xiàn)有減薄工藝存在的技術缺陷。

本申請的另一方面在于提供了一種MOS器件的制作方法。如圖6所示，該制作方法包括：提供半導體襯底，在襯底上制備源漏極、柵極氧化層和柵極；對柵極氧化層進行減?。煌ㄟ^深離子注入在源極和漏極下面形成P區(qū)或N區(qū)；其中，采用上述柵極氧化層減薄工藝對柵極氧化層進行減薄。該制作方法進一步包括：接觸孔制備、金屬化布線、沉積鈍化層以及后續(xù)的引線連接、封裝工藝。通過上述制作方法制得的MOS器件，由于在柵極氧化層減薄過程中 不但實現(xiàn)了高、低壓區(qū)的柵極氧化層厚度的均勻化，而且還是避免了柵極底部的側(cè)向損傷，因此得到MOS器件性能更加穩(wěn)定。

以下將以具體實施例進一步說明本申請所提供的選擇性刻蝕方法。

實施例1

提供P型硅襯底，在P型硅襯底上沉積厚度為10納米的二氧化硅層(柵極氧化層)，然后通過光刻、刻蝕和電極材料沉積工藝，在硅片上形成源極、漏極、柵極；通過化學氣相沉積工藝在柵極和二氧化硅層的表面上沉積氮化硅薄膜(保護層)，氮化硅薄膜的厚度為30納米；通過干法刻蝕去除柵極頂部及柵極氧化層表面上的氮化硅薄膜，保留柵極側(cè)壁上氮化硅薄膜，刻蝕氣體為氧氣和含氟氣體，反應功率為300瓦，刻蝕溫度為50℃，刻蝕時間為15秒；將晶圓浸入到HF刻蝕液中，讓HF刻蝕液與襯底上的柵極氧化層反應500秒，然后將柵極氧化層逐漸剝離，剝離產(chǎn)物離開刻蝕表面擴散至溶液中，隨溶液排除，其中HF酸的濃度(水與HF的體積比)為100：1。將上述步驟得到的半導體器件浸入到保護層溶解劑中，加熱并使得保護層溶解。所用保護層溶解劑為85％的磷酸中，溶解溫度為160℃，反應時間為600秒。

通過離子注入在源極和漏極下面形成P區(qū)或N區(qū)，最后經(jīng)過接觸孔制備、金屬化布線、沉積鈍化層以及后續(xù)的引線連接、封裝工藝，完成低壓MOS器件的制作。

通過場效應掃描電子顯微鏡(SEM)觀察本實施例的低壓MOS器件的柵極微觀結構，其操作步驟為：清洗MOS器件芯片，去除表面的污染物；將芯片放在恒溫干燥箱中，比如60℃，脫去芯片上的吸附水；將芯片放在噴金設備中，在芯片表面上噴涂上一層金，例如噴金60秒，目的是提高芯片的導電性；將噴金后的芯片取出，放置到樣品室中，抽真空后，啟動電源，觀察并拍攝芯片的微觀結構。

圖7示出了本實施例的低壓MOS器件的柵極掃描電鏡圖像(SEM)。如圖7所示，襯底上面均勻覆蓋了一層二氧化硅(柵極氧化層)，襯底沒有遭到刻蝕的破壞；柵極與襯底之間的二氧化硅層厚度為5納米，二氧化硅層厚度均勻并且側(cè)向沒有產(chǎn)生凹槽。測試結果表明，通過本申請?zhí)峁┑臇艠O刻蝕方法成功地完成了所制備低壓MOS器件柵極氧化層的刻蝕減薄，并且沒有對襯底和柵極造成破壞，達到了低壓MOS器件的技術要求。

實施例2

提供P型硅襯底，在硅片上沉積厚度為20納米的二氧化硅層，然后通過光刻、刻蝕和電極材料沉積工藝，在硅片上形成源極、漏極；通過化學氣相沉積工藝在柵極和氧化層的表面上沉積氮化硅薄膜，作為柵極保護層，氮化鈦薄膜的厚度為45納米；通過干法刻蝕去除柵極頂部及柵極氧化層表面上的保護層，刻蝕氣體為氧氣和氦氣，濺射功率為300瓦，刻蝕溫度為50℃，刻蝕時間為12秒；將晶圓浸入到HF刻蝕液中，讓HF刻蝕液與襯底上的氧化層反應500秒，然后將柵極氧化層逐漸剝離，剝離產(chǎn)物離開刻蝕表面擴散至溶液中，隨溶液排除，其中HF酸的濃度(水與HF的體積比)為50：1。將上述步驟得到的半導體器件浸入到保護層溶解劑中，加熱并使得保護層溶解。所用保護層溶解劑為85％的磷酸中，溶解溫度為150℃，反應時間為700秒。

通過離子注入在源極和漏極下面形成P區(qū)或N區(qū)，最后經(jīng)過接觸孔制備、金屬化布線、沉積鈍化層以及后續(xù)的引線連接、封裝工藝，完成高壓MOS器件的制作。

通過場效應掃描電子顯微鏡(SEM)觀察本實施例的高壓MOS器件的柵極微觀結構，其操作步驟為：清洗MOS器件芯片，去除表面的污染物；將芯片放在恒溫干燥箱中，比如60℃，脫去芯片上的吸附水；將芯片放在噴金設備中，在芯片表面上噴涂上一層金，例如噴金60秒，目的是提高芯片的導電性；將噴金后的芯片取出，放置到樣品室中，抽真空后，啟動電源，觀察并拍攝芯片的微觀結構。

圖8示出了本實施例的高壓MOS器件的掃描電鏡圖像(SEM)。如圖8所示，襯底上面均與覆蓋了一層二氧化硅，襯底沒有遭到刻蝕的破壞；柵極與襯底之間二氧化硅層的厚度為25納米，二氧化硅層厚度均與并且側(cè)向沒有產(chǎn)生凹槽。測試結果表明，通過本申請?zhí)峁┑臇艠O刻蝕方法成功地完成了所制備高壓MOS器件柵極氧化層的刻蝕減薄，并且沒有對襯底和柵極造成破壞，達到了高壓MOS器件的技術要求。

從以上實施例可以看出，本申請上述的實例實現(xiàn)了如下技術效果：

1、在濕法刻蝕過程中，利用外延層的側(cè)壁保護柵極氧化層，使得柵極氧化層不會發(fā)生側(cè)向腐蝕。

2、通過結合干法刻蝕與濕法刻蝕工藝，實現(xiàn)了高低壓區(qū)氧化層厚度的平衡，并且沒有對襯底造成損壞，所得半導體器件的產(chǎn)品厚度均勻，從而克服了現(xiàn)有刻蝕工藝所帶來的技術弊端。

3、該柵極刻蝕方法可以針對不同柵極氧化層刻蝕厚度要求，選擇外延保護層的厚度，使得該刻蝕方法廣泛地適用于低壓MOS器件和高壓MOS器件。

以上僅為本申請的優(yōu)選實施例而已，并不用于限制本申請，對于本領域的技術人員來說，本申請可以有各種更改和變化。凡在本申請的精神和原則之內(nèi)，所作的任何修改、等同替換、改進等，均應包含在本申請的保護范圍之內(nèi)以上僅為本申請的優(yōu)選實施例而已，并不用于限制本申請，對于本領域的技術人員來說，本申請可以有各種更改和變化。凡在本申請的精神和原則之內(nèi)，所作的任何修改、等同替換、改進等，均應包含在本申請的保護范圍之內(nèi)。