本發(fā)明涉及半導體制造領域，特別涉及一種半導體器件的制造方法。

背景技術：

隨著半導體芯片的制程節(jié)點降低至20納米及以下，關鍵圖層的轉移已經越來越重要，特別是存儲器后道工藝的金屬層制作、鰭式晶體管(FinFET)的Fin制作等。

隨著要轉移的關鍵圖層的周期越來越小，制作精度、套刻精度成為制約半導體制造中良品率的主要因素之一。例如，為將如圖1所示的圖形轉移到待刻蝕層，傳統(tǒng)的SADP制造過程如圖2至7所示，首先，在包含前層結構的襯底50上依次形成待刻蝕層40、第一掩膜層30、第一圖形210，如圖2所示；旋涂一阻擋層25，保證旋涂后表面平整度最佳；沉積或旋涂第三掩膜層20和光刻膠層10，并光刻形成裁剪圖形230，如圖3所示，裁剪圖形230具有不同的尺寸和周期；繼續(xù)刻蝕第一掩膜層20和阻擋層25，露出第一圖形210和第一掩膜層30，如圖4、圖5所示；去除光刻膠層10和第二掩膜層20，如圖6所示，刻蝕第一掩膜層30和待刻蝕層40，并分別去除第一圖形210、裁剪圖形230和第一掩膜層30，如圖7所示。隨著第一圖形210的寬度越來越小，一旦套刻容差不小于第一圖形210的寬度的2倍時，例如關鍵尺寸為30nm時，套刻容差應小于15nm，否則將會出現最終線條寬度不一致現象，或本不該出現線條的地方出現線條，如圖8所示。這是由于理想情況下，裁剪圖形230的邊緣應位于第一圖形210的中間位置，以獲取最大的套刻容差。當裁剪圖形230與第一次圖形210之間的套刻容差大于第一次圖形210寬度的一半時，一旦套刻偏差接近套刻容差的最大值或超出套刻容差時，導致某些裁剪圖形覆蓋到周圍圖形，造成最終金屬線條或注入尺寸減小，或本應斷開的金屬線條/注入圖形之間存在金屬/注入連線等現象。

解決現有技術不足的一種常用方法，是盡可能多地收集不同圖形轉移刻蝕余量數據。但是該方法面臨的問題有：目前普遍采用收集數據等方法進行刻蝕補償，尚不具備精確仿真刻蝕效應和刻蝕余量的能力；收集數據需要在成熟的光刻工藝和刻蝕工藝穩(wěn)定之后才能有效進行，并且需要反復多次收集數據，進行掩模版圖修正，相應地需要多塊掩模版；實際應用過程中，如果刻蝕工藝、材料、光刻尺寸等發(fā)生變化，則需要重新收集數據，重新制版，面臨巨大的研發(fā)投入和時間成本等。

技術實現要素：

本發(fā)明旨在解決現有成像技術對套刻精度要求極高的問題，提供一種半導體器件的制造方法，能有效增加套刻工藝的套刻容差，以提高關鍵圖形的均勻性和準確性。

本發(fā)明提供了一種半導體器件的制造方法，包括步驟：

提供襯底，所述襯底上依次形成有待加工層、第一掩膜層、第一圖形，所述第一圖形包括關鍵尺寸圖形；

形成第一阻擋層，所述第一阻擋層厚度不超過第一圖形中最鄰近圖形的間距的一半；

填充凹槽以形成具有平整表面的第二阻擋層，并在表面之上形成第二圖形；

以第二圖形為掩膜進行刻蝕，直至暴露待加工層，在第一掩膜層中形成第一掩膜層圖形；

以第一掩膜層圖形為掩膜對待加工層進行加工。

優(yōu)選的，所述第一圖形通過側墻圖形轉移的方法形成。

優(yōu)選的，所述填充凹槽以形成具有平整表面的第二阻擋層包括：

在第一阻擋層之上填充第二阻擋層；

進行表面平坦化。

優(yōu)選的，所述形成第二圖形包括：

在第二阻擋層上依次形成第二掩膜層和光罩層，所述光罩層中包括用于形成第二圖形的圖案以及第一圖形的修正圖案；

以光罩層為掩膜，進行第二掩膜層的刻蝕，在第二掩膜層中形成第二圖形。

優(yōu)選的，所述以第二圖形為掩膜進行刻蝕，直至暴露待加工層，形成第一掩膜層圖形包括：

以第二圖形為掩膜進行刻蝕，直至暴露和/或部分刻蝕第一掩膜層；

去除第二阻擋層及其上所有層；

以第一圖形及刻蝕后的第一阻擋層為掩膜進行刻蝕直至暴露待加工層，形成第一掩膜層圖形。

一種半導體器件的制造方法，包括步驟：

提供襯底，所述襯底上依次形成有待加工層、第一掩膜層、第一圖形，所述第一圖形包括關鍵尺寸圖形；

形成第一阻擋層，所述第一阻擋層厚度不超過第一圖形最鄰近尺寸的一半；

填充凹槽以形成平整表面，并在表面之上形成第二圖形；

以第二圖形為掩膜進行刻蝕，刻蝕部分厚度的待加工層，以形成第一開口；

去除第一阻擋層及其上所有層，以第一圖形為掩膜，對待加工層進行刻蝕，以在第一開口處形成通孔，同時，去除第一開口之外的部分厚度的待加工層以形成第二開口。

優(yōu)選的，所述以第二圖形為掩膜進行刻蝕，刻蝕部分厚度的待加工層，以形成第一開口：

以第二圖形為掩膜進行刻蝕，直至暴露和/或部分刻蝕第一掩膜層；

去除凹槽填充材料及其上所有層；

以第一圖形及刻蝕后的第一阻擋層為掩膜進行刻蝕，形成第一掩膜層圖形；

以第一掩膜層圖形為掩膜進行刻蝕，刻蝕部分厚度的待加工層，以形成第一開口。

優(yōu)選的，所述第二圖形用于形成包括金屬互連工藝中的層間通孔。

優(yōu)選的，采用高溫熱氧化或刻蝕工藝去除第一阻擋層之上所有層，所 述高溫熱氧化或刻蝕工藝不能傷害第一圖形；

所述第二阻擋層包括以下任一種及其疊層：無定形碳層、光刻膠層。

本發(fā)明提供的提高套刻容差的方法，在形成有待刻蝕層、第一掩膜層、第一圖形的襯底上，形成厚度不超過關鍵圖形最臨近圖形的間距一半的第一阻擋層，然后在凹槽上填充第二阻擋層以形成平整表面，并在其上形成第二圖形，以其為掩膜進行刻蝕，形成第一掩膜層圖形，以第一掩膜層圖形為掩膜對代加工層進行加工。由于在第一圖形上先形成了第一阻擋層的薄層，而后在填充第二阻擋層，并在第二阻擋層上形成第二圖形，這樣，在套刻容差超過關鍵尺寸一半時，現有技術中套刻偏差而產生的縫隙，由于第一阻擋層的存在，能保護所述縫隙之下待加工層不受影響，從而能提升套刻的容差，有效的提高了關鍵圖形的均勻性和準確性。

附圖說明

為了更清楚地說明本申請實施例或現有技術中的技術方案，下面將對實施例中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明中記載的一些實施例，對于本領域普通技術人員來講，還可以根據這些附圖獲得其他的附圖。

圖1為根據本發(fā)明提供的一種目標圖形的示意圖；

圖2至圖8為現有技術制備目標圖形的制備過程中的結構示意圖；

圖9為根據本發(fā)明提供的加工方法的流程圖；

圖10至圖11為根據本發(fā)明提供的加工方法的實施一中亮場/暗場掩膜版示意圖；

圖12至圖21為根據本發(fā)明提供的加工方法的實施一的制備過程中的結構示意圖；

圖22至圖31為根據本發(fā)明提供的加工方法的實施二的制備過程中的結構示意圖。

具體實施方式

下面詳細描述本發(fā)明的實施例，所述實施例的示例在附圖中示出，其中自 始至終相同或類似的標號表示相同或類似的元件或具有相同或類似功能的元件。下面通過參考附圖描述的實施例是示例性的，僅用于解釋本發(fā)明，而不能解釋為對本發(fā)明的限制。

此外，本發(fā)明可以在不同例子中重復參考數字和/或字母。這種重復是為了簡化和清楚的目的，其本身不指示所討論各種實施例和/或設置之間的關系。此外，本發(fā)明提供了的各種特定的工藝和材料的例子，但是本領域普通技術人員可以意識到其他工藝的可應用于性和/或其他材料的使用。

在半導體制造中，光刻工藝是實現設計圖形向襯底轉移的必要步驟。通常半導體器件都需要在襯底上進行多次光刻(套刻)才能形成。對于襯底不同層的多次光刻，如何保證層與層之間的套刻精度是光刻工藝的關鍵性問題之一，它直接制約了半導體制造的工藝水平。

現有技術中，側墻圖形轉移(SIT)技術用于解決相鄰兩層之間的套刻對準問題，例如SIT技術實現金屬層和通孔層之間精確套刻對準。但是當使用SIT和自對準工藝相結合解決側墻圖形和裁剪圖形之間的套刻問題時，將面臨由于側墻寬度小于最大層間套刻容差二倍以及不同尺寸和周期的裁剪圖形經刻蝕之后的刻蝕余量不同，從而導致最終金屬線條寬度或間距不同，或者金屬線條出現在某些裁剪區(qū)域邊緣，從而造成器件電學性質降低甚至失效。在實際應用中，對于制造商，尤其是存儲器制造商來說，良率控制是至關重要的，因此提高層間套刻容差和芯片制作良率尤為重要。

精確量測不同尺寸和周期圖形的刻蝕余量，提前對掩膜圖形進行預補償，雖然可以彌補刻蝕的影響，但是需要成熟的光刻和刻蝕工藝、反復采集刻蝕數據進行掩膜版制備等，其中任何一個環(huán)節(jié)發(fā)生改變，均會影響最終圖形套刻質量。

本發(fā)明提供的加工方法，通過在第一圖形周圍共形形成第一阻擋層，使得覆蓋第一阻擋層后的圖形的寬度大于最大套刻容差與最大刻蝕余量之和的兩倍，從而降低了對刻蝕數據的反復收集與反饋修正的需求，提升層間套刻容差，有效的提高了關鍵圖形的均勻性和準確性。

為了更好的理解本發(fā)明的技術方案和技術效果，以下將結合流程圖和具體的實施例進行詳細的描述，流程圖如圖9所示。

實施例一

在本實施例中，所述待加工層可以為待刻蝕層或待離子注入層，在下述具體的實施例中，將以待刻蝕層為層間介質層為例進行描述，在采用本實施例的方法形成的第一掩膜層圖形對層間介質層進行刻蝕，以便后續(xù)形成金屬互連結構。

如圖1所示，在該示例的實施例中，為最終要形成的圖形，該圖形為金屬互連層，該金屬互連層包括周期和尺寸不同的兩種圖形，如410圖形及420圖形。

以下列舉為制備出如圖1所示的設計圖1的圖樣，可以通過以下具體的實施例完成。

步驟S01，提供襯底50，所述襯底50上依次形成有待加工層40、第一掩膜層30、第一圖形210，所述第一圖形210包括關鍵尺寸圖形，如圖12所示。

在本實施例中，所述襯底50可以為Si襯底、Ge襯底、SiGe襯底、SOI(Silicon On Insulator，絕緣體上硅)襯底、氧化物襯底等。在其它實施例中，還可以為包括其他元素半導體、化合物半導體的襯底、氧化物襯底等，例如GaAs、InP、SiC或玻璃等，還可以為疊層結構，例如Si/SiGe等，還可以為其他外延結構，例如SGOI(絕緣體上鍺硅)等。在本實施例中，所述襯底50為體硅襯底，并且襯底50上形成有待加工層40、第一掩膜層30、第一圖形210，參考圖12所示。

所述待加工層40可以為介質層，例如LI(局部互連)氧化硅、各層ILD(層間介質)氧化物、氮化物、氮氧化物，也可以為高/低K介質層、擴散阻擋層等；還可以為其他待加工層，例如多晶硅柵層、金屬化層及其疊層等?？梢酝ㄟ^CVD(化學氣相沉積)、PVD(物理氣相沉積)、ALD(原子層沉積)等方法在襯底50上制備上述待加工層。

第一掩膜層30可以為氮化硅薄膜、氧化硅薄膜、多晶硅薄膜、無定型硅薄膜或其他合適的硬掩膜材料等及其疊層。第一掩膜層30材料可以選擇與待加工層材料之間的選擇刻蝕比較大的材料。

第一圖形210包括關鍵尺寸圖形，例如可以為金屬互連圖形、離子注 入的圖形、集成電路前段形成的柵極圖形、側墻圖形轉移(SIT)技術中形成的側墻圖形等。

需要說明的是，側墻圖形轉移(SIT)又稱為側墻間隔層轉印圖形化技術，即在圖案化的圖形周圍形成側墻，并將側墻作為掩膜刻蝕晶圓，以獲得更小的關鍵尺寸。它的優(yōu)勢是易于控制套準精度和線寬尺寸，但是，側墻間隔層通常會形成閉合體，因而需要至少一步額外的用于修正的掩膜版來完成電路的制作。

在一個具體實施例中，所述襯底50為體硅襯底，該襯底50上已經形成有所需的器件結構，待加工層40為該襯底50之上的層間介質層(ILD)，用于隔離金屬互連，具體的，首先沉積ILD層作為待加工層40，其可以包括低介電常數材料，以減小金屬化布線時造成的高寄生電容；然后以Si₃N₄薄膜作為第一掩膜層30，其與待加工層有較大的選擇刻蝕比；而后在第一掩膜層30之上形成第一圖形210，所述第一圖形210為通過側墻轉移技術形成的金屬互連工藝的側墻圖形，并且其材質與第一掩膜層30及待加工層40都有較大的選擇刻蝕比。

需要說明的是，所述第一圖形210可以為修正后的側墻圖形，例如通過一次套刻和刻蝕技術，去除第一圖形210中多余的閉合圖形，形成修正后的側墻圖形；在本實施例中，還可以為未進行修正的側墻圖形。其中，形成側墻所需犧牲層(圖中未示出)的材料可以為光刻膠、無定形碳等，還可以為兩者的疊層及多層結構。側墻材料可以為二氧化硅、氮化硅、氮氧化硅、多晶硅等，采用CVD(化學氣相沉積)或ALD(原子薄膜沉積)生長，特別是ALD法可以實現低溫下良好的共形生長。具體的，側墻犧牲層包括無定型碳和硬質抗反射層；側墻為ALD法生長的SiO₂；側墻寬度為金屬互連的線間距，此外還可以為金屬互連線寬度。

步驟S02，形成第一阻擋層220，所述第一阻擋層220厚度不超過第一圖形210中最鄰近圖形的間距的一半，如圖13所示。

第一阻擋層220可以為氮化硅、氧化硅、氮氧化硅、多晶硅等薄膜，其材料與第一圖形210的材料為兩種不同材料，且兩者的刻蝕選擇比較高。第一阻擋層220材料與第一掩膜層210材料之間具有較高選擇刻蝕比，其 選擇刻蝕比應不小于5，其中第一掩膜層210材料的刻蝕速度較高，即以第一阻擋層220為掩膜刻蝕第一掩膜層30時，在刻蝕結束后，至少保留部分厚度的第一阻擋層220。第一阻擋層220采用CVD或ALD工藝共形生長，其厚度不超過第一圖形210中最鄰近圖形的間距的一半。需要說明的是，在后續(xù)工藝步驟中，無需增加單獨的步驟，例如增加光刻工藝及刻蝕工藝去除第一阻擋層220的頂部和/或底部材料。

本實施例中，通過ALD法沉積第一阻擋層220，其材料為氮化硅。其中，優(yōu)選的實施例中，第一阻擋層220厚度為第一圖形210中最鄰近圖形之間的間距的三分之一，且第一圖形210中關鍵圖形的寬度大于光刻最大套刻容差與最大刻蝕余量之和的兩倍，以避免第二圖形230覆蓋到周圍圖形，造成最終金屬線條或注入尺寸減小，或本應斷開的金屬線條/注入圖形之間存在金屬/注入連線等現象。

步驟S03，填充凹槽以形成具有平整表面第二阻擋層25，并在表面之上形成第二圖形230，參考圖14至圖15所示。

在本實施例中，所述填充凹槽以形成具有平整表面第二阻擋層25可以包括：在第一阻擋層220之上填充第二阻擋層25；進行表面平坦化。

所述形成第二圖形230可以包括：在第二阻擋層25上依次形成第二掩膜層20和光罩層，所述光罩層中包括用于形成第二圖形230的圖案以及第一圖形210的修正圖案；以光罩層為掩膜，進行第二掩膜層20的刻蝕，將第二圖形230轉移到第二掩膜層20中。

在一個具體實施例中，采用旋涂法在襯底50表面形成無定形碳層或光刻膠層及其疊層等，通過勻膠、回流等平坦化工藝形成具有平整表面的第二阻擋層25；此外，還可以通過沉積薄膜，例如沉積厚度大于第一圖形210高度的無定型碳層、SiO₂層等以填充凹槽形成第二阻擋層25，并通過回流、機械平坦化等平坦化工藝使第二阻擋層25表面平整。然后采用沉積法或旋涂法形成第二掩膜層20、光罩層。其中，各層厚度、種類需要根據實際光刻和刻蝕要求靈活變化，例如，第二掩膜層20可以為采用沉積或旋涂方法形成的無定形碳層和/或抗反射涂層，或其疊層。

需要說明的是，第二圖形230中除包括用于形成第二圖形的圖案外， 還可以針對第一圖形210的特點，相應包含修正圖案，例如，當第一圖形210為沒有經過修正的，存有多余閉合連接圖案的側墻時，所述第二圖形230中可以包括用于修正第一圖形210的修正圖案，使得本發(fā)明提供的方法無需再另外使用一次光刻工藝及刻蝕工藝，用來單獨修正第一圖形210。

此外，第二圖形230采用亮場掩膜版與正性光刻膠、正性顯影工藝結合，即掩膜版圖形最終保留在光刻膠層，實現掩模阻擋層作用；掩膜版圖形如圖10至圖11所示，其中，圖10為本實施例采用的亮場掩膜版。

特別說明的是，由于裁剪圖形尺寸和周期不同，經刻蝕工藝之后，刻蝕余量將明顯不同，如圖15所示。本實施例給出的示意圖并不是真實情況，而是對真實刻蝕余量的一種適當體現。并且該示意圖考慮了圖層間最大套刻容差，即最大套刻容差為側墻寬度的二分之一，且向右整體偏移該數值。這樣，當存在刻蝕余量時，必然有一部分區(qū)域覆蓋或露出周圍圖形，如傳統(tǒng)自對準工藝流程如圖5至圖8所示。

步驟S04，以第二圖形230為掩膜進行刻蝕，直至暴露待加工層40，在第一掩膜層30中形成第一掩膜層圖形300，如圖16至圖19所示。

在本實施例中，以第二圖形230為掩膜進行刻蝕，直至暴露第一掩膜層，或過刻蝕第一掩膜層30；去除第二阻擋層25及其上所有層；以第一圖形210及刻蝕后的第一阻擋層220為掩膜進行刻蝕直至暴露待加工層40，形成第一掩膜層圖形300。其中，以第二圖形230為掩膜進行刻蝕的刻蝕工藝為各向同性刻蝕，并且第一阻擋層220在第一圖形210的側壁處和凹槽底部圖形均需完全刻蝕，露出第一圖形210和第一掩膜層30。

需要說明的是，第一圖形210的尺寸非常重要，因此刻蝕第一阻擋層220時必須保證第一圖形210的圖形形貌不被破壞。選用刻蝕比更高的第一圖形210材料和第一阻擋層220材料，并選用更合適的刻蝕工藝，以保證第二圖形230未遮擋的第一阻擋層220處被完全去除，且保持第一圖形210完整。

此外，第二圖形230、第二掩膜層20可以在本步驟各向同性刻蝕第一阻擋層220之后去除，也可以在之前去除，只要能保證第二圖形230未遮擋的第一阻擋層220處被完全去除，且保持第一圖形210完整即可，具體 工藝可根據實際需要調整順序。這些工藝的調整并不改變本發(fā)明所述方法的本質內容。

在一個具體實施例中，去除第二阻擋層25及其上所有層，包括光罩層、第二掩膜層20和第二阻擋層25，其目的是由于在各向同性刻蝕第一阻擋層220時將不可避免對其上層圖形形貌造成較大影響，并留有雜質等缺陷，為避免其形貌變形對后續(xù)刻蝕第一掩膜層30造成影響，在此步驟需要先去除第二阻擋層25及其上所有層。采用高溫熱氧化或刻蝕工藝去除第二阻擋層25及其上所有層，保證第一圖形210、刻蝕后的第一阻擋層220’和第一掩膜層30不受影響。

然后，以第一圖形210及刻蝕后的第一阻擋層220’為掩膜進行刻蝕直至暴露待加工層40，形成第一掩膜層圖形300，如圖19所示。其中，由于刻蝕后的第一阻擋層220’的厚度較小，為保證完全刻蝕第一掩膜層30后仍留有部分厚度的第一阻擋層220’，選用選擇刻蝕比高的刻蝕工藝。該刻蝕工藝同時不會對第一圖形210造成較大影響。

至此，形成了本實施例用于待加工層的加工工藝的掩膜，該掩膜具有第一掩膜層圖形，而后，可以利用該掩膜對待加工層進一步進行加工，該具體的實施例中，可以利用該掩膜版進行刻蝕工藝，在其他實施例中，還可以利用該掩膜進行離子注入工藝。

步驟S05，以第一掩膜層圖形300為掩膜對待加工層40進行加工，如圖20所示。

在本實施例中，在以第一掩膜層圖形300為掩膜對待加工層進行加工之前，可以先去除第一圖形210及刻蝕后的第一阻擋層220’。將第一掩膜層圖形300轉移至待加工層40上，具體可以采用各向異性干法刻蝕或各向異性濕法刻蝕等。由于第一掩膜層圖形300的尺寸和周期均非常小，將其轉移至待加工層40的刻蝕工藝以及之后的金屬填充工藝存在較大的深寬比，進行第一掩膜層圖形300轉移前，先去除第一圖形210及刻蝕后的第一阻擋層220’可以有效降低圖形深寬比，提高工藝制作良率。

在實際應用中，將圖形轉移到待加工層之后，可以通過大馬士革工藝進行金屬互連線的制作，例如，首先沉積擴散阻擋層/歐姆接觸層等，然后 通過CMP法去除多余的金屬層，形成金屬互連圖形410，如圖21所示。

本發(fā)明提供的方法可以應用于各種應用中的關鍵圖形的層間套刻技術，例如，可以應用于集成電路離子注入工藝前的套刻工藝，具體可以為對于柵極長度非常窄的器件進行源漏極離子注入時，首先根據套刻容差、離子注入和擴散距離確定需要第一阻擋層220的最小寬度，避免由于柵極長度過窄而使源漏極離子在高溫擴散過程中連通。又例如，可以應用于液晶面板array段的各層間互連通孔制備的相應套刻工藝等，具體可以為：根據具體工藝要求和設備能達到的套刻精準度，確定需要調整的套刻容差的大小，然后根據其沉積相應厚度的第一阻擋層220，后續(xù)套刻、刻蝕等工藝同實施例一，在此不再詳述。

本發(fā)明實施例中提供的加工方法，由于在第一圖形210上共形生長了第一阻擋層220，使得在后續(xù)套刻時，第一圖形210側壁上的第一阻擋層220能有效增加了光刻工藝的允許套刻容差，使得最終形成的金屬線條均勻性更好，且不存在現有技術中套刻偏差較大時，關鍵圖形的均勻性和準確性較差的問題，例如，互連間斷處殘留金屬導致短路等問題，有效提高了器件的成品率。

實施例二

在本實施例中，不同于實施例一，在待加工層中同時可以形成通孔及互連結構，以下僅描述與實施例一中不同的部分，相同的部分僅作簡單闡述。

如圖30至圖31所示，為本實施例要實現的圖形，其中金屬互連圖形410和通孔420，即在待加工層40中，除了要形成金屬互連圖形410外，還需要在待加工層40的相應位置中形成和前層進行互連的通孔420，以實現不同層之間的互連。其中，通孔420需要和前層的設定位置及待加工層40中金屬互連的設定位置精確對準。

步驟S11，提供襯底50，所述襯底50上依次形成有待加工層40、第一掩膜層30、第一圖形210，所述第一圖形210包括關鍵尺寸圖形。

不同于實施例一，本實施例中襯底50上，在待加工層40之前還有前 層結構，例如，CMOS器件陣列、前層金屬互連結構等各種集成電路圖形。由于集成電路各層之間都有互連的通孔結構使得各層之間能傳遞電信號，使用自對準工藝能保證通孔結構和待加工層40中金屬互連對準的精確度，但是，隨著集成電路的關鍵尺寸越來越小，對層間套刻的精準度要求也越來越高，當使用自對準工藝解決已形成關鍵圖形和其層之上裁剪圖形之間的套刻問題時，將面臨由于關鍵圖形特征寬度小于最大層間套刻容差二倍時，導致最終圖形的寬度或間距與設計值有偏差，甚至在設計為無圖形處殘留圖形，從而造成器件電學性質降低甚至失效。此外，不同尺寸和周期的裁剪圖形經刻蝕之后的刻蝕余量不同，也會導致上述問題的產生。

在本實施例中，由于待加工層40同時作為金屬互連圖形410和通孔420的絕緣介質層，其厚度需要兼顧金屬互連圖形410厚度和通孔420深度，通常情況下，待加工層40的厚度等于或略大于金屬互聯圖形410厚度和第一開口4001深度之和。第一掩膜層30可以同實施例一，其材質可以選擇與待加工層40材料之間的選擇刻蝕比較大的材料。第一圖形210可以同實施例一，為通過側墻圖形轉移技術中形成的側墻，具體為金屬互連圖形410中，金屬互連線之間的間隔圖形。

步驟S12，形成第一阻擋層220，所述第一阻擋層220厚度不超過第一圖形210最鄰近尺寸的一半。

同實施例一，第一阻擋層220為與第一圖形210共形生長的薄膜，其與第一圖形210的材料、第一掩膜層30的材料都有較高的刻蝕選擇比，且其厚度不超過第一圖形210中最鄰近圖形的間距的一半。

步驟S13，填充凹槽以形成平整表面，并在表面之上形成第二圖形230，如圖22所示。

此處同實施例一的步驟S03，不再詳述。

步驟S14，以第二圖形230為掩膜進行刻蝕，刻蝕部分厚度的待加工層40，以形成第一開口4001，如圖23至圖27所示。

在本實施例中，不同于實施例一，僅刻蝕部分厚度的待加工層40，被刻蝕部分的位置即對應通孔420位置。具體可以通過以下步驟來實現：

以第二圖形230為掩膜進行刻蝕，直至暴露和/或部分刻蝕第一掩膜層 30，如圖23至圖25所示；去除第二阻擋層25及其上所有層如圖26所示；以第一圖形210及刻蝕后的第一阻擋層220’為掩膜進行刻蝕，形成第一掩膜層圖形300；以第一掩膜層圖形300為掩膜進行刻蝕，刻蝕部分厚度的待加工層40，以形成第一開口4001，如圖27所示。

在一個具體實施例中，以第二圖形230為掩膜，采用各向同性刻蝕方法，刻蝕第一阻擋層220及其上各層，露出第一圖形210和第一掩膜層30，去除第二圖形230、第二阻擋層25，露出刻蝕后的第一阻擋層220’，如圖24所示；然后以第一圖形210和刻蝕后的第一阻擋層220’為掩膜，刻蝕第一掩膜層30，形成第一掩膜層圖形300于第一掩膜層30中，繼續(xù)刻蝕待加工層40，直至刻蝕部分厚度的待加工層40，形成第一開口4001，所述第一開口4001在后續(xù)刻蝕的累加效果下可形成通孔420，所述刻蝕部分厚度的待加工層40的刻蝕深度需要根據待加工層40厚度和金屬互連圖形410厚度而定，例如，刻蝕深度可以小于待加工層40厚度的80％，并且大于金屬互連工藝設定的金屬互連圖形410厚度。

需要說明的是，在實際應用中的刻蝕過程不可能恰好停止在第一掩膜層30處，為了保證第二圖形230未遮擋的第一阻擋層部分(暴露的第一阻擋層部分)被完全去除，此處的各向同性刻蝕為過刻蝕，即第一掩膜層30會被刻蝕部分厚度，以保證多余的第一阻擋層部分被完全去除，申請文件中其他位置所寫的暴露特指層時，均存在上述現象；需要強調的是，步驟S14中，所述刻蝕部分厚度的待加工層40不屬于上述情況，此處刻蝕部分厚度的代加工層40是為了后續(xù)的制作通孔420，不屬于過刻蝕，其刻蝕的深度視具體工藝要求而定；此外，本實施例中第二圖形230為通孔圖形，其具有特征尺寸較小的特點，相應采用亮場掩膜版、正性光刻膠、負顯影工藝以提高第二圖形230的尺寸的精確度。

進一步的，對于不同材料的第二阻擋層及第二掩膜層，可以采用高溫熱氧化或刻蝕工藝去除第一阻擋層220之上所有層，去除這些層的同時保證第一圖形210的完整性。

步驟S15，去除第一阻擋層220及其上所有層，以第一圖形210為掩膜，對待加工層40進行刻蝕，以在第一開口4001處形成通孔420，同時， 去除第一開口4001之外的部分厚度的待加工層40以形成第二開口4002。如圖28、圖29所示

在本實施例中，在刻蝕部分厚度待加工層40之后，采用各向同性刻蝕去除刻蝕后的第一阻擋層220’，完全暴露第一圖形210，然后采用各向異性刻蝕方法，以第一圖形210為掩膜，將第一圖形210轉移至第一掩膜層30，同時形成通孔420和第二開口4002，如圖29所示。其中，所述各向異性刻蝕的刻蝕深度需要嚴格控制，以達到在待加工層40中形成通孔420，并且形成的第二開口4002的深度要小于待加工層40的厚度，否則待加工層40中金屬互連圖形410會與前層結構之間形成短路，例如各向異性刻蝕的深度可以小于待加工層40厚度的80％，并且大于待加工層40厚度與金屬互連圖形410厚度之差。

其中，所述采用各向同性刻蝕去除刻蝕后的第一阻擋層220’，完全暴露第一圖形210，需要保證第一圖形210不受影響，在實際應用中，可以通過選擇刻蝕選擇比大的材料作為第一阻擋層220、第一圖形210的材料。

在實際應用中，將圖形轉移到待加工層40之后，可以通過電鍍、CMP等工藝進行金屬互連線圖形410及層間互連通孔420的制作，例如，首先沉積歐姆接觸層/擴散阻擋層/銅種籽層，并電鍍銅層等，然后通過CMP法去除多余的金屬層，形成金屬互連圖形410及通孔420，如圖30至圖31所示。

在本發(fā)明實施例中，在進行關鍵圖形的層間套刻工藝時，通過在已形成的關鍵圖形的掩膜上共形生長一阻擋層，利用該阻擋層在關鍵圖形的側壁部分，當套刻偏差略大時，能保護其下的待加工層不受影響，克服了關鍵圖形的層間套刻時，套刻容差太小，造成的工藝窗口過小的問題，根據本發(fā)明提供的方法可以使套刻容差變大，可以有效提高器件制作良率和電學穩(wěn)定性，此外，還可避免實際光刻和刻蝕過程中工藝參數和圖形尺寸的變化而導致重新收集刻蝕余量數據并重新制版等問題導致的效率低且成本高的問題，并且，本發(fā)明中的第一阻擋層還可以起到掩膜的作用，通過控制掩膜與關鍵圖形掩膜的去除順序，并配合刻蝕工藝，可以在待加工層中形成刻蝕深度不同的兩種圖形，可以減少一次光刻工藝，且由于這兩種圖 形的加工方法兼容自對準工藝，不會出現套刻偏差的問題，能有效減少次品率，降低生產成本。

本說明書中的各個實施例均采用遞進的方式描述，各個實施例之間相同相似的部分互相參見即可。尤其，對于實施例二而言，由于其是本發(fā)明提供的方法的另一種示例，所以描述得比較簡單，相關之處參見實施例一的部分說明即可。以上所描述的實施例僅僅是示意性的，本領域普通技術人員在不付出創(chuàng)造性勞動的情況下，即可以理解并實施。

雖然本發(fā)明已以較佳實施例披露如上，然而并非用以限定本發(fā)明。任何熟悉本領域的技術人員，在不脫離本發(fā)明技術方案范圍情況下，都可利用上述揭示的方法和技術內容對本發(fā)明技術方案作出許多可能的變動和修飾，或修改為等同變化的等效實施例。因此，凡是未脫離本發(fā)明技術方案的內容，依據本發(fā)明的技術實質對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發(fā)明技術方案保護的范圍內。