本申請(qǐng)與2014年8月5日提交的標(biāo)題為“Nonplanar Device and Strain-Generating Channel Dielectric”的以下共同受讓的美國(guó)專利申請(qǐng)第14/451,503號(hào)相關(guān)，其全部?jī)?nèi)容結(jié)合于此作為參考。

技術(shù)領(lǐng)域

本發(fā)明涉及集成電路器件，更具體地，涉及具有源極/漏極覆蓋層的FinFET。

背景技術(shù)：

IC材料和設(shè)計(jì)中的技術(shù)進(jìn)步已經(jīng)產(chǎn)生了數(shù)代的IC，其中每代IC都具有比上一代IC更小和更復(fù)雜的電路。功能密度(即，每一芯片面積上互連器件的數(shù)量)通常已經(jīng)增加而幾何尺寸(即，使用制造工藝可以制造的最小部件(或線))卻已減小。這種按比例縮小工藝通常通過(guò)提高生產(chǎn)效率和降低相關(guān)成本而提供益處。

這種按比例縮小也增大了加工和制造IC的復(fù)雜度，并且為了繼續(xù)實(shí)現(xiàn)這些進(jìn)步，也需要IC加工和制造中的進(jìn)一步發(fā)展。例如，已經(jīng)引入諸如鰭式場(chǎng)效應(yīng)晶體管(FinFET)的三維晶體管以代替平面晶體管。雖然現(xiàn)有的FinFET器件及其制造方法通常已經(jīng)能夠滿足它們的預(yù)期目的，但是它們不是在所有方面都已完全令人滿意。期望該領(lǐng)域中的改進(jìn)。

技術(shù)實(shí)現(xiàn)要素：

為了解決現(xiàn)有技術(shù)中存在的問(wèn)題，本發(fā)明提供了一種器件，包括：半導(dǎo)體襯底；隔離區(qū)，延伸至所述半導(dǎo)體襯底內(nèi)；半導(dǎo)體鰭，位于所述隔離區(qū)的相對(duì)部分之間，其中，所述半導(dǎo)體鰭位于所述隔離區(qū)的頂面上方；柵 極堆疊件，與所述半導(dǎo)體鰭重疊；以及源極/漏極區(qū)，位于所述柵極堆疊件的側(cè)部上并且連接至所述半導(dǎo)體鰭，其中，所述源極/漏極區(qū)包括：內(nèi)部，比所述半導(dǎo)體鰭薄，其中，所述半導(dǎo)體鰭和所述源極/漏極區(qū)的所述內(nèi)部具有相同的IV族半導(dǎo)體的組分；和外部，位于所述內(nèi)部外側(cè)。

在上述器件中，其中，所述內(nèi)部的頂面低于所述半導(dǎo)體鰭的頂面。

在上述器件中，其中，所述源極/漏極區(qū)的所述內(nèi)部的第一寬度為所述半導(dǎo)體鰭的第二寬度的約50％至約70％，其中，在與包括所述源極/漏極區(qū)的鰭式場(chǎng)效應(yīng)晶體管(FinFET)的源極至漏極方向垂直的方向上測(cè)量所述第一寬度和所述第二寬度。

在上述器件中，其中，所述柵極堆疊件和所述源極/漏極區(qū)包括在n型鰭式場(chǎng)效應(yīng)晶體管(FinFET)中，并且所述內(nèi)部包括硅且不含鍺，并且其中，所述外部包括硅磷。

在上述器件中，其中，所述柵極堆疊件和所述源極/漏極區(qū)包括在n型鰭式場(chǎng)效應(yīng)晶體管(FinFET)中，并且所述內(nèi)部包括硅且不含鍺，并且其中，所述外部包括硅磷，其中，所述器件還包括：兩個(gè)SiGeO_x區(qū)，其中，所述SiGeO_x區(qū)的內(nèi)部與所述半導(dǎo)體鰭重疊。

在上述器件中，其中，所述柵極堆疊件和所述源極/漏極區(qū)包括在n型鰭式場(chǎng)效應(yīng)晶體管(FinFET)中，并且所述內(nèi)部包括硅且不含鍺，并且其中，所述外部包括硅磷，其中，所述器件還包括：兩個(gè)SiGeO_x區(qū)，其中，所述SiGeO_x區(qū)的內(nèi)部與所述半導(dǎo)體鰭重疊，其中，所述器件還包括：硅鍺區(qū)，位于所述兩個(gè)SiGeO_x區(qū)之間。

在上述器件中，其中，所述柵極堆疊件和所述源極/漏極區(qū)包括在p型鰭式場(chǎng)效應(yīng)晶體管(FinFET)中，并且所述內(nèi)部包括具有第一鍺百分比的硅鍺，并且所述外部包括具有大于所述第一鍺百分比的第二鍺百分比的硅鍺。

在上述器件中，其中，所述柵極堆疊件和所述源極/漏極區(qū)包括在p型鰭式場(chǎng)效應(yīng)晶體管(FinFET)中，并且所述內(nèi)部包括具有第一鍺百分比的硅鍺，并且所述外部包括具有大于所述第一鍺百分比的第二鍺百分比的硅鍺，其中，所述器件還包括：硅層，位于所述源極/漏極區(qū)的所述內(nèi)部下面； 以及附加硅鍺層，位于所述硅層下面并且位于所述半導(dǎo)體襯底上面。

根據(jù)本發(fā)明的另一實(shí)施例，提供了一種器件，包括：硅襯底；隔離區(qū)，延伸至所述硅襯底內(nèi)；以及p型鰭式場(chǎng)效應(yīng)晶體管(FinFET)，包括：硅鍺鰭，所述硅鍺鰭包括中間部分和位于所述中間部分的相對(duì)兩側(cè)上的端部，其中，所述中間部分的頂面高于所述端部的頂面，并且其中，所述硅鍺鰭具有第一鍺百分比；柵極堆疊件，與所述硅鍺鰭的所述中間部分重疊；和源極/漏極區(qū)，包括作為內(nèi)部的所述硅鍺鰭的所述端部中的一個(gè)以及位于所述內(nèi)部外側(cè)的硅鍺區(qū)，其中，所述硅鍺區(qū)具有高于所述第一鍺百分比的第二鍺百分比。

在上述器件中，其中，所述源極/漏極區(qū)還包括位于所述硅鍺區(qū)外側(cè)的附加硅鍺區(qū)，其中，所述附加硅鍺區(qū)具有高于所述第二鍺百分比的第三鍺百分比。

在上述器件中，其中，所述硅鍺鰭延伸至低于所述隔離區(qū)的頂面的水平面，并且所述器件還包括：硅層，位于所述硅鍺鰭下面；附加硅鍺層，位于所述硅層下面；以及硅條，位于所述附加硅鍺層下面，其中，所述硅條連續(xù)地連接至所述硅襯底。

在上述器件中，其中，所述硅鍺鰭的所述端部比所述硅鍺鰭的所述中間部分薄。

在上述器件中，其中，所述硅鍺鰭的所述端部比所述硅鍺鰭的所述中間部分薄，其中，所述硅鍺鰭的所述端部的第一寬度小于所述硅鍺鰭的所述中間部分的第二寬度，其中，在與包括所述源極/漏極區(qū)的鰭式場(chǎng)效應(yīng)晶體管(FinFET)的源極至漏極方向垂直的方向上測(cè)量所述第一寬度和所述第二寬度。

在上述器件中，其中，所述硅鍺鰭的所述端部比所述硅鍺鰭的所述中間部分薄，其中，所述硅鍺鰭的所述端部的第一寬度小于所述硅鍺鰭的所述中間部分的第二寬度，其中，在與包括所述源極/漏極區(qū)的鰭式場(chǎng)效應(yīng)晶體管(FinFET)的源極至漏極方向垂直的方向上測(cè)量所述第一寬度和所述第二寬度，其中，所述第一寬度介于所述第二寬度的約50％和約70％之間。

根據(jù)本發(fā)明的又一實(shí)施例，提供了一種方法，包括：使半導(dǎo)體條的相 對(duì)兩側(cè)上的隔離區(qū)凹進(jìn)以形成半導(dǎo)體鰭，其中，所述半導(dǎo)體鰭位于所述隔離區(qū)的頂面上方；在所述半導(dǎo)體鰭的中間部分的頂面和側(cè)壁上形成柵極堆疊件；減薄所述半導(dǎo)體鰭的端部；以及實(shí)施外延以在所述半導(dǎo)體鰭的減薄的端部上生長(zhǎng)半導(dǎo)體區(qū)，其中，所述半導(dǎo)體鰭的所述減薄的端部和所述半導(dǎo)體區(qū)組合形成鰭式場(chǎng)效應(yīng)晶體管(FinFET)的源極/漏極區(qū)。

在上述方法中，其中，在形成所述柵極堆疊件之后實(shí)施所述減薄。

在上述方法中，其中，所述FinFET是n型FinFET，并且所述半導(dǎo)體鰭是不含鍺的硅鰭，并且其中，所述外延包括生長(zhǎng)硅磷區(qū)。

在上述方法中，其中，所述半導(dǎo)體條包括與硅鍺條重疊的硅條，并且所述方法還包括：對(duì)所述硅鍺條的外部實(shí)施氧化，其中，在所述氧化中，所述硅鍺條的內(nèi)部中的鍺濃縮。

在上述方法中，其中，所述FinFET是p型FinFET，并且所述半導(dǎo)體鰭包括具有第一鍺百分比的硅鍺鰭，并且其中，所述外延包括生長(zhǎng)具有高于所述第一鍺百分比的第二鍺百分比的硅鍺硼區(qū)。

在上述方法中，其中，所述FinFET是p型FinFET，并且所述半導(dǎo)體鰭包括具有第一鍺百分比的硅鍺鰭，并且其中，所述外延包括生長(zhǎng)具有高于所述第一鍺百分比的第二鍺百分比的硅鍺硼區(qū)，其中，還包括，在使所述隔離區(qū)凹進(jìn)之前：蝕刻所述隔離區(qū)之間的硅條的頂部以形成凹槽；以及在所述凹槽中生長(zhǎng)硅鍺條，從所述硅條的底部生長(zhǎng)所述硅鍺條，其中，所述硅鍺條具有所述第一鍺百分比。

附圖說(shuō)明

當(dāng)結(jié)合附圖進(jìn)行閱讀時(shí)，從以下詳細(xì)描述可最佳理解本發(fā)明的各方面。應(yīng)該注意，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，各個(gè)部件未按比例繪制。實(shí)際上，為了清楚的討論，各個(gè)部件的尺寸可以任意地增大或減小。

圖1至圖4A、圖5至圖10A以及圖11至圖12A是在示例性鰭式場(chǎng)效應(yīng)晶體管(FinFET)的制造中的中間階段的立體圖，而圖4B、圖10B和圖12B至圖12C是在示例性鰭式場(chǎng)效應(yīng)晶體管(FinFET)的制造中的中間階段的截面圖。

具體實(shí)施方式

以下公開內(nèi)容提供了許多用于實(shí)現(xiàn)本發(fā)明的不同特征的不同實(shí)施例或?qū)嵗Ｏ旅婷枋隽私M件和布置的具體實(shí)例以簡(jiǎn)化本發(fā)明。當(dāng)然，這些僅僅是實(shí)例，而不旨在限制本發(fā)明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接觸形成的實(shí)施例，并且也可以包括在第一部件和第二部件之間可以形成額外的部件，從而使得第一部件和第二部件可以不直接接觸的實(shí)施例。此外，本發(fā)明可在各個(gè)實(shí)例中重復(fù)參考標(biāo)號(hào)和/或字符。該重復(fù)是為了簡(jiǎn)單和清楚的目的，并且其本身不指示所討論的各個(gè)實(shí)施例和/或配置之間的關(guān)系。

而且，為便于描述，在此可以使用諸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空間相對(duì)術(shù)語(yǔ)，以描述如圖所示的一個(gè)元件或部件與另一個(gè)(或另一些)元件或部件的關(guān)系。除了圖中所示的方位外，空間相對(duì)術(shù)語(yǔ)旨在包括器件在使用或操作中的不同方位。裝置可以以其他方式定向(旋轉(zhuǎn)90度或在其他方位上)，而本文使用的空間相對(duì)描述符可以同樣地作相應(yīng)的解釋。

在論述示出的實(shí)施例之前，將大體上討論本發(fā)明的特征和方面。通常地，本發(fā)明涉及但不限于包括P型金屬氧化物半導(dǎo)體(PMOS)FinFET器件和N型金屬氧化物半導(dǎo)體(NMOS)FinFET器件的互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)器件。根據(jù)各個(gè)示例性實(shí)施例提供了形成CMOS器件的方法。示出并且討論了形成示例性FinFET的中間階段，包括實(shí)施例的變化。貫穿各個(gè)視圖和說(shuō)明性實(shí)施例，相同的參考標(biāo)號(hào)用于表示相同的元件。

圖1示出了包括襯底20以及位于襯底20上方的半導(dǎo)體層22和24的晶圓10。根據(jù)一些實(shí)施例，襯底20包括晶體硅并且可以不含鍺。在一些實(shí)施例中，晶圓10是塊狀的單晶半導(dǎo)體晶圓。在其他實(shí)施例中，晶圓10包括如本領(lǐng)域已知的絕緣體上硅(SOI)晶圓。半導(dǎo)體層22包括硅鍺(SiGe)。根據(jù)本發(fā)明的一些實(shí)施例，半導(dǎo)體層22中的鍺百分比介于約30％和約80％的范圍內(nèi)。半導(dǎo)體層22的厚度可以介于約20nm和約90nm的范圍內(nèi)。根據(jù)一些實(shí)施例，半導(dǎo)體層24可以是不含鍺的硅層。在可選實(shí)施例中，半導(dǎo) 體層24可以包括硅磷(SiP)。

晶圓10包括說(shuō)明性的區(qū)域100和200。區(qū)域100是n型FinFET區(qū)域，其中將形成n型FinFET。區(qū)域200是p型FinFET區(qū)域，其中將形成p型FinFET。雖然貫穿本發(fā)明中的圖將區(qū)域100和200示出為彼此分隔開，但是區(qū)域100和200是同一晶圓10的部分并且可以位于同一芯片中。例如，區(qū)域100和200中示出的襯底20是同一連續(xù)的襯底的部分，并且半導(dǎo)體層22和24也是同一連續(xù)的層的部分。

參照?qǐng)D2，層22和24經(jīng)受圖案化工藝以形成延伸至晶圓10內(nèi)的多個(gè)溝槽26。溝槽26將半導(dǎo)體襯底20以及半導(dǎo)體層22和24的一些未圖案化的部分限定為分別位于區(qū)域100和200中的多個(gè)半導(dǎo)體條128和228。半導(dǎo)體條128包括圖案化的襯底20的部分120、圖案化的半導(dǎo)體層22的部分122和圖案化的半導(dǎo)體層24的部分124。半導(dǎo)體條228包括圖案化的襯底20的部分220、圖案化的半導(dǎo)體層22的部分222和圖案化的半導(dǎo)體層24的部分224。根據(jù)一些實(shí)施例，半導(dǎo)體條128和228具有介于約4nm和約10nm之間的相應(yīng)的寬度。貫穿說(shuō)明書，條120、220、124和224稱為硅條，而條122和222稱為SiGe條。

圖3示出了硬掩模30的形成以及隨后的氧化工藝。如圖3所示，硬掩模30形成在半導(dǎo)體條128和228的頂面和側(cè)壁上并且覆蓋半導(dǎo)體襯底20的暴露的頂面(即，溝槽26的相應(yīng)底部)。此外，硬掩模30形成在n型FinFET區(qū)域100和p型FinFET區(qū)域200中。接下來(lái)，實(shí)施圖案化工藝以從半導(dǎo)體條128的中間部分去除硬掩模30的部分。半導(dǎo)體條128的相對(duì)端部上的硬掩模30的部分保持完整。此外，未圖案化p型FinFET區(qū)域200中的硬掩模30的部分。如圖3所示，區(qū)域200中的整個(gè)鰭228均被覆蓋，但是區(qū)域100中的鰭128的中間部分未被覆蓋。

硬掩模30形成為共形層，該共形層具有厚度彼此相對(duì)接近的水平部分和垂直部分。根據(jù)一些實(shí)施例，硬掩模30包括氮化硅、碳化硅、氮氧化硅、氮化鈦、氮化鉭或者相對(duì)于半導(dǎo)體條128和228以及相對(duì)于氧化硅具有高蝕刻選擇性的其他材料。

接下來(lái)，實(shí)施氧化，從而使得氧化未由硬掩模30覆蓋的SiGe條122 (圖2)的中間部分以形成氧化硅鍺(SiGeO_x)區(qū)132。SiGe條222以及更具體地SiGe條122的端部受到硬掩模30的保護(hù)，并且因此不被氧化。在氧化之后，去除硬掩模30，并且圖4A中示出了產(chǎn)生的結(jié)構(gòu)，圖4A示出，SiGeO_x區(qū)132位于半導(dǎo)體條128的中間。

圖4B示出了條128中的一個(gè)的截面圖，其中，從圖4A中的包含線4B-4B的垂直面獲得該截面圖。為了清楚的目的，示出了單個(gè)半導(dǎo)體條128。如圖4B所示，SiGe條122的內(nèi)部保持未被氧化。也可以部分地氧化未由硬掩模30(圖3)覆蓋的硅條120和124的中間部分。然而，SiGe條122的中間部分的氧化速率比硅條120和124的氧化高得多(有時(shí)高30倍)。因此在硅條120和124的表面上產(chǎn)生的氧化物(未示出)非常薄(其可以具有小于約的厚度)，并且因此在本文中未示出。例如，可以通過(guò)爐氧化來(lái)實(shí)施氧化，例如，通過(guò)將晶圓10暴露于具有介于約400℃和約600℃之間的氧化溫度的氧氣環(huán)境中。氧化工藝的持續(xù)時(shí)間可以介于約20分鐘和約40分鐘的范圍內(nèi)。氧化工藝的持續(xù)時(shí)間取決于溫度。較低的溫度需要較長(zhǎng)的氧化持續(xù)時(shí)間，反之亦然?？蛇x地，可以使用低溫下(例如，介于約20℃和80℃)的化學(xué)氧化方法來(lái)實(shí)施氧化，例如，將過(guò)氧化氫(H₂O₂)溶液用作氧化劑。產(chǎn)生的SiGeO_x區(qū)132可以包括形成在剩余的SiGe條122的相對(duì)兩側(cè)上的兩個(gè)部分。根據(jù)一些實(shí)施例，SiGeO_x區(qū)132具有介于約3nm和約10nm之間的相應(yīng)的厚度。

雖然預(yù)期受到任何特定的以下理論的約束，但是認(rèn)為，在氧化工藝期間，SiGe條122中的鍺原子趨于從SiGeO_x區(qū)132向內(nèi)遷移并且朝向相應(yīng)的SiGe條122的中心(內(nèi)部)遷移，從而導(dǎo)致SiGe條122的內(nèi)部的鍺濃縮。結(jié)果，SiGe條122的剩余的部分(即，未氧化部分)的鍺濃度高于SiGe條222(圖4A)中的相應(yīng)的鍺濃度。

由于氧化工藝，SiGeO_x區(qū)132的體積擴(kuò)展為大于生成SiGeO_x區(qū)132的SiGe條122的部分的體積。因此，材料的膨脹導(dǎo)致生成橫向拉伸應(yīng)變以驅(qū)使源極/漏極區(qū)154(圖12A)彼此分離。也生成垂直應(yīng)變以向上推硅條124，其中硅條124將用于形成產(chǎn)生的n型FinFET的溝道。因此，SiGe條122的氧化有利地使得在產(chǎn)生的n型FinFET中生成期望的應(yīng)變。相反，掩 蔽區(qū)域200中的SiGe條222以防止在產(chǎn)生的p型FinFET中形成不期望的應(yīng)變。

參照?qǐng)D5，在半導(dǎo)體條128和228的頂面和側(cè)壁上分別形成介電襯墊134和234。此外，介電襯墊134和234延伸至SiGeO_x區(qū)132(圖4A)的側(cè)壁上并且與SiGeO_x區(qū)132的側(cè)壁接觸。根據(jù)本發(fā)明的一些實(shí)施例，介電襯墊134和234由氮化硅、氧化鋁(Al₂O₃)、氮氧化硅、碳化硅、它們的組合或它們的多層形成。在一些實(shí)施例中，例如，可以使用相同的工藝和材料在區(qū)域100和200中同時(shí)形成介電襯墊134和234。介電襯墊134和234形成為共形層，該共形層具有厚度彼此相等或基本接近(例如，厚度差小于約20％)的垂直部分和水平部分。介電襯墊134和234的厚度可以介于約2nm和約6nm的范圍內(nèi)。

接下來(lái)，在區(qū)域100和200中的溝槽26中形成隔離區(qū)。產(chǎn)生的隔離區(qū)136和236在圖6中示出并且在整個(gè)說(shuō)明書中也稱為淺溝槽隔離(STI)區(qū)136和236。在STI區(qū)136和236的形成中，首先用介電材料填充溝槽26(圖5)。例如，可以使用選自旋涂、可流動(dòng)化學(xué)汽相沉積(FCVD)等的方法形成介電材料。介電材料可以包括如本領(lǐng)域已知的高度可流動(dòng)材料。根據(jù)可選實(shí)施例，使用諸如高密度等離子體化學(xué)汽相沉積(HDPCVD)和高高寬比工藝(HARP)的沉積方法來(lái)沉積介電材料。

在一些實(shí)施例中，然后可以對(duì)晶圓10實(shí)施退火步驟，由此使介電材料固化。例如，退火可以包括使用原位蒸汽生成(ISSG)的蒸汽退火，其中氫氣(H₂)和氧氣(O₂)的組合氣體用于生成蒸汽。

在形成介電材料之后，實(shí)施化學(xué)機(jī)械拋光(CMP)以去除位于介電襯墊134和234的頂面部分上方的介電材料的過(guò)量部分，并且因此形成STI區(qū)136和236。根據(jù)本發(fā)明的一些實(shí)施例，介電襯墊134和234的頂面部分用作CMP停止層。介電材料的剩余部分形成STI區(qū)136和236。例如，STI區(qū)136和236可以包括氧化硅，但是也可以使用其他介電材料。STI區(qū)136和236的頂面可以彼此基本平齊并且與介電襯墊134和234的頂面平齊。

還參照?qǐng)D6，形成并且圖案化硬掩模138。在示出的實(shí)施例中，由硬掩 模138覆蓋n型FinFET區(qū)域100中的結(jié)構(gòu)，并且使得p型FinFET區(qū)域200中的結(jié)構(gòu)暴露。在圖6和隨后的圖中，為了示出另外的隱藏的部件，從圖中省略諸如STI區(qū)136和236的前面的部件的一些部分，從而使得可以示出另外的部件。將理解，這些部件的省略部分仍然存在。根據(jù)本發(fā)明的一些實(shí)施例，硬掩模138由氮化硅、氧化硅或其他合適的材料形成。此外，在一些實(shí)施例中，硬掩模138可以由與介電襯墊134和234的材料不同的材料形成，從而使得可以在不蝕刻硬掩模138的情況下蝕刻介電襯墊134和234，反之亦然。

圖7示出了硅條224的凹進(jìn)，因此在區(qū)域200中形成凹槽240。作為實(shí)例，可以使用諸如氫氧化鉀(KOH)或四甲基氫氧化銨(TMAH)的濕蝕刻來(lái)實(shí)施蝕刻。根據(jù)本發(fā)明的一些實(shí)施例，在暴露SiGe條222之前停止蝕刻。因此，在蝕刻之后，硅條224的底部仍然覆蓋SiGe條222。應(yīng)該理解，雖然剩余的硅條224示出為具有平坦的頂面，但是在可選實(shí)施例中，該頂面也可以形成V形。根據(jù)其他實(shí)施例，在蝕刻之后，去除硅條224，并且暴露SiGe條222。硬掩模138確保在該工藝期間不蝕刻條128。

接下來(lái)，如圖8所示，在凹槽240(圖7)中外延生長(zhǎng)SiGe條242。因此，取決于實(shí)施例，SiGe條242生長(zhǎng)在硅條224或SiGe條222上方并且與硅條224或SiGe條222接觸。根據(jù)本發(fā)明的一些實(shí)施例，SiGe條242具有介于約30％和約50％的范圍內(nèi)的第一鍺(原子)百分比。SiGe可以外延生長(zhǎng)至與STI區(qū)236的頂面齊平，或者可以生長(zhǎng)至高于STI區(qū)236的頂面的水平面，并且然后CMP工藝用于平坦化SiGe的頂面與STI區(qū)236的頂面。外延生長(zhǎng)的SiGe材料的剩余部分形成SiGe條242。

接下來(lái)，去除硬掩模138，隨后使STI區(qū)136和236凹進(jìn)。圖9中示出了產(chǎn)生的結(jié)構(gòu)。在區(qū)域100中，硅條124具有高于剩余的STI區(qū)136的頂面的頂部，其中硅條124的頂部此后稱為半導(dǎo)體鰭(硅鰭)144。根據(jù)本發(fā)明的一些實(shí)施例，剩余的STI區(qū)136的頂面與由圖9中的介電襯墊134覆蓋的SiGeO_x區(qū)132(圖4A和圖4B)的頂端齊平或高于SiGeO_x區(qū)132的頂端。

在使STI區(qū)136凹進(jìn)的同時(shí)，也使STI區(qū)236凹進(jìn)。SiGe條242具有 高于剩余的STI區(qū)236的頂面的頂部，其中SiGe條242的頂部此后稱為半導(dǎo)體鰭(SiGe鰭)244。根據(jù)一些實(shí)施例，半導(dǎo)體鰭144和244具有介于約20nm和約40nm之間的高度。剩余的STI區(qū)236的頂面可以與剩余的硅條224(如果存在)的頂端齊平或高于剩余的硅條224的頂端，或者如果硅條224在先前步驟中被完全去除，則剩余的STI區(qū)236的頂面可以與SiGe條222的頂面齊平或高于SiGe條222的頂面。

如圖9所示，暴露介電襯墊134和234的一些部分。然后去除介電襯墊134和234的這些部分。接下來(lái)，如圖10A所示，形成偽柵極堆疊件146和246以分別覆蓋半導(dǎo)體鰭144和244(圖9)的中間部分。未覆蓋半導(dǎo)體鰭144和244的端部。根據(jù)一些實(shí)施例，柵極堆疊件146包括偽柵極148以及掩模層150和/或152，并且柵極堆疊件246包括偽柵極248以及掩模層250和/或252。根據(jù)一些實(shí)施例，偽柵極148和248可以由多晶硅形成，但是可以使用其他材料。在一些示例性實(shí)施例中，掩模層150和250由氮化硅形成，并且掩模層152和252由氧化硅形成。雖然在圖9中未示出，但是可以在偽柵極148和248下面形成諸如氧化硅層的偽柵極電介質(zhì)。偽柵極148和248分別形成在半導(dǎo)體鰭144和244(圖9)的頂面和側(cè)壁上。此外，柵極堆疊件146和246可以分別包括柵極間隔件153和253，柵極間隔件153和253分別形成在偽柵極148和248的側(cè)壁上。

圖10A也示出了區(qū)域100中的源極和漏極區(qū)(此后稱為源極/漏極區(qū))154的形成以及區(qū)域200中的源極/漏極區(qū)254的形成。源極/漏極區(qū)154包括作為中心部分的硅條124以及位于硅條124的外部的外延區(qū)156。源極/漏極區(qū)254包括作為中心部分的SiGe條242以及位于SiGe條242的外部的外延區(qū)256。參照?qǐng)D10B討論了源極/漏極區(qū)154和254的形成。

圖10B包括源極/漏極區(qū)154和254的截面圖，其中，從圖10A中的包含線10BN-10BN的垂直面獲得源極/漏極區(qū)154的截面圖，并且從圖10A中的包含線10BP-10BP的垂直面獲得源極/漏極區(qū)254的截面圖。

在源極/漏極區(qū)154的形成中，首先減薄半導(dǎo)體鰭144，在一些實(shí)施例中，半導(dǎo)體鰭144包括硅條124。例如，該減薄可以包括濕蝕刻，并且蝕刻劑可以包括HF、過(guò)氧化氫(H₂O₂)和醋酸(CH₃COOH)的溶液。虛線 158示出了在減薄之前的硅條124的邊緣和頂面的位置。由于減薄，減薄的硅條124(鰭144)的寬度從減薄之前的原始寬度W2減小至減薄之后的寬度W1。根據(jù)一些實(shí)施例，寬度W1介于寬度W2的約50％和約70％之間，但是寬度W1可以更大或更小。可以從硅條124的中間高度測(cè)量寬度W1和W2。如圖10B所示，在STI區(qū)136的頂面之上的1/2高度H處測(cè)量寬度W1和W2。也如圖10B所示，原始半導(dǎo)體鰭144的虛線側(cè)壁從STI區(qū)136的側(cè)壁延伸。然而，朝著硅條124的中心線160使減薄的硅條124的側(cè)壁124A凹進(jìn)。由于減薄，也降低了硅條124的頂面。

從減薄的硅條124外延生長(zhǎng)n型外延區(qū)156。根據(jù)一些實(shí)施例，n型外延區(qū)156包括SiP，其中，當(dāng)生長(zhǎng)n型外延區(qū)156時(shí)，可以原位摻雜磷。也可以使用除了磷之外的其他n型雜質(zhì)(諸如砷)。由于n型外延區(qū)156的晶格常數(shù)小于下面的SiGe條122的晶格常數(shù)，通過(guò)源極/漏極區(qū)154在相應(yīng)的n型FinFET的溝道區(qū)中生成拉伸應(yīng)變。有利地，通過(guò)在外延生長(zhǎng)工藝之前減薄半導(dǎo)體條124，產(chǎn)生的n型外延區(qū)156的輪廓更像橢圓形而不是金剛石形。根據(jù)一些示例性實(shí)施例，產(chǎn)生的源極/漏極區(qū)154中的磷的濃度介于約5E20/cm³和約2E21/cm³的范圍內(nèi)。此外，當(dāng)在圖1和圖2中示出的步驟中形成硅條124時(shí)，硅條124可以不摻雜磷。然而，在圖10A和圖10B中示出的步驟之后的熱工藝中，磷擴(kuò)散至減薄的硅條124內(nèi)。位于SiP區(qū)156和減薄的硅條124之間的界面處的磷濃度可能或可能不存在顯著下降。而且，可以生成摻雜濃度的梯度，其中，鄰接SiP區(qū)156的硅條124的外部比硅條124的內(nèi)部具有更高的n型雜質(zhì)(磷)濃度。n型摻雜濃度可以從減薄的硅條124的內(nèi)部區(qū)至外部區(qū)逐漸并且連續(xù)地增大。

也如圖10B所示，在源極/漏極區(qū)254的形成中，首先減薄半導(dǎo)體鰭244，在一些實(shí)施例中，半導(dǎo)體鰭244包括SiGe條242。在一些實(shí)施例中，該減薄可以包括濕蝕刻，并且蝕刻劑可以包括包含NH₃OH和H₂O₂的溶液。在可選實(shí)施例中，例如，蝕刻劑包括HF、過(guò)氧化氫(H₂O₂)和醋酸(CH₃COOH)。虛線258示出了在減薄之前的SiGe條242的邊緣和頂面的位置。由于減薄，減薄的半導(dǎo)體鰭244的寬度從減薄之前的原始寬度W2’減小至寬度W1’。根據(jù)一些實(shí)施例，寬度W1’介于寬度W2’的約50％和約70％之間，但是寬 度W1’可以更大或更小?？梢詮腟iGe條242的中間高度測(cè)量寬度W1’和W2’。如圖10B所示，原始半導(dǎo)體鰭244的虛線側(cè)壁258從STI區(qū)236的側(cè)壁延伸。然而，使減薄的SiGe條242的側(cè)壁242A朝著SiGe條242的中心線260凹進(jìn)。由于減薄，也降低了減薄的SiGe條242的頂面。

從減薄的SiGe條242外延生長(zhǎng)p型外延區(qū)256。根據(jù)一些實(shí)施例，p型外延區(qū)256包括SiGeB，其中，當(dāng)生長(zhǎng)p型外延區(qū)256時(shí)，可以原位摻雜硼。也可以使用除了硼之外的其他p型雜質(zhì)(諸如銦)。由于p型外延區(qū)256的晶格常數(shù)大于下面的Si條224和/或SiGe條222的晶格常數(shù)，通過(guò)源極/漏極區(qū)254在相應(yīng)的p型FinFET的溝道區(qū)中生成壓縮應(yīng)變。根據(jù)一些示例性實(shí)施例，產(chǎn)生的源極/漏極區(qū)254中的p型雜質(zhì)(諸如硼)的濃度介于約5E20/cm³和約2E21/cm³的范圍內(nèi)。此外，當(dāng)外延生長(zhǎng)SiGe條242時(shí)，可以不用p型雜質(zhì)(諸如硼)摻雜SiGe條242。然而，在圖10A和圖10B中的步驟之后的熱工藝中，硼擴(kuò)散至減薄的SiGe條242內(nèi)。而且，可以形成摻雜濃度的梯度，其中，鄰接SiGeB區(qū)256的SiGe條242的外部比內(nèi)部具有更高的p型雜質(zhì)濃度。p型摻雜濃度可以從減薄的SiGe條242的內(nèi)部區(qū)至外部區(qū)逐漸地增大。

SiGeB區(qū)256可以是具有比SiGe條242的第一鍺百分比高的高鍺百分比的均質(zhì)區(qū)。SiGeB區(qū)256的鍺百分比可以介于約70％和約100％(這是指沒(méi)有硅的鍺)的范圍內(nèi)。根據(jù)可選實(shí)施例，SiGeB區(qū)256包括具有比SiGe條242的第一鍺百分比高的第二鍺百分比的SiGeB區(qū)256A。第二鍺百分比可以介于約60％和約80％的范圍內(nèi)。在SiGeB區(qū)256A外部形成SiGeB區(qū)256B，SiGeB區(qū)256B具有比SiGeB區(qū)256A的第二鍺百分比高的第三鍺百分比。根據(jù)一些實(shí)施例，第三鍺百分比可以介于約80％和約100％的范圍內(nèi)。SiGeB區(qū)256、256A和256B可以具有梯度鍺百分比，其中外部比內(nèi)部具有越來(lái)越高的鍺百分比。

圖11示出了在形成層間電介質(zhì)(ILD)62之后的結(jié)構(gòu)的立體圖。ILD 62包括諸如氧化硅、磷硅酸鹽玻璃(PSG)、硼硅酸鹽玻璃(BSG)、硼摻雜的磷硅酸鹽玻璃(BPSG)等的介電材料?？梢詫?shí)施CMP以使ILD 62的頂面與偽柵極堆疊件146和246(圖10A)的頂面齊平。接下來(lái)，如圖11 所示，通過(guò)蝕刻步驟去除偽柵極堆疊件146和246，從而使得在ILD 62中形成凹槽164和264。凹槽164和264分別位于區(qū)域100和200中。因此，半導(dǎo)體鰭144和244的中間部分分別暴露于凹槽164和264。

圖12A和圖12B示出了替代柵極165和265的形成，替代柵極165和265包括柵極電介質(zhì)166和266以及柵電極168和268。由此形成FinFET 170和270。圖12A示出了立體圖。圖12B示出了從與FinFET 170和270的源極至漏極方向垂直的平面獲得的截面圖。如圖12B所示，硅條124包括與替代柵極堆疊件165重疊的部分124-1(其為鰭144的部分)以及用作源極/漏極區(qū)154的內(nèi)部的減薄的部分124-2。例如，部分124-1和124-2具有諸如硅的相同的IV族半導(dǎo)體元素的組分。此外，減薄的部分124-2的頂面低于未減薄的部分124-1的頂面。

SiGe條242包括與替代柵極堆疊件265重疊的部分242-1以及用作源極/漏極區(qū)254的內(nèi)部的減薄的部分242-2。例如，部分242-1和242-2具有諸如硅和鍺的相同的IV族半導(dǎo)體元素的組分，其中部分242-1中的鍺百分比和硅百分比等于部分242-2中的相應(yīng)的鍺百分比和硅百分比。貫穿說(shuō)明書，當(dāng)兩個(gè)區(qū)域稱為具有相同的IV族半導(dǎo)體元素的組分時(shí)，這兩個(gè)區(qū)域具有相同的硅百分比和相同的鍺百分比。此外，減薄的部分242-2的頂面低于未減薄的部分242-1的頂面。圖12B中也示出了硅化物區(qū)172和272以及源極/漏極接觸插塞174和274。

圖12C示出了FinFET 170和270的截面圖，其中，橫切替代柵極165和265并且在垂直于源極至漏極方向的方向上獲得該截面圖。如圖12C所示，SiGeO_x區(qū)132具有與硅條124重疊的一些部分。

本發(fā)明的實(shí)施例具有一些有利特征。源極/漏極區(qū)的形成包括減薄、但不完全去除半導(dǎo)體鰭的原始部分，以及然后在減薄的半導(dǎo)體鰭上外延生長(zhǎng)外延區(qū)。這具有保持溝道區(qū)中的應(yīng)變的有利特征。作為比較，如果在重新生長(zhǎng)源極/漏極區(qū)之后完全去除半導(dǎo)體鰭的原始部分，則可以使應(yīng)變松弛。另一方面，如果在生長(zhǎng)外延區(qū)之前不減薄原始半導(dǎo)體鰭，則源極/漏極區(qū)的相應(yīng)的n型或p型摻雜劑不能在整個(gè)源極/漏極區(qū)中有效地?cái)U(kuò)散。

根據(jù)本發(fā)明的一些實(shí)施例，一種器件包括半導(dǎo)體襯底以及延伸至半導(dǎo) 體襯底內(nèi)的隔離區(qū)。半導(dǎo)體鰭位于隔離區(qū)的相對(duì)部分之間，其中，半導(dǎo)體鰭位于隔離區(qū)的頂面上方。柵極堆疊件與半導(dǎo)體鰭重疊。源極/漏極區(qū)位于柵極堆疊件的側(cè)部上并且連接至半導(dǎo)體鰭。源極/漏極區(qū)包括比半導(dǎo)體鰭薄的內(nèi)部以及位于內(nèi)部外側(cè)的外部。半導(dǎo)體鰭和源極/漏極區(qū)的內(nèi)部具有相同的IV族半導(dǎo)體的組分。

根據(jù)本發(fā)明的可選實(shí)施例，一種器件包括硅襯底、延伸至硅襯底內(nèi)的隔離區(qū)以及p型FinFET。p型FinFET包括硅鍺鰭，硅鍺鰭包括中間部分和位于中間部分的相對(duì)兩側(cè)上的端部。中間部分的頂面高于端部的頂面。硅鍺鰭具有第一鍺百分比。p型FinFET還包括與硅鍺鰭的中間部分重疊的柵極堆疊件以及源極/漏極區(qū)。源極/漏極區(qū)包括作為內(nèi)部的硅鍺鰭的端部的一個(gè)以及位于內(nèi)部外側(cè)的硅鍺區(qū)。硅鍺區(qū)具有高于第一鍺百分比的第二鍺百分比。

根據(jù)本發(fā)明的又可選實(shí)施例，一種方法包括：使半導(dǎo)體條的相對(duì)兩側(cè)上的隔離區(qū)凹進(jìn)以形成半導(dǎo)體鰭，其中，半導(dǎo)體鰭位于隔離區(qū)的頂面上方；在半導(dǎo)體鰭的中間部分的頂面和側(cè)壁上形成柵極堆疊件；減薄半導(dǎo)體鰭的端部；以及實(shí)施外延以在半導(dǎo)體鰭的減薄的端部上生長(zhǎng)半導(dǎo)體區(qū)。半導(dǎo)體鰭的減薄的端部和半導(dǎo)體區(qū)組合形成FinFET的源極/漏極區(qū)。取決于FinFET的類型，半導(dǎo)體區(qū)包括硅磷或硅鍺硼。

上面概述了若干實(shí)施例的特征，使得本領(lǐng)域技術(shù)人員可以更好地理解本發(fā)明的方面。本領(lǐng)域技術(shù)人員應(yīng)該理解，他們可以容易地使用本發(fā)明作為基礎(chǔ)來(lái)設(shè)計(jì)或修改用于實(shí)施與本文所介紹實(shí)施例相同的目的和/或?qū)崿F(xiàn)相同優(yōu)勢(shì)的其他工藝和結(jié)構(gòu)。本領(lǐng)域技術(shù)人員也應(yīng)該意識(shí)到，這種等同構(gòu)造并不背離本發(fā)明的精神和范圍，并且在不背離本發(fā)明的精神和范圍的情況下，本文中他們可以做出多種變化、替換以及改變。