本發(fā)明屬于超大規(guī)模集成電路制造技術(shù)領(lǐng)域，涉及一種場效應(yīng)晶體管及其制備方法。

背景技術(shù)：
對于平面型MOSFET，當(dāng)溝道長度縮小時，短溝道效應(yīng)將越來越嚴(yán)重。而對于先進的FDSOI(FullDepletionSemiconductoronInsulation)基板材料，可以有效地控制短溝道效應(yīng)，但SOI有其自身缺點，主要有自加熱效應(yīng)(SelfHeatingEffect)和浮體效應(yīng)(FloatingBodyEffect)，這些效應(yīng)會影響SOI器件的性能，嚴(yán)重時會造成器件失效，為此，業(yè)界針對如何改善SOI器件的自加熱效應(yīng)和浮體效應(yīng)已成為研究熱點。其中，一種被稱為準(zhǔn)SOI的MOSFET器件可以很好地避免自加熱效應(yīng)和浮體效應(yīng)。由于溝道區(qū)和半導(dǎo)體襯底相連，避免了自加熱效應(yīng)和浮體效應(yīng)；由于源漏區(qū)下方墊有絕緣層，可以有效改善短溝道效應(yīng)。北京大學(xué)黃如教授團隊的發(fā)明專利(申請?zhí)?01310697719.0)提出了一種制備準(zhǔn)SOI源漏場效應(yīng)晶體管器件的方法，所述方法可以應(yīng)用在準(zhǔn)SOI源漏HighKMetalGate前柵工藝或后柵工藝MOSFET制備中，但顯然，所述方法具有明顯的缺陷，所述缺陷主要有：1、源漏區(qū)原位摻雜外延要依靠源漏延伸區(qū)側(cè)壁作為外延籽晶層，由于所述側(cè)壁為干法刻蝕形成，表面難免存在較多晶格缺陷，很難保證外延層中沒有位錯(dislocation)發(fā)生，并且，僅僅依靠所述側(cè)壁作為外延籽晶層，外延速度較慢。2、所述方法沒有源漏區(qū)的自對準(zhǔn)金屬硅化(Salicide)工藝，這必然大大增加接觸孔和源漏區(qū)的接觸電阻，對于這種納米級器件顯然不合理。

技術(shù)實現(xiàn)要素：
鑒于以上所述現(xiàn)有技術(shù)的缺點，本發(fā)明的目的在于提供一種場效應(yīng)晶體管及其制備方法，用于解決現(xiàn)有技術(shù)中由于源漏區(qū)原位摻雜外延依靠遠樓延伸區(qū)側(cè)壁作為外延籽晶層而導(dǎo)致的外延層中容易產(chǎn)生缺陷，且外延速度比較慢的問題，以及由于沒有源漏區(qū)的Salicide工藝，使得接觸孔及源漏區(qū)的接觸電阻較大，進而影響納米級器件性能的問題。為實現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明的實施例提供一種場效應(yīng)晶體管的制備方法，至少包括以下步驟：提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底上形成第一柵極疊層結(jié)構(gòu)；在所述第一柵極疊層結(jié)構(gòu)兩側(cè)形成第一側(cè)墻；在所述第一側(cè)墻外側(cè)形成凹陷結(jié)構(gòu)；在所述凹陷結(jié)構(gòu)內(nèi)形成絕緣介質(zhì)層；進行原位摻雜外延，在絕緣介質(zhì)層上方形成源漏結(jié)構(gòu)，進行原位摻雜外延時以凹陷結(jié)構(gòu)外側(cè)的半導(dǎo)體襯底作為籽晶層；在所述源漏結(jié)構(gòu)外側(cè)的半導(dǎo)體襯底上形成隔離結(jié)構(gòu)；在一個實施例中，所述方法還包括以下步驟：對所述源漏結(jié)構(gòu)上表面進行自對準(zhǔn)金屬硅化，在所述源漏結(jié)構(gòu)上形成金屬硅化物層；以及在金屬硅化物層上形成接觸孔及金屬互連結(jié)構(gòu)。在一個實施例中，所述第一柵極疊層結(jié)構(gòu)從下至上依次包含氧化界面層，高介電常數(shù)材料層，功函數(shù)調(diào)節(jié)層及金屬柵層。在一個實施例中，所述第一柵極疊層結(jié)構(gòu)為假柵，從下至上依次包含柵氧化層、多晶硅層及柵極硬掩膜層，所述方法進一步包括：在形成源漏結(jié)構(gòu)之后，去除所述第一柵極疊層結(jié)構(gòu)，并在原有位置重新形成第二柵極疊層結(jié)構(gòu)，所述第二柵極疊層結(jié)構(gòu)從下至上依次包含氧化界面層，高介電常數(shù)材料層，功函數(shù)調(diào)節(jié)層及金屬柵層。在一個實施例中，所述第一柵極疊層結(jié)構(gòu)從下至上依次包含柵氧化層、多晶硅層及柵極硬掩膜層。在一個實施例中，所述凹陷結(jié)構(gòu)為U型凹陷結(jié)構(gòu)，其中，所述U型凹陷結(jié)構(gòu)是通過各向異性干法刻蝕所述半導(dǎo)體襯底而形成。在一個實施例中，所述凹陷結(jié)構(gòu)為Σ型凹陷結(jié)構(gòu)，形成所述Σ型凹陷的方法包括：通過各向異性干法刻蝕所述半導(dǎo)體襯底而形成U型凹陷結(jié)構(gòu)；在所述U型凹陷結(jié)構(gòu)的基礎(chǔ)上繼續(xù)使用TMAH腐蝕液采用各向異性濕法腐蝕所述半導(dǎo)體襯底而形成；在一個實施例中，所述凹陷結(jié)構(gòu)為S型凹陷形成所述S型凹陷的方法包括：通過各向異性干法刻蝕所述半導(dǎo)體襯底而形成U型凹陷結(jié)構(gòu)；在所述第一側(cè)墻和所述U型凹陷靠所述第一柵極疊層結(jié)構(gòu)一側(cè)側(cè)壁上形成第二側(cè)墻，所述第二側(cè)墻延伸到所述第一側(cè)墻下方；進行各向同性干法刻蝕形成S型凹陷；以及去除所述第二側(cè)墻。在一個實施例中，所述方法通過選擇性沉積形成所述絕緣介質(zhì)層，使得所述絕緣介質(zhì)層只保留于所述凹陷結(jié)構(gòu)內(nèi)，所述絕緣介質(zhì)層的厚度小于所述凹陷結(jié)構(gòu)的深度。在一個實施例中，在所述源漏結(jié)構(gòu)外側(cè)形成所述隔離結(jié)構(gòu)的具體方法為：在所述源漏結(jié)構(gòu)外側(cè)進行刻蝕形成凹槽，所述凹槽的深度大于所述源漏結(jié)構(gòu)的結(jié)深；以及在所述凹槽中填充隔離介質(zhì)材料。在一個實施例中，源漏結(jié)構(gòu)的厚度小于所述第一柵極疊層結(jié)構(gòu)厚度的三分之二。本發(fā)明實施例還提供了一種場效應(yīng)晶體管，所述場效應(yīng)晶體管包含：半導(dǎo)體襯底，所述半導(dǎo)體襯底上表面具有帶側(cè)墻的柵極疊層結(jié)構(gòu)；凹陷結(jié)構(gòu)，所述凹陷結(jié)構(gòu)位于所述側(cè)墻兩側(cè)；絕緣介質(zhì)層，位于所述凹陷結(jié)構(gòu)底部，所述絕緣介質(zhì)層的厚度小于所述凹陷結(jié)構(gòu)深度；源漏結(jié)構(gòu)，所述源漏結(jié)構(gòu)位于所述絕緣介質(zhì)層上方，所述源漏結(jié)構(gòu)以所述凹陷結(jié)構(gòu)外側(cè)的所述半導(dǎo)體襯底作為籽晶層進行原位摻雜外延形成；以及隔離結(jié)構(gòu)，形成于所述凹陷結(jié)構(gòu)外側(cè)的半導(dǎo)體襯底內(nèi)。在一個實施例中，所述場效應(yīng)晶體管還包含形成于源漏結(jié)構(gòu)上表面的金屬硅化物層。在一個實施例中，所述源漏結(jié)構(gòu)的厚度小于所述柵極疊層結(jié)構(gòu)厚度的三分之二。如上所述，本發(fā)明的場效應(yīng)晶體管及其制備方法，具有以下有益效果：通過采用后隔離工藝，使得在源漏區(qū)原位摻雜外延時以源漏區(qū)以外的半導(dǎo)體襯底為外延籽晶層，有效地避免了在形成的外延層中存在位錯缺陷的可能，大大提高了外延的質(zhì)量和速度；同時，通過在源漏區(qū)進行自對準(zhǔn)金屬硅化(Salicide)工藝，有效地降低了接觸孔及源漏區(qū)的接觸電阻，進而提高了器件的性能。附圖說明圖1顯示為本發(fā)明實施例一中提供的場效應(yīng)晶體管的制備方法的流程圖。圖2至圖20顯示為本發(fā)明實施例一中提供的場效應(yīng)晶體管的制備方法的結(jié)構(gòu)示意圖。圖21至圖22顯示為本發(fā)明實施例二中提供的場效應(yīng)晶體管的制備方法中形成第一柵極疊層結(jié)構(gòu)的示意圖。圖23顯示為本發(fā)明實施例二中提供的場效應(yīng)晶體管的制備方法中通過化學(xué)機械拋光工藝平坦化第一氧化硅層的示意圖。圖24至圖25顯示為本發(fā)明實施例三中提供的場效應(yīng)晶體管的制備方法中在源漏結(jié)構(gòu)外側(cè)形成隔離結(jié)構(gòu)的示意圖。圖26顯示為本發(fā)明實施例三中提供的場效應(yīng)晶體管的制備方法中對源漏結(jié)構(gòu)及多晶硅層上進行自對準(zhǔn)金屬硅化的示意圖。元件標(biāo)號說明1半導(dǎo)體襯底2第一柵極疊層結(jié)構(gòu)21柵氧化層22多晶硅層23柵極硬掩膜層24氧化界面層25高介電常數(shù)層26功率函數(shù)調(diào)節(jié)層27金屬柵層31第一側(cè)墻32第二側(cè)墻4凹陷結(jié)構(gòu)41絕緣介質(zhì)層51第一光刻膠層511第一開口52第二光刻膠層521第二開口61源漏結(jié)構(gòu)62隔離結(jié)構(gòu)7金屬硅化物81第一氧化硅層82第二氧化硅層9金屬互連結(jié)構(gòu)D0柵氧化層以及多晶硅層的厚度之和D1絕緣介質(zhì)層的厚度D2源漏結(jié)構(gòu)的厚度D3形成隔離結(jié)構(gòu)時刻蝕的深槽底部至半導(dǎo)體襯底表面的距離H1U型凹陷結(jié)構(gòu)的深度H2形成Σ型凹陷結(jié)構(gòu)過程中各向異性濕法腐蝕的深度H3形成S型凹陷結(jié)構(gòu)過程中各向同性干法刻蝕的深度L1第二側(cè)墻的厚度L2形成S型凹陷結(jié)構(gòu)過程中橫向刻蝕的寬度具體實施方式以下通過特定的具體實例說明本發(fā)明的實施方式，本領(lǐng)域技術(shù)人員可由本說明書所揭露的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點與功效。本發(fā)明還可以通過另外不同的具體實施方式加以實施或應(yīng)用，本說明書中的各項細節(jié)也可以基于不同觀點與應(yīng)用，在沒有背離本發(fā)明的精神下進行各種修飾或改變。請參閱圖1至圖26。需要說明的是，本實施例中所提供的圖示僅以示意方式說明本發(fā)明的基本構(gòu)想，雖圖示中僅顯示與本發(fā)明中有關(guān)的組件而非按照實際實施時的組件數(shù)目、形狀及尺寸繪制，其實際實施時各組件的型態(tài)、數(shù)量及比例可為一種隨意的改變，且其組件布局型態(tài)也可能更為復(fù)雜。實施例一請參閱圖1至圖20，本發(fā)明的一個實施例提供一種場效應(yīng)晶體管的制備方法，所述場效應(yīng)晶體管的制備方法可適于準(zhǔn)SOI源漏HighKMetalGate后柵工藝MOSFET的制備，至少包括以下步驟：1)提供半導(dǎo)體襯底1，在所述半導(dǎo)體襯底1上形成第一柵極疊層結(jié)構(gòu)2；其中，在圖示實施例中，所述柵極疊層結(jié)構(gòu)2為假柵，由下至上依次包括柵氧化層21、多晶硅層22及柵極硬掩膜層23；2)在所述第一柵極疊層結(jié)構(gòu)2兩側(cè)形成第一側(cè)墻31；3)在所述第一側(cè)墻31外側(cè)形成凹陷結(jié)構(gòu)4；在所述凹陷結(jié)構(gòu)4內(nèi)形成絕緣介質(zhì)層41；4)進行原位摻雜外延，在絕緣介質(zhì)層41上方形成源漏結(jié)構(gòu)61，進行原位摻雜外延時以凹陷結(jié)構(gòu)4外側(cè)的半導(dǎo)體襯底1作為籽晶層；5)在所述源漏結(jié)構(gòu)61外側(cè)的半導(dǎo)體襯底1上形成隔離結(jié)構(gòu)62。在圖示實施例中，所述場效應(yīng)晶體管的制備方法還可包括下列可選步驟：6)對所述源漏結(jié)構(gòu)61上表面進行自對準(zhǔn)金屬硅化，在所述源漏結(jié)構(gòu)61上表面形成金屬硅化物層7；7)在步驟6)所得到結(jié)構(gòu)的上表面沉積第一氧化硅層81，所述第一氧化硅層81的上表面高過所述柵極疊層結(jié)構(gòu)2的上表面；通過化學(xué)機械拋光工藝平坦化所述第一氧化硅層81；8)去除所述第一柵極疊層結(jié)構(gòu)2，并在所述第一柵極疊層結(jié)構(gòu)2原有位置重新沉積第二柵極疊層結(jié)構(gòu)，所述第二柵極疊層結(jié)構(gòu)從下至上可以為高介電常數(shù)金屬柵極，在一個實施例中，第二柵極疊層結(jié)構(gòu)可包含：氧化界面層，高介電常數(shù)材料層，功函數(shù)調(diào)節(jié)層及金屬柵層；9)在金屬硅化物層上方形成金屬互連結(jié)構(gòu)9。在其它實施例中，所述方法可能不包含上述可選步驟中的一個或多個，或?qū)δ承┎襟E的順序及具體內(nèi)容進行改變。在步驟1)中，請參閱圖1中的S1步驟及圖2至圖3，提供半導(dǎo)體襯底1，采用在所述半導(dǎo)體襯底1上形成第一柵極疊層結(jié)構(gòu)2；其中，所述第一柵極疊層結(jié)構(gòu)2為假柵，由下至上依次包括柵氧化層21、多晶硅層22及柵極硬掩膜層23。具體的，在圖示實施例中，在所述半導(dǎo)體襯底1上依次形成柵氧化層21、多晶硅層22及柵極硬掩膜層23，可以通過光刻和各向異性干法刻蝕所述柵極硬掩膜層23、多晶硅層22及柵氧化層21形成所述第一柵極疊層結(jié)構(gòu)2；更為具體的，首先通過熱氧化法在所述半導(dǎo)體襯底1上形成柵氧化層21，其次通過低壓化學(xué)氣相沉積法(LPCVD)沉積所述多晶硅層22，然后通過低壓化學(xué)氣相沉積法沉積氮化硅作為所述柵極硬掩膜層23，最后通過光刻和各向異性干法刻蝕所述柵極硬掩膜層23、多晶硅層22及柵氧化層21形成所述第一柵極疊層結(jié)構(gòu)2。具體的，在某些實施例中，所述柵氧化層21的厚度可以為5?！?00埃，所述多晶硅層22的厚度可以為200?！?000埃，所述柵極硬掩膜層23的厚度可以為10埃～500埃；所述柵氧化層21及所述多晶硅層22的厚度之后即為D0。在步驟2)中，請參閱圖1中的S2步驟及圖4，在所述第一柵極疊層結(jié)構(gòu)2兩側(cè)形成第一側(cè)墻31。具體的，在圖示實施例中，在所述第一柵極疊層結(jié)構(gòu)2兩側(cè)形成第一側(cè)墻31的具體方法可以為：通過低壓化學(xué)氣相沉積法沉積第一側(cè)墻材料層，通過自對準(zhǔn)刻蝕形成所述第一柵極疊層結(jié)構(gòu)2兩側(cè)的所述第一側(cè)墻31。需要說明的是，所述第一側(cè)墻31可以由一層或多層材質(zhì)組成。特別的，在一個實施例中，當(dāng)所述第一側(cè)墻31由多層材質(zhì)組成時，最外側(cè)的材質(zhì)不為氧化硅。優(yōu)選地，圖示實施例中，所述第一側(cè)墻31的材質(zhì)與所述柵極硬掩膜層23的材質(zhì)相同，均為氮化硅。在步驟3)中，請參閱圖1中的S3步驟及圖5至圖10，在所述第一側(cè)墻31兩側(cè)形成凹陷結(jié)構(gòu)4；在所述凹陷結(jié)構(gòu)4內(nèi)形成絕緣介質(zhì)層41。具體的，所述凹陷結(jié)構(gòu)4可以為U型凹陷結(jié)構(gòu)、Σ型凹陷結(jié)構(gòu)或S型凹陷結(jié)構(gòu)。具體的，請參閱圖5至圖6，在所述第一側(cè)墻31兩側(cè)形成U型凹陷結(jié)構(gòu)的具體方法為：在所述半導(dǎo)體襯底1上形成具有第二開口521的第二光刻膠層52，所述第二開口521對應(yīng)于所述U型凹陷結(jié)構(gòu)的區(qū)域，如圖5所示；通過各向異性干法刻蝕所述半導(dǎo)體襯底1形成所述U型凹陷結(jié)構(gòu)，所述U型凹陷結(jié)構(gòu)的深度為H1，如圖6所示。特別的，在一個實施例中，所述半導(dǎo)體襯底1對所述第一側(cè)墻31及所述柵極硬掩膜層23具有5:1以上的各向異性干法刻蝕選擇比。具體的，請參閱圖7，所述Σ型凹陷結(jié)構(gòu)是在所述U型凹陷結(jié)構(gòu)的基礎(chǔ)上繼續(xù)使用TMAH腐蝕液采用各向異性濕法腐蝕所述半導(dǎo)體襯底1而形成，腐蝕的深度為H2，H2＞H1。具體的，請參閱圖8至圖9，所述S型凹陷結(jié)構(gòu)是在所述U型凹陷結(jié)構(gòu)的基礎(chǔ)上，在所第一側(cè)墻31和所述U型凹陷靠第一柵極疊層結(jié)構(gòu)2一側(cè)的側(cè)壁上形成第二側(cè)墻32，所述第二側(cè)墻32延伸到所述第一側(cè)墻31下方。在完成第二側(cè)墻32后，進行各向同性干法刻蝕形成S型凹陷，最后去除第二側(cè)墻32。在形成第二側(cè)墻32時，首先通過LPCVD沉積第二側(cè)墻32材料；其后通過化學(xué)氣相沉積法及各向異性干法刻蝕形成所述第二側(cè)墻32，所述第二側(cè)墻32的寬度為L1，如圖8所示，所述第二側(cè)墻32的材料與所述第一側(cè)墻31的材料不同且其對所述半導(dǎo)體襯底1具有1:5以下的各向異性干法刻蝕選擇比，然后通過各向同性干法刻蝕所述半導(dǎo)體襯底1而形成，縱向刻蝕深度為H3，橫向刻蝕寬度為L2，L2＞L1，同時通過各向同性濕法腐蝕去掉所述第二側(cè)墻32，如圖9所示。具體的，在所述凹陷結(jié)構(gòu)4內(nèi)形成絕緣介質(zhì)層41之前，還需要對所述結(jié)構(gòu)進行清洗，以去除殘余的所述第二光刻膠層52。需要說明的是，所述凹陷結(jié)構(gòu)無論是U型凹陷結(jié)構(gòu)、Σ型凹陷結(jié)構(gòu)或S型凹陷結(jié)構(gòu)，其后續(xù)的制備過程均相似，本實施例中后續(xù)的制備工藝以U型凹陷結(jié)構(gòu)為例，對于其他兩種凹陷結(jié)構(gòu)的后續(xù)制備方法此處不再累述。具體的，選擇性沉積所述絕緣介質(zhì)層41，即邊沉積邊對沉積的所述絕緣介質(zhì)層41進行軟刻蝕(softetch)，使得最終只在所述凹陷結(jié)構(gòu)4內(nèi)保留一層所...