本公開(kāi)內(nèi)容總體上涉及集成電路，并且更具體而言涉及單片三維集成電路。

背景技術(shù)：

單片集成電路(IC)通常包括多個(gè)晶體管，例如在平面襯底(例如硅晶片)之上制造的金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)。隨著MOSFET的柵極尺寸現(xiàn)在低于20nm，IC尺寸的橫向縮放變得更加困難。由于器件尺寸繼續(xù)減小，繼續(xù)標(biāo)準(zhǔn)的平面縮放將出現(xiàn)變得不切實(shí)際的點(diǎn)。這個(gè)拐點(diǎn)可能是由于經(jīng)濟(jì)狀況或物理現(xiàn)象產(chǎn)生的，例如過(guò)高的電容、基于總量的變化性、在互連件繼續(xù)縮放時(shí)的互連電阻率、以及用于互連線和過(guò)孔的光刻操作。在第三方向上的器件疊置(典型地被稱(chēng)為垂直縮放)或三維(3D)集成是對(duì)于更大晶體管密度的有前景的道路。

附圖說(shuō)明

圖1示出了包括嵌入在互連區(qū)域中的存儲(chǔ)器器件的單片3D IC的一個(gè)實(shí)施例。

圖2示出了非易失性存儲(chǔ)器位單元的示意圖，所述非易失性存儲(chǔ)器位單元是作為圖1的結(jié)構(gòu)中的示例性存儲(chǔ)器器件的STT-MRAM存儲(chǔ)器位單元。

圖3示出了結(jié)構(gòu)的實(shí)施例的截面?zhèn)纫晥D，所述結(jié)構(gòu)包括器件層或襯底和與器件層并列的多個(gè)第一互連件。

圖4示出了在將所述結(jié)構(gòu)連接到載體晶片之后的圖3的結(jié)構(gòu)。

圖5示出了在去除所述襯底的部分之后的圖4的結(jié)構(gòu)。

圖6示出了在所述結(jié)構(gòu)上形成存儲(chǔ)器器件之后的圖5的結(jié)構(gòu)。

圖7示出了在所述結(jié)構(gòu)上引入多個(gè)第二互連件之后的圖6的結(jié)構(gòu)。

圖8示出了在將接觸點(diǎn)引入到多個(gè)互連件中的互連件之后的圖7的結(jié)構(gòu)。

圖9示出了結(jié)構(gòu)的第二實(shí)施例的截面?zhèn)纫晥D，所述結(jié)構(gòu)包括襯底上的器件層和與器件層并列的多個(gè)第一互連件以及嵌入在互連區(qū)域中的存儲(chǔ)器器件。

圖10示出了在將所述結(jié)構(gòu)連接到載體晶片之后的圖9的結(jié)構(gòu)。

圖11示出了在從所述結(jié)構(gòu)中去除所述襯底的部分之后的圖10的結(jié)構(gòu)。

圖12示出了在引入多個(gè)第二互連件并且將這樣的互連件中的互連件連接到存儲(chǔ)器器件中的存儲(chǔ)器器件和被引入或形成到互連件中的互連件的接觸部之后的圖11的結(jié)構(gòu)。

圖13是實(shí)施一個(gè)或多個(gè)實(shí)施例的內(nèi)插器。

圖14示出了計(jì)算設(shè)備的實(shí)施例。

具體實(shí)施方式

公開(kāi)了集成電路(IC)以及形成和使用IC的方法。在一個(gè)實(shí)施例中，在一個(gè)實(shí)施例中，描述了單片三維(3D)IC及其制造與使用的方法，在一個(gè)實(shí)施例中，其包括存儲(chǔ)器，存儲(chǔ)器包括但不限于電阻式隨機(jī)存取存儲(chǔ)器(ReRAM)、磁阻式RAM(MRAM)(例如，自旋轉(zhuǎn)移力矩(STT)-MRAM、相變或放置在互連區(qū)域中的其它存儲(chǔ)器器件。代表性地，單片3D IC包括位于集成電路器件層的相對(duì)側(cè)上的多個(gè)第一互連件和多個(gè)第二互連件，存儲(chǔ)器器件嵌入在多個(gè)第一互連件和多個(gè)第二互連件中的至少一個(gè)互連件中。存儲(chǔ)器器件耦合到多個(gè)第一互連件和第二互連件中的相應(yīng)的互連件并且耦合到器件層中的電路器件中的相應(yīng)的電路器件。在一個(gè)實(shí)施例中，多個(gè)第一互連件和第二互連件的尺寸是不同的，從而使存儲(chǔ)器器件連接到位于器件層的一側(cè)上的細(xì)間距的互連件并且門(mén)控通過(guò)器件層中的電路器件以使器件層的另一側(cè)上的互連件變厚。該構(gòu)造允許密集的存儲(chǔ)器以及針對(duì)除存儲(chǔ)器之外的電路而言的器件層的自由區(qū)域。

在以下描述中，一般使用由本領(lǐng)域中的技術(shù)人員利用來(lái)將他們的工作的實(shí)質(zhì)傳達(dá)給本領(lǐng)域中的其他技術(shù)人員的術(shù)語(yǔ)來(lái)描述說(shuō)明性實(shí)施方式的各個(gè)方面。然而，對(duì)于本領(lǐng)域的技術(shù)人員將顯而易見(jiàn)的是，可以在只有所述方面中的一些方面的情況下實(shí)踐實(shí)施例。出于解釋的目的，闡述了具體的數(shù)量、材料、和構(gòu)造以便于提供對(duì)說(shuō)明性實(shí)施方式的透徹理解。然而，對(duì)于本領(lǐng)域的技術(shù)人員將顯而易見(jiàn)的是，可以在沒(méi)有具體細(xì)節(jié)的情況下實(shí)踐實(shí)施例。在其它實(shí)例中，省略或簡(jiǎn)化了公知的特征，以免使說(shuō)明性實(shí)施方式難以理解。

各種操作以最有助于理解本文中所述的實(shí)施例的方式依次被描述為多個(gè)分立的操作，然而，描述的順序不應(yīng)被解釋為暗示這些操作必須是依賴(lài)于順序的。具體而言，不需要以呈現(xiàn)的順序執(zhí)行這些操作。

可以在襯底(例如，半導(dǎo)體襯底)上形成或執(zhí)行實(shí)施方式。在一個(gè)實(shí)施方式中，半導(dǎo)體襯底可以是使用體硅或絕緣體上硅子結(jié)構(gòu)而形成的多晶襯底。在其它實(shí)施方式中，可以使用替代的材料形成半導(dǎo)體襯底，該替代的材料可以或可以不與硅組合，其包括但不限于鍺、銻化銦、碲化鉛、砷化銦、磷化銦、砷化鎵、砷化銦鎵、銻化鎵、或者Ⅲ-Ⅴ族或Ⅳ族材料的其它組合。盡管這里描述了可以形成襯底的材料的一些示例，但是可以用作在其上可以構(gòu)建半導(dǎo)體器件的基礎(chǔ)的任何材料落入精神和范圍內(nèi)。

可以在襯底上(例如在器件層中，如本文中所指出的)制造多個(gè)晶體管，例如，金屬-氧化物-半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET或僅僅MOS晶體管)。在各種實(shí)施方式中，MOS晶體管可以是平面晶體管、非平面晶體管、或者它們兩者的組合。非平面晶體管包括FinFET晶體管，例如雙柵極晶體管和三柵極晶體管，以及環(huán)繞式或全包圍柵極晶體管，例如納米帶和納米線晶體管。盡管本文中所描述的實(shí)施方式可以僅示出平面晶體管，但是應(yīng)當(dāng)指出，還可以使用非平面晶體管來(lái)執(zhí)行實(shí)施例。

每個(gè)MOS晶體管都包括由至少兩個(gè)層(柵極電介質(zhì)層和柵極電極層)形成的柵極疊置體。柵極電介質(zhì)層可以包括一層或多層的疊置體。一個(gè)或多個(gè)層可以包括硅氧化物、二氧化硅(SiO₂)和/或高k電介質(zhì)材料。高k電介質(zhì)材料可以包括諸如鉿、硅、氧、鈦、鉭、鑭、鋁、鋯、鋇、鍶、釔、鉛、鈧、鈮、和鋅之類(lèi)的元素?？梢杂迷跂艠O電介質(zhì)層中的高k材料的示例包括但不限于氧化鉿、鉿硅氧化物、氧化鑭、鑭鋁氧化物、氧化鋯、鋯硅氧化物、氧化鉭、氧化鈦、鋇鍶鈦氧化物、鋇鈦氧化物、鍶鈦氧化物、氧化釔、氧化鋁、鉛鈧鉭氧化物、以及鈮鋅酸鉛。在一些實(shí)施例中，可以在柵極電介質(zhì)層上執(zhí)行退火過(guò)程以當(dāng)使用高k材料時(shí)提高其質(zhì)量。

柵極電極層形成在柵極電介質(zhì)層上并且可以由至少一種P型功函數(shù)金屬或者N型功函數(shù)金屬組成，這取決于晶體管是PMOS晶體管還是NMOS晶體管。在一些實(shí)施方式中，柵極電極層可以由兩個(gè)或更多個(gè)金屬層的疊置體組成，其中，一個(gè)或多個(gè)金屬層是功函數(shù)金屬層，并且至少一個(gè)金屬層是填充金屬層。

對(duì)于PMOS晶體管，可以用于柵極電極的金屬包括但不限于：釕、鈀、鉑、鈷、鎳、以及導(dǎo)電金屬氧化物(例如，氧化釕)。P型金屬層將實(shí)現(xiàn)具有介于約4.9eV與約5.2eV之間的功函數(shù)的PMOS柵極電極的形成。對(duì)于NMOS晶體管，可以用于柵極電極的金屬包括但不限于鉿、鋯、鈦、鉭、鋁、這些金屬的合金、以及這些金屬的碳化物(例如碳化鉿、碳化鋯、碳化鈦、碳化鉭、以及碳化鋁)。N型金屬層將實(shí)現(xiàn)具有介于約3.9eV與約4.2eV之間的功函數(shù)的NMOS柵極電極的形成。

在一些實(shí)施方式中，柵極電極可以由“U”形結(jié)構(gòu)組成，該結(jié)構(gòu)包括大體上平行于襯底的表面的底部部分和大體上垂直于襯底的頂表面的兩個(gè)側(cè)壁部分。在另一個(gè)實(shí)施方式中，形成柵極電極的金屬層中的至少一個(gè)金屬層可以僅僅是平面層，該平面層大體上平行于襯底的頂表面，并且不包括大體上垂直于襯底的頂表面的側(cè)壁部分。在其它實(shí)施方式中，柵極電極可以由U形結(jié)構(gòu)和平面的、非U形結(jié)構(gòu)的組合組成。例如，柵極電極可以由形成在一個(gè)或多個(gè)平面的、非U形層頂部的一個(gè)或多個(gè)U形金屬層組成。

在一些實(shí)施方式中，可以在柵極疊置體的圍住(bracket)柵極疊置體的相對(duì)側(cè)上形成一對(duì)側(cè)壁間隔體。側(cè)壁間隔體可以由諸如氮化硅、氧化硅、碳化硅、摻雜有碳的氮化硅、以及氮氧化硅之類(lèi)的材料形成。用于形成側(cè)壁間隔體的工藝在本領(lǐng)域中是公知的并且通常包括沉積和蝕刻工藝步驟。在替代的實(shí)施方式中，可以使用多個(gè)間隔體對(duì)，例如，可以在柵極疊置體的相對(duì)側(cè)上形成兩對(duì)、三對(duì)、或者四對(duì)的側(cè)壁間隔體。

如本領(lǐng)域中公知的，在與每個(gè)MOS晶體管的柵極疊置體相鄰的襯底內(nèi)形成源極區(qū)和漏極區(qū)。通常使用注入/擴(kuò)散工藝或者蝕刻/沉積工藝來(lái)形成源極區(qū)和漏極區(qū)。在前面的工藝中，諸如硼、鋁、銻、磷或砷之類(lèi)的摻雜劑可以被離子注入到襯底中以形成源極區(qū)和漏極區(qū)。激活摻雜劑并且使得它們進(jìn)一步擴(kuò)散到襯底中的退火工藝典型地在離子注入工藝之后。在后面的工藝中，可以首先蝕刻襯底以在源極區(qū)和漏極區(qū)的位置處形成凹陷部。隨后可以執(zhí)行外延沉積工藝以利用用于制造源極區(qū)和漏極區(qū)的材料來(lái)填充凹陷部。在一些實(shí)施方式中，可以使用諸如硅鍺或碳化硅之類(lèi)的硅合金來(lái)制造源極區(qū)和漏極區(qū)。在一些實(shí)施方式中，可以利用諸如硼、砷、或磷之類(lèi)的摻雜劑來(lái)對(duì)外延沉積的硅合金進(jìn)行原位摻雜。在其它實(shí)施例中，可以使用諸如鍺或Ⅲ-Ⅴ族材料或合金之類(lèi)的一種或多種替代的半導(dǎo)體材料來(lái)形成源極區(qū)和漏極區(qū)。并且在其它實(shí)施例中，一個(gè)或多個(gè)金屬層和/或金屬合金可以用于形成源極區(qū)和漏極區(qū)。

一個(gè)或多個(gè)層間電介質(zhì)(ILD)沉積在MOS晶體管之上?？梢允褂迷诩呻娐方Y(jié)構(gòu)中對(duì)于它們的可用性公知的電介質(zhì)材料(例如，低k電介質(zhì)材料)來(lái)形成ILD層。可以使用的電介質(zhì)材料的示例包括但不限于：二氧化硅(SiO₂)、碳摻雜的氧化物(CDO)、氮化硅、有機(jī)聚合物(例如八氟環(huán)丁烷或聚四氟乙烯、硼硅酸鹽玻璃(FSG))、以及有機(jī)硅酸鹽(例如倍半硅氧烷、硅氧烷、或者有機(jī)硅酸鹽玻璃)。ILD層可以包括氣孔或者氣隙以進(jìn)一步減小它們的介電常數(shù)。

圖1示出了包括嵌入在互連區(qū)域中的存儲(chǔ)器器件的單片3D IC的一個(gè)實(shí)施例。參考圖1，結(jié)構(gòu)100包括襯底110，襯底110是例如單晶半導(dǎo)體襯底(例如，單晶硅)。襯底110包括器件層120，在該實(shí)施例中，器件層120包括多個(gè)器件125(例如，晶體管器件)。在一個(gè)實(shí)施例中，器件125是低功率范圍的現(xiàn)有技術(shù)的典型快速器件，其包括諸如FinFET之類(lèi)的邏輯器件或者通常可以以與較高電壓范圍的器件相比的更高間距布置在器件層上的其它減小的形成因子的器件。

在如圖1所示的實(shí)施例中，器件層120設(shè)置在多個(gè)第一互連件130與多個(gè)第二互連件150之間。在一個(gè)實(shí)施例中，器件層120中的一個(gè)或多個(gè)器件連接到與多個(gè)第一互連件130和多個(gè)第二互連件150相關(guān)聯(lián)的互連件中的一者或兩者。在一個(gè)實(shí)施例中，多個(gè)第一互連件130具有尺寸，所述尺寸被選擇為例如適應(yīng)與器件層120中的器件(器件125)相關(guān)聯(lián)的電負(fù)載的阻抗(例如，阻抗匹配)。圖1示出了通過(guò)接觸部132與多個(gè)第一互連件130中的互連件連接的器件層120的器件中的器件。在一個(gè)實(shí)施例中，多個(gè)第二互連件150包括類(lèi)似尺寸的互連件，如多個(gè)第一互連件中的那些互連件以及具有與多個(gè)第一互連件相比更大(例如，更厚)尺寸的互連件。圖1示出了互連件1505和互連件1506，互連件1505具有類(lèi)似于多個(gè)第一互連件130中的互連件的尺寸，互連件1506具有與多個(gè)第一互連件中的互連件的尺寸相比更大尺寸。代表性地，多個(gè)第一互連件130中的互連件具有柵極間距的大約0.67倍的厚度，并且多個(gè)第二互連件150中的互連件1506具有大約大于多個(gè)第一互連件130的厚度的100到1000倍的厚度。在一個(gè)實(shí)施例中，互連件1505通過(guò)接觸部152連接到器件層120中的器件。

圖1中的結(jié)構(gòu)還包括嵌入在多個(gè)第一互連件130中的存儲(chǔ)器器件。圖1示出了例如ReRAM、MRAM、相變或其它器件類(lèi)型的存儲(chǔ)器器件160。在一個(gè)實(shí)施例中，存儲(chǔ)器器件中的存儲(chǔ)器器件在一側(cè)連接到多個(gè)第一互連件130中的互連件，并且在另一側(cè)門(mén)控通過(guò)器件層120中的器件125中的器件到多個(gè)第二互連件150中的互連件，尤其是到互連件1506。

圖2示出了非易失性存儲(chǔ)器位單元的示意圖，所述非易失性存儲(chǔ)器位單元是作為圖1的結(jié)構(gòu)中的示例性存儲(chǔ)器器件的STT-MRAM存儲(chǔ)器位單元。參考圖2，位單元包括STT-MRAM存儲(chǔ)器元件或部件160。如插圖中所示，其中STT-MRAM存儲(chǔ)器部件160是自旋轉(zhuǎn)移矩元件，這種元件代表性地包括：由例如釕組成的底部電極1602、以及與底部電極1602相鄰的由例如鈷-鐵-硼(CoFeB)組成的固定磁性層1604；與由例如CoFeB組成的自由磁性層1618相鄰的、由例如鉭組成的頂部電極1616；以及設(shè)置在固定磁性層1604與自由磁性層1618之間的、由例如氧化鎂(MgO)組成的隧穿阻擋部或電介質(zhì)層1622。在實(shí)施例中，自旋轉(zhuǎn)移矩元件基于垂直的磁性。最終，第一電介質(zhì)元件1623和第二電介質(zhì)元件1624可以被形成為與頂部電極1616、自由磁性層1118和隧穿阻擋部電介質(zhì)層1622相鄰。

STT-MRAM存儲(chǔ)器部件160連接到多個(gè)第二互連件150中的一個(gè)互連件(位線)。頂部電極1616可以電連接到位線。STT-MRAM存儲(chǔ)器部件160還連接到與器件層120相關(guān)聯(lián)的存取晶體管125(參見(jiàn)圖1)。存取晶體管125包括擴(kuò)散區(qū)，擴(kuò)散區(qū)包括結(jié)區(qū)122(源極區(qū))、結(jié)區(qū)124(漏極區(qū))、位于結(jié)區(qū)之間或?qū)⒔Y(jié)區(qū)分隔開(kāi)的溝道區(qū)、以及位于溝道區(qū)上的柵極電極126。如所示的，STT-MRAM存儲(chǔ)器部件160通過(guò)接觸部164連接到存取晶體管125的結(jié)區(qū)124。底部電極1602連接到結(jié)區(qū)。位單元中的結(jié)區(qū)122連接到多個(gè)第一互連件130中的一個(gè)互連件(源極線1301)。最終，柵極電極126電連接到字線1302。

圖3-8描述了一種形成單片3D IC的方法。圖3示出了例如單晶半導(dǎo)體襯底(例如，硅襯底)的襯底210。在一個(gè)實(shí)施例中，設(shè)置在襯底210上的器件層220包括高間距、快速的器件的一個(gè)或多個(gè)陣列，例如FinFET或其它現(xiàn)有技術(shù)的晶體管器件。圖3還示出了與器件層220并列的或位于器件層220上的多個(gè)互連件230。多個(gè)互連件230中的互連件通過(guò)例如接觸部226連接到器件層220中的器件中的器件。在一個(gè)實(shí)施例中，多個(gè)互連件230是如本領(lǐng)域中已知地進(jìn)行圖案化的銅材料。位于電路器件與第一級(jí)互連件之間的器件層接觸部(例如，接觸部226)代表性地可以是鎢或銅材料，并且位于互連件之間的級(jí)間接觸部是例如銅材料?；ミB件通過(guò)諸如氧化物之類(lèi)的電介質(zhì)材料彼此絕緣并且與器件絕緣。圖3示出了與多個(gè)互連件230的最終級(jí)并列或設(shè)置在多個(gè)互連件230的最終級(jí)上的電介質(zhì)層235(如可見(jiàn)的)。

圖4示出了在將所述結(jié)構(gòu)連接到載體晶片之后的圖3的結(jié)構(gòu)。在所示實(shí)施例中，倒置圖3的結(jié)構(gòu)200并且將其接合到載體晶片240。圖4示出了由例如單晶半導(dǎo)體材料或陶瓷或類(lèi)似的材料組成的載體晶片240。在一個(gè)實(shí)施例中，電介質(zhì)層245設(shè)置在載體晶片240上。圖4示出了載體晶片，該載體晶片接合到所述結(jié)構(gòu)以使得位于多個(gè)互連件230上的電介質(zhì)層235與載體晶片的電介質(zhì)層245相鄰(電介質(zhì)接合)。

圖5示出了在去除襯底210的部分之后的圖4的結(jié)構(gòu)。在一個(gè)實(shí)施例中，減少襯底210以暴露器件層220。代表性地，可以通過(guò)機(jī)械機(jī)制(例如，研磨)或其它機(jī)制(例如，蝕刻)來(lái)去除襯底210的部分。圖5示出了結(jié)構(gòu)200，結(jié)構(gòu)200包括如可見(jiàn)的位于結(jié)構(gòu)的頂表面上的暴露的器件層220。

圖6示出了在所述結(jié)構(gòu)上形成存儲(chǔ)器器件之后的圖5的結(jié)構(gòu)。圖6示出了存儲(chǔ)器元件或器件250，例如ReRAM、MRAM或通過(guò)接觸部255連接到器件層220中的器件的相變器件。要意識(shí)到的是，在一個(gè)實(shí)施例中，這樣的器件還通過(guò)例如接觸部226連接到多個(gè)互連件230中的互連件。

圖7示出了在所述結(jié)構(gòu)上引入多個(gè)第二互連件之后的圖6的結(jié)構(gòu)。圖7示出了與器件層220并列并且與存儲(chǔ)器器件250并列的多個(gè)互連件260。在一個(gè)實(shí)施例中，多個(gè)互連件250中的互連件的尺寸比相對(duì)應(yīng)的多個(gè)互連件230中的互連件的尺寸更大(例如，更厚)。在一個(gè)實(shí)施例中，多個(gè)互連件260是如本領(lǐng)域中已知的銅材料和圖案。圖7示出了存儲(chǔ)器器件250中的相應(yīng)器件與多個(gè)互連件260中的互連件之間的接觸部258。圖7還示出了通過(guò)例如接觸部265與器件層220中的器件連接的多個(gè)互連件250中的互連件。位于多個(gè)互連件260的第一級(jí)互連件上的器件之間的器件層接觸部(接觸部265)代表性地可以是鎢或銅材料，并且互連件之間的級(jí)間接觸部是例如銅材料。如所示的，與器件層220中的器件連接的多個(gè)互連件260中的互連件可以具有與連接到存儲(chǔ)器器件250的互連件的尺寸相比更小(例如，更薄)的尺寸。互連件通過(guò)電介質(zhì)材料(例如，氧化物)彼此絕緣并且繼而與器件層和存儲(chǔ)器器件絕緣。

圖8示出了在將接觸點(diǎn)270引入到多個(gè)互連件260中的互連件之后的圖7的結(jié)構(gòu)。這樣的接觸部還可以包括位于多個(gè)互連件260上方的所述結(jié)構(gòu)上的金屬化層(如可見(jiàn)的)。圖8還示出了由例如氧化物組成的鈍化層165以用于使結(jié)構(gòu)200的表面鈍化。接觸點(diǎn)270可以用于將結(jié)構(gòu)200連接到諸如封裝襯底之類(lèi)的襯底。一旦形成(如果以晶圓級(jí)形成)，那么所述結(jié)構(gòu)可以被分割成分立的單片3D IC。圖8代表性地示出了在分割之后的結(jié)構(gòu)200并且以虛線(ghost lines)示出了通過(guò)接觸點(diǎn)270的焊料連接將所述結(jié)構(gòu)連接到封裝。

圖9-12示出了形成單片3D IC的方法的第二實(shí)施例。

圖9示出了由例如單晶半導(dǎo)體材料(例如單晶硅)組成的襯底310。設(shè)置在襯底310上的器件層320包括相對(duì)高速的器件的一個(gè)或多個(gè)陣列，例如高速邏輯器件(例如，F(xiàn)inFET)。在圖9中并列在器件層320上的多個(gè)互連件330在其中嵌入有存儲(chǔ)器元件或器件350。存儲(chǔ)器器件350代表性地選自于ReRAM、MRAM、相變或其它器件并且如本領(lǐng)域中已知地形成。在一個(gè)實(shí)施例中，多個(gè)互連件330具有與器件層320中的精細(xì)間距、高速的器件兼容(例如，阻抗匹配)的尺寸。可以由本領(lǐng)域中已知的過(guò)程來(lái)形成這樣的多個(gè)互連件330。圖9示出了器件層320中的器件與多個(gè)互連件330中的互連件之間的器件等級(jí)的接觸部325。圖9還示出了存儲(chǔ)器器件350與器件層320中的器件之間的接觸部355。器件級(jí)接觸部325和355代表性地可以是鎢或銅材料。多個(gè)互連件330中的互連件之間的接觸部代表性地是銅材料。多個(gè)互連件330中的互連件和存儲(chǔ)器元件通過(guò)諸如氧化物之類(lèi)的電介質(zhì)材料彼此隔離。圖9還示出了由電介質(zhì)材料組成的鈍化層335，鈍化層335上覆了多個(gè)互連件330中的最終互連件(如可見(jiàn)的)。

圖10示出了在將所述結(jié)構(gòu)連接到載體晶片之后的圖9的結(jié)構(gòu)。在一個(gè)實(shí)施例中，倒置圖9的結(jié)構(gòu)300并且將其接合到載體晶片。圖10示出了由例如硅或陶瓷或其它適合的襯底組成的載體晶片340。在一個(gè)實(shí)施例中，載體晶片340的表面上覆了由例如氧化物組成的電介質(zhì)層345。圖10示出了通過(guò)電介質(zhì)材料的接合(電介質(zhì)接合)并且示出了與載體晶片340并列的多個(gè)互連件330。

圖11示出了在從所述結(jié)構(gòu)中去除襯底310的部分之后的圖10的結(jié)構(gòu)。在一個(gè)實(shí)施例中，去除襯底310的部分以暴露器件層320?？梢酝ㄟ^(guò)機(jī)械(例如，研磨)的或其它機(jī)制(例如，蝕刻)來(lái)去除襯底310。圖11示出了器件層320，器件層320包括所述結(jié)構(gòu)的暴露的頂部(如可見(jiàn)的)。

圖12示出了在所述結(jié)構(gòu)上引入多個(gè)互連件360之后的圖11的結(jié)構(gòu)。如所示的，對(duì)與多個(gè)互連件360并列的器件層320的表面進(jìn)行鈍化。在一個(gè)實(shí)施例中，多個(gè)互連件360中的互連件連接到存儲(chǔ)器器件350中的存儲(chǔ)器器件(例如，通過(guò)器件層320)。在一個(gè)實(shí)施例中，這樣的互連件具有比多個(gè)互連件330更大的(例如，更厚的)尺寸，互連件330類(lèi)似地連接到存儲(chǔ)器器件350。圖12示出了將多個(gè)互連件360中的互連件連接到相應(yīng)的存儲(chǔ)器器件350中的存儲(chǔ)器器件的接觸部362。圖12還示出了將多個(gè)互連件360中的互連件連接到器件層320中的器件的器件級(jí)接觸部364。在一個(gè)實(shí)施例中，要指出的是，與器件層320中的器件連接的多個(gè)互連件360中的互連件中的這樣的互連件可以具有與器件層中的器件兼容(例如，阻抗匹配)的尺寸(例如，厚度)。在一個(gè)實(shí)施例中，多個(gè)互連件360選自于通過(guò)電鍍工藝引入的諸如銅之類(lèi)的材料，接觸部362和接觸部364代表性性地是銅或鎢材料并且互連件之間的接觸部是銅材料。圖12示出了通過(guò)諸如氧化物之類(lèi)的電介質(zhì)材料彼此隔離并且與存儲(chǔ)器元件中的器件層320隔離的多個(gè)互連件360。

圖12還示出了在將接觸點(diǎn)370引入到多個(gè)互連件360中的互連件之后的結(jié)構(gòu)。這樣的接觸部可以是設(shè)置在結(jié)構(gòu)上的金屬化層的部分或附加物。圖12還示出了具有鈍化層365(例如，由氧化物組成)的器件的表面的鈍化的結(jié)構(gòu)。接觸點(diǎn)370可以用于將結(jié)構(gòu)300連接到襯底，例如封裝襯底。一旦形成(如果以晶圓級(jí)形成)，那么所述結(jié)構(gòu)可以被分割成分立的單片3D IC。圖12代表性地示出了在分割之后的結(jié)構(gòu)300并且以虛線示出了通過(guò)與接觸點(diǎn)370的焊料連接將所述結(jié)構(gòu)連接到封裝。

圖13示出了包括本發(fā)明的一個(gè)或多個(gè)實(shí)施例的內(nèi)插器400。內(nèi)插器400是用于將第一襯底402橋接到第二襯底404的中間的襯底。第一襯底402可以是例如集成電路管芯。第二襯底404可以是例如存儲(chǔ)器模塊、計(jì)算機(jī)母板、或另一個(gè)集成電路管芯。通常，內(nèi)插器400的目的在于將連接擴(kuò)展到較寬的間距或者將連接重新布線成不同的連接。例如，內(nèi)插器400可以將集成電路管芯耦合到球柵陣列(BGA)406，球柵陣列406隨后可以耦合到第二襯底404。在一些實(shí)施例中，第一和第二襯底402/404附接到內(nèi)插器400的相對(duì)側(cè)。在其它實(shí)施例中，第一和第二襯底402/404附接到內(nèi)插器400的同一側(cè)。并且在其它實(shí)施例中，通過(guò)內(nèi)插器400的方式將三個(gè)或更多個(gè)襯底互連。

內(nèi)插器400可以由環(huán)氧樹(shù)脂、纖維玻璃加強(qiáng)的環(huán)氧樹(shù)脂、陶瓷材料、或諸如聚酰亞胺之類(lèi)的聚合物材料形成。在其它實(shí)施方式中，內(nèi)插器可以由替代的剛性或柔性材料形成，這些材料可以包括在半導(dǎo)體襯底中使用的上述相同的材料，例如硅、鍺、以及其它Ⅲ-Ⅴ族和Ⅳ族材料。

內(nèi)插器可以包括金屬互連件408和過(guò)孔410，其包括但不限于穿硅過(guò)孔(TSV)412。內(nèi)插器400還可以包括嵌入式器件414，其包括無(wú)源和有源器件兩者。這樣的器件包括但不限于：電容器、去耦電容器、電阻器、電感器、熔絲、二極管、變壓器、傳感器、以及靜電放電(ESD)器件。諸如射頻(RF)器件、功率放大器、功率管理器件、天線、陣列、傳感器、以及MEMS器件之類(lèi)的更加復(fù)雜的器件還可以形成在內(nèi)插器400上。

根據(jù)本發(fā)明的實(shí)施例，本文中所公開(kāi)的裝置或過(guò)程還可以用在內(nèi)插器400的制造中。

圖14示出了根據(jù)本發(fā)明的一個(gè)實(shí)施例的計(jì)算設(shè)備500。計(jì)算設(shè)備500可以包括多個(gè)部件。在一個(gè)實(shí)施例中，這些部件附接到一個(gè)或多個(gè)母板。在替代的實(shí)施例中，這些部件被制造到單個(gè)片上系統(tǒng)(SoC)管芯上而非母板上。計(jì)算設(shè)備500中的部件包括但不限于集成電路管芯502和至少一個(gè)通信芯片508。在一些實(shí)施方式中，通信芯片508被制造為集成電路管芯502的部分。集成電路管芯502可以包括CPU 504以及管芯上存儲(chǔ)器506(常常被用作緩速存儲(chǔ)器)，其可以由諸如嵌入式DRAM(eDRAM)或自旋轉(zhuǎn)移矩(STTM或STTM-RAM)之類(lèi)的技術(shù)提供。

計(jì)算設(shè)備500可以包括其它部件，這些其它部件可以或可以不物理和電氣地耦合到母板或在SoC管芯內(nèi)制造。這些其它部件包括但不限于易失性存儲(chǔ)器510(例如，DRAM)、非易失性存儲(chǔ)器512(例如，ROM或閃速存儲(chǔ)器)、圖形處理單元514(GPU)、數(shù)字信號(hào)處理器516、密碼協(xié)處理器542(執(zhí)行硬件內(nèi)的加密算法的專(zhuān)用處理器)、芯片組520、天線522、顯示器或觸摸屏顯示器524、觸摸屏控制器526、電池528或其它電源、功率放大器(未示出)、全球定位系統(tǒng)(GPS)設(shè)備544、羅盤(pán)530、運(yùn)動(dòng)協(xié)處理器或傳感器532(可以包括加速度計(jì)、陀螺儀、和羅盤(pán))、揚(yáng)聲器534、照相機(jī)536、用戶輸入設(shè)備538(例如鍵盤(pán)、鼠標(biāo)、觸控筆和觸摸板)、以及大容量?jī)?chǔ)存設(shè)備540(例如，硬盤(pán)驅(qū)動(dòng)、光盤(pán)(CD)、數(shù)字多功能盤(pán)(DVD)等等)。

通信芯片508實(shí)現(xiàn)了用于往返于計(jì)算設(shè)備500進(jìn)行數(shù)據(jù)傳輸?shù)臒o(wú)線通信。術(shù)語(yǔ)“無(wú)線”及其派生詞可以用于描述可以通過(guò)使用經(jīng)調(diào)制的電磁輻射來(lái)經(jīng)由非固態(tài)介質(zhì)傳送數(shù)據(jù)的電路、設(shè)備、系統(tǒng)、方法、技術(shù)、通信信道等。該術(shù)語(yǔ)并不暗示相關(guān)聯(lián)的設(shè)備不包含任何導(dǎo)線，雖然在一些實(shí)施例中它們可以不包含導(dǎo)線。通信芯片508可以實(shí)施多種無(wú)線標(biāo)準(zhǔn)或協(xié)議中的任何標(biāo)準(zhǔn)或協(xié)議，這些標(biāo)準(zhǔn)或協(xié)議包括但不限于Wi-Fi(IEEE 802.11系列)、WiMAX(IEEE 802.16系列)、IEEE 802.20、長(zhǎng)期演進(jìn)(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍(lán)牙、及其衍生物，以及被命名為3G、4G、5G及更高代的任何其它無(wú)線協(xié)議。計(jì)算設(shè)備500可以包括多個(gè)通信芯片508。例如，第一通信芯片508可以專(zhuān)用于較短距離的無(wú)線通信(例如Wi-Fi和藍(lán)牙)，并且第二通信芯片508可以專(zhuān)用于較長(zhǎng)距離的無(wú)線通信(例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等)。

計(jì)算設(shè)備500的處理器504包括根據(jù)上述實(shí)施例形成的單片3D IC，單片3D IC包括嵌入在互連區(qū)域中的存儲(chǔ)器器件。術(shù)語(yǔ)“處理器”可以指代對(duì)來(lái)自寄存器和/或存儲(chǔ)器的電子數(shù)據(jù)進(jìn)行處理以將該電子數(shù)據(jù)轉(zhuǎn)換成可以儲(chǔ)存在寄存器和/或存儲(chǔ)器中的其它電子數(shù)據(jù)的任何設(shè)備或設(shè)備的一部分。

通信芯片508還可以包括根據(jù)上述實(shí)施例形成的單片3D IC，單片3D IC包括嵌入在互連區(qū)域中的存儲(chǔ)器器件。

在其它實(shí)施例中，容納在計(jì)算設(shè)備500中的另一種部件可以包含根據(jù)上述實(shí)施方式形成的單片3D IC，單片3D IC包括嵌入在互連區(qū)域中的存儲(chǔ)器器件。

示例

示例1是一種方法，該方法包括：在包括多個(gè)電路器件的集成電路器件層的相對(duì)側(cè)上形成多個(gè)第一互連件和多個(gè)第二互連件，其中，形成所述多個(gè)第一互連件和多個(gè)第二互連件中的互連件包括在所述互連件中嵌入存儲(chǔ)器器件；以及將所述存儲(chǔ)器器件中的存儲(chǔ)器器件耦合到所述多個(gè)第一互連件和所述多個(gè)第二互連件中的每個(gè)相應(yīng)的互連件并且耦合到所述多個(gè)電路器件中的電路器件。

在示例2中，示例1的形成多個(gè)第一互連件包括在第一襯底的集成電路器件層上形成所述多個(gè)第一互連件，并且所述方法還包括：將所述第一襯底耦合到第二襯底，其中，所述多個(gè)第一互連件與所述第二襯底并列；去除所述第一襯底的部分以暴露所述電路器件層；在所暴露的電路器件層上形成存儲(chǔ)器器件；以及在所暴露的電路器件層上形成所述多個(gè)第二互連件。

在示例3中，示例2的所述多個(gè)第二互連件中的互連件的尺寸比所述多個(gè)第一互連件中的互連件的尺寸大。

在示例4中，示例3的方法還包括形成所述多個(gè)第二互連件中的互連件的接觸點(diǎn)，所述接觸點(diǎn)能夠操作用于連接到外部源。

在示例5中，示例1的形成多個(gè)第一互連件包括：在形成所述多個(gè)第一互連件的至少一部分之前，在第一襯底的集成電路器件層上形成所述多個(gè)第一互連件，并且所述方法還包括形成所述多個(gè)電路器件以及形成存儲(chǔ)器器件，其中，所述存儲(chǔ)器器件中的存儲(chǔ)器器件耦合到所述多個(gè)電路器件中的相應(yīng)的電路器件。

在示例6中，在形成所述多個(gè)第一互連件之后，示例5的方法包括：將所述第一襯底耦合到第二襯底，其中，所述多個(gè)第一互連件與所述第二襯底并列；去除所述第一襯底的部分以暴露所述電路器件層；以及在所暴露的電路器件層上形成所述多個(gè)第二互連件。

在示例7中，示例1的所述多個(gè)第二互連件中的互連件的尺寸比所述多個(gè)第一互連件中的互連件的尺寸大。

在示例8中，示例6的方法包括形成所述多個(gè)第二互連件中的互連件的接觸部，所述接觸點(diǎn)能夠操作用于連接到外部源。

在示例9中，示例1的所述存儲(chǔ)器器件包括磁阻式隨機(jī)存取存儲(chǔ)器器件。

示例10是一種三維集成電路，所述三維集成電路由示例1-9中的任一項(xiàng)所述的方法制成。

示例11是一種裝置，該裝置包括：襯底，所述襯底包括位于集成電路器件層的相對(duì)側(cè)上的多個(gè)第一互連件和多個(gè)第二互連件，所述集成電路器件層包括多個(gè)電路器件，其中，所述多個(gè)第一互連件和多個(gè)第二互連件中的互連件包括：嵌入在所述互連件中的存儲(chǔ)器器件；以及耦合到所述多個(gè)第一互連件和所述多個(gè)第二互連件中的每個(gè)相應(yīng)的互連件并且耦合到所述多個(gè)電路器件中的電路器件的所述存儲(chǔ)器器件中的存儲(chǔ)器器件。

在示例12中，示例11的所述多個(gè)第二互連件中的互連件的尺寸比所述多個(gè)第一互連件中的互連件的尺寸大。

在示例13中，示例12的裝置包括所述多個(gè)第二互連件中的互連件的接觸點(diǎn)，所述接觸點(diǎn)能夠操作用于連接到外部源。

在示例14中，示例11的存儲(chǔ)器器件包括磁阻式隨機(jī)存取存儲(chǔ)器器件。

在示例15中，示例12的存儲(chǔ)器器件嵌入在所述多個(gè)第二互連件中的互連件中。

在示例16中，示例12的存儲(chǔ)器器件嵌入在所述多個(gè)第一互連件中的互連件中。

示例17是一種方法，該方法包括：在第一襯底上的集成電路器件上形成多個(gè)第一互連件；將所述第一襯底耦合到第二襯底，其中，所述多個(gè)第一互連件與所述第二襯底并列；去除所述第一襯底的部分以暴露所述電路器件層；在所暴露的電路器件層上形成多個(gè)第二互連件；在所述多個(gè)第一互連件和所述多個(gè)第二互連件中的互連件中嵌入存儲(chǔ)器器件；以及將所述存儲(chǔ)器器件中的存儲(chǔ)器器件耦合到所述多個(gè)第一互連件和所述多個(gè)第二互連件中的每個(gè)相應(yīng)的互連件并且耦合到所述多個(gè)電路器件中的電路器件。

在示例18中，示例17的存儲(chǔ)器器件嵌入在所述多個(gè)第一互連件中。

在示例19中，示例17的存儲(chǔ)器器件嵌入在所述多個(gè)第二互連件中。

在示例20中，示例18的所述多個(gè)第二互連件中的互連件的尺寸比所述多個(gè)第一互連件中的互連件的尺寸大。

在示例21中，示例11的方法包括形成所述多個(gè)第二互連件中的互連件的接觸點(diǎn)，所述接觸點(diǎn)能夠操作用于連接到外部源。

示例22是一種三維集成電路，所述三維集成電路由示例17-21中的任一項(xiàng)所述的方法制成。

在各種實(shí)施例中，計(jì)算設(shè)備1200可以是膝上型計(jì)算機(jī)、上網(wǎng)本計(jì)算機(jī)、筆記本計(jì)算機(jī)、超級(jí)本計(jì)算機(jī)、智能電話、平板電腦、個(gè)人數(shù)字助理(PDA)、超級(jí)移動(dòng)PC、移動(dòng)電話、臺(tái)式計(jì)算機(jī)、服務(wù)器、打印機(jī)、掃描儀、監(jiān)視器、機(jī)頂盒、娛樂(lè)控制單元、數(shù)字照相機(jī)、便攜式音樂(lè)播放器、或數(shù)字視頻記錄器。在其它實(shí)施方式中，計(jì)算設(shè)備1200可以是處理數(shù)據(jù)的任何其它電子設(shè)備。

對(duì)所例示的本發(fā)明的實(shí)施方式的以上描述(包括在摘要中所述的內(nèi)容)并非旨在是詳盡的或者將本發(fā)明局限于所公開(kāi)的精確形式。如相關(guān)領(lǐng)域中的技術(shù)人員將認(rèn)識(shí)到的，雖然出于說(shuō)明性目的在本文中描述了本發(fā)明的具體實(shí)施方式和示例，但在本發(fā)明的范圍內(nèi)的各種等效修改是可能的。

鑒于以上的具體實(shí)施方式，可以對(duì)本發(fā)明做出這些修改。在所附權(quán)利要求中所使用的術(shù)語(yǔ)不應(yīng)被解釋為將本發(fā)明局限于說(shuō)明書(shū)和權(quán)利要求書(shū)中所公開(kāi)的具體的實(shí)施方式。相反，本發(fā)明的范圍要完全由根據(jù)權(quán)利要求詮釋的建立的原則所解釋的所附權(quán)利要求來(lái)確定。