電子組件的制作方法
【專(zhuān)利摘要】本實(shí)用新型涉及一種電子組件。本實(shí)用新型要解決的一個(gè)技術(shù)問(wèn)題是保護(hù)免受大的電氣瞬態(tài)影響并且濾除噪聲。根據(jù)一個(gè)實(shí)施方案，所述共模濾波器具有第一線(xiàn)圈和第二線(xiàn)圈，每個(gè)線(xiàn)圈具有螺旋形狀、中心區(qū)域、外部區(qū)域、第一端子和第二端子，其中所述第一線(xiàn)圈的所述第一端子形成在所述中心區(qū)域的第一部分中，所述第二線(xiàn)圈的所述第一端子形成在所述中心區(qū)域的第二部分中，并且其中所述中心區(qū)域橫向地以所述第一線(xiàn)圈和所述第二線(xiàn)圈為邊界并且所述外部區(qū)域不被所述第一線(xiàn)圈和所述第二線(xiàn)圈包圍。所述保護(hù)設(shè)備具有耦合到所述第一線(xiàn)圈的所述第一端子的第一端子和耦合到所述第二線(xiàn)圈的所述第一端子的第二端子。本實(shí)用新型可以用于電子器件。本實(shí)用新型的一個(gè)有利影響是實(shí)現(xiàn)適合于保護(hù)免受大的電氣瞬態(tài)影響并且濾除噪聲的組件和方法。
【專(zhuān)利說(shuō)明】電子組件

【技術(shù)領(lǐng)域】
[0001] 本實(shí)用新型一般涉及電子組件，且更具體地，涉及半導(dǎo)體組件中的信號(hào)傳輸。

【背景技術(shù)】
[0002] 通信系統(tǒng)內(nèi)的傳輸協(xié)議可以包括使用單端信號(hào)、差分信號(hào)，或單端信號(hào)與差分信 號(hào)的組合。例如，單端信號(hào)和差分信號(hào)適用于使用低速數(shù)據(jù)傳輸?shù)谋銛y式通信系統(tǒng)。然而， 在使用高速數(shù)據(jù)傳輸?shù)耐ㄐ畔到y(tǒng)中，由于其抗擾度特性，需要使用差分信號(hào)。這些類(lèi)型的系 統(tǒng)包括移動(dòng)電子設(shè)備，例如，智能電話(huà)、平板計(jì)算機(jī)、計(jì)算機(jī)、以及包括通用串行總線(xiàn)（USB) 應(yīng)用的系統(tǒng)。除抗擾度之外，需要包括保護(hù)免受可能破壞這些系統(tǒng)的大的瞬態(tài)電壓和電流 尖脈沖影響。通常，噪聲濾波器（也被稱(chēng)為共模濾波器（CMF))和靜電放電（ESD)保護(hù)電路 與通信系統(tǒng)的其它電路一起被安裝到印刷電路板（PCB)，以分別降低差分信號(hào)線(xiàn)上的共模 噪聲和抑制大的瞬態(tài)電尖峰脈沖。元件的這種配置占用PCB上的大區(qū)域，這在移動(dòng)電子設(shè) 備中是不利的。
[0003] 因此，具有用于制造提供保護(hù)免受大的電氣瞬態(tài)影響并且提供噪聲濾除的半導(dǎo)體 組件的結(jié)構(gòu)和方法將是有利的。結(jié)構(gòu)和方法具有成本效益地實(shí)施將是進(jìn)一步有利的。 實(shí)用新型內(nèi)容
[0004] 本實(shí)用新型要解決的一個(gè)技術(shù)問(wèn)題是保護(hù)免受大的電氣瞬態(tài)影響并且濾除噪聲。
[0005] 根據(jù)本實(shí)用新型的一個(gè)方面，提供一種電子組件，其包含：包含第一線(xiàn)圈和第二線(xiàn) 圈的共模濾波器，第一線(xiàn)圈具有螺旋形狀、中心區(qū)域、外部區(qū)域、第一端子和第二端子，并且 第二線(xiàn)圈具有螺旋形狀、中心區(qū)域、外部區(qū)域、第一端子和第二端子，其中第一線(xiàn)圈的第一 端子形成在中心區(qū)域的第一部分中，第二線(xiàn)圈的第一端子形成在中心區(qū)域的第二部分中， 第一線(xiàn)圈的第二端子形成在外部區(qū)域的第一部分中，并且第二線(xiàn)圈的第二端子形成在外部 區(qū)域的第二部分中，并且其中中心區(qū)域橫向地被第一線(xiàn)圈和第二線(xiàn)圈限制邊界并且外部區(qū) 域不被第一線(xiàn)圈和第二線(xiàn)圈包圍；以及具有第一端子和第二端子的保護(hù)設(shè)備，保護(hù)設(shè)備的 第一端子耦合到第一線(xiàn)圈的第一端子并且保護(hù)設(shè)備的第二端子耦合到第二線(xiàn)圈的第一端 子。
[0006] 在一個(gè)實(shí)施方案中，第一線(xiàn)圈和第二線(xiàn)圈的第一端子為焊墊。
[0007] 在一個(gè)實(shí)施方案中，第一端子包含銅。
[0008] 在一個(gè)實(shí)施方案中，第一線(xiàn)圈和第二線(xiàn)圈的第二端子為焊墊。
[0009] 在一個(gè)實(shí)施方案中，第一線(xiàn)圈和第二線(xiàn)圈的第二端子包含導(dǎo)電材料，其選自包含 銅、鋁、銀和金的導(dǎo)電材料的組。
[0010] 在一個(gè)實(shí)施方案中，共模濾波器由第一半導(dǎo)體芯片形成，第一半導(dǎo)體芯片包含具 有大于約100歐姆-厘米的電阻率的襯底，并且保護(hù)設(shè)備由第二半導(dǎo)體芯片形成，第二半導(dǎo) 體芯片包含具有小于1歐姆-厘米的電阻率的襯底。
[0011] 根據(jù)本實(shí)用新型的另一方面，提供一種電子組件，其包含：第一半導(dǎo)體芯片，所述 第一半導(dǎo)體芯片包含：具有主表面的半導(dǎo)體材料；在半導(dǎo)體材料上方的第一介電層；形成 在第一介電層上方的共模濾波器，其中共模濾波器包括第一線(xiàn)圈、第二線(xiàn)圈、內(nèi)部區(qū)域和外 部區(qū)域，第一線(xiàn)圈和第二線(xiàn)圈充當(dāng)內(nèi)部區(qū)域的邊界，第一線(xiàn)圈在第一介電層上方，第一線(xiàn)圈 具有螺旋形狀、第一端子和第二端子，第一線(xiàn)圈的第一端子在內(nèi)部區(qū)域的第一部分中并且 第一線(xiàn)圈的第二端子在外部區(qū)域的第一部分中；第二介電層在第一線(xiàn)圈和第一介電層上 方；并且第二線(xiàn)圈在第二介電層上方，第二線(xiàn)圈具有螺旋形狀、第一端子和第二端子，第二 線(xiàn)圈的第一端子在內(nèi)部區(qū)域的第二部分中并且第二線(xiàn)圈的第二端子在外部區(qū)域的第二部 分中；第二半導(dǎo)體芯片，所述第二半導(dǎo)體芯片包含：具有主表面的半導(dǎo)體材料；由第二半導(dǎo) 體芯片的半導(dǎo)體材料形成的保護(hù)結(jié)構(gòu)，保護(hù)結(jié)構(gòu)具有多個(gè)焊墊；將第一線(xiàn)圈的第二端子耦 合到多個(gè)焊墊的第一焊墊的第一電互連件；以及將第二線(xiàn)圈的第二端子耦合到多個(gè)焊墊的 第二焊墊的第二電互連件。
[0012] 在一個(gè)實(shí)施方案中，其中第一半導(dǎo)體芯片的第二介電層被配置成將第一線(xiàn)圈磁耦 合到第二線(xiàn)圈。
[0013] 在一個(gè)實(shí)施方案中，第一線(xiàn)圈的第一端子為具有第一暴露的金屬表面的第一焊 墊，并且第二線(xiàn)圈的第一端子為具有第二暴露的金屬表面的第二焊墊。
[0014] 在一個(gè)實(shí)施方案中，第一暴露的金屬表面和第二暴露的金屬表面包含導(dǎo)電材料， 其選自包含銅、銀、金和鋁的導(dǎo)電材料的組。
[0015] 在一個(gè)實(shí)施方案中，第一電互連件為第一接合線(xiàn)并且第二電互連件為第二接合 線(xiàn)。
[0016] 在一個(gè)實(shí)施方案中，第一線(xiàn)圈的第二端子為具有第三暴露的金屬表面的第三焊 墊，并且第二線(xiàn)圈的第二端子為具有第四暴露的金屬表面的第四焊墊。
[0017] 在一個(gè)實(shí)施方案中，第三暴露的金屬表面和第四暴露的金屬表面包含導(dǎo)電材料， 其選自包含銅、銀、金和鋁的導(dǎo)電材料的組。
[0018] 在一個(gè)實(shí)施方案中，電子組件進(jìn)一步包括耦合到第一線(xiàn)圈的第一端子的第三電互 連件和耦合到第二線(xiàn)圈的第一端子的第四電互連件。
[0019] 根據(jù)本實(shí)用新型的另一方面，提供一種電子組件，其包括：包括共模濾波器的半 導(dǎo)體芯片，所述共模濾波器具有第一通道并且包括被配置成提供第一中心區(qū)域的橫向邊界 的第一線(xiàn)圈和第二線(xiàn)圈，所述第一線(xiàn)圈具有螺旋形狀、第一端子和第二端子，所述第一端子 在所述第一中心區(qū)域的第一部分中，并且所述第二端子在第一非中心區(qū)域的第一部分中； 所述第二線(xiàn)圈具有螺旋形狀、第一端子和第二端子，所述第二線(xiàn)圈的第一端子在所述第一 中心區(qū)域的第二部分中，并且所述第二線(xiàn)圈的第二端子在所述第一非中心區(qū)域的第二部分 中，其中所述第一非中心區(qū)域在所述第一線(xiàn)圈和所述第二線(xiàn)圈的螺旋形狀的外面；包括保 護(hù)結(jié)構(gòu)的第二半導(dǎo)體芯片，所述保護(hù)結(jié)構(gòu)具有多個(gè)焊墊；所述第一線(xiàn)圈的第二端子電耦合 到所述多個(gè)焊墊中的第一焊墊；以及所述第二線(xiàn)圈的第二端子電耦合到所述多個(gè)焊墊中的 第二焊墊。
[0020] 在一個(gè)實(shí)施方案中，所述共模濾波器具有第二通道并且包括被配置成具有第二中 心區(qū)域的橫向邊界的第三線(xiàn)圈和第四線(xiàn)圈，所述第三線(xiàn)圈具有螺旋形狀、第一端子和第二 端子，所述第三線(xiàn)圈的第一端子在所述第二中心區(qū)域的第一部分中，并且所述第三線(xiàn)圈的 第二端子在第二非中心區(qū)域的第一部分中；所述第四線(xiàn)圈具有螺旋形狀、第一端子和第二 端子，所述第四線(xiàn)圈的第一端子在所述第二中心區(qū)域的第二部分中，并且所述第四線(xiàn)圈的 第二端子在所述第二非中心區(qū)域的第二部分中，其中所述第二非中心區(qū)域在第三線(xiàn)圈和第 四線(xiàn)圈的螺旋形狀的外面；所述第三線(xiàn)圈的第二端子電耦合到多個(gè)焊墊中的第三焊墊；以 及所述第四線(xiàn)圈的第二端子電耦合到多個(gè)焊墊中的第四焊墊。
[0021] 在一個(gè)實(shí)施方案中，所述第一焊墊和第二焊墊包括導(dǎo)電材料，所述導(dǎo)電材料選自 包括銅、銀、金和鋁的導(dǎo)電材料的組中。
[0022] 在一個(gè)實(shí)施方案中，所述第二線(xiàn)圈的第二端子通過(guò)第一接合線(xiàn)直接接合到所述第 一焊墊的導(dǎo)電材料，并且所述第二線(xiàn)圈的第二端子通過(guò)第二接合線(xiàn)直接接合到所述第二焊 墊的導(dǎo)電材料。
[0023] 在一個(gè)實(shí)施方案中，所述第一線(xiàn)圈被配置成具有與第二線(xiàn)圈元件橫向相鄰的第一 線(xiàn)圈元件以及所述第一線(xiàn)圈元件與所述第二線(xiàn)圈元件之間的第一橫向距離，其中所述第一 橫向距離從小于約〇. 1微米到約14微米范圍，并且其中所述第一線(xiàn)圈元件和所述第二線(xiàn)圈 元件的厚度從小于約〇. 1微米到約14微米范圍。
[0024] 在一個(gè)實(shí)施方案中，所述第一線(xiàn)圈還被配置成具有與第二線(xiàn)圈元件橫向相鄰的第 一線(xiàn)圈元件以及所述第一線(xiàn)圈元件與所述第二線(xiàn)圈元件之間的第一橫向距離，其中所述第 一橫向距離從小于約5微米到約8微米范圍，并且其中所述第一線(xiàn)圈元件和所述第二線(xiàn)圈 元件的厚度從約5微米到約8微米范圍。
[0025] 本實(shí)用新型可以用于電子器件。本實(shí)用新型的一個(gè)有利影響是實(shí)現(xiàn)適合于保護(hù)免 受大的電氣瞬態(tài)影響并且濾除噪聲的組件和方法。

【專(zhuān)利附圖】

【附圖說(shuō)明】
[0026] 通過(guò)結(jié)合附圖閱讀以下詳細(xì)描述，將更好地理解本實(shí)用新型，其中相同的參考字 符指定相同的元件并且其中：
[0027] 圖1為根據(jù)本實(shí)用新型的實(shí)施方案的包含連接到保護(hù)設(shè)備的共模濾波器的半導(dǎo) 體組件的電路示意圖；
[0028] 部分附圖標(biāo)記說(shuō)明：
[0029] 12：CMF
[0030] 14:保護(hù)設(shè)備
[0031] 圖2為根據(jù)本實(shí)用新型的另一實(shí)施方案的包含連接到保護(hù)設(shè)備的共模濾波器的 半導(dǎo)體組件的電路示意圖；
[0032] 圖3為根據(jù)本實(shí)用新型的另一實(shí)施方案的包含連接到保護(hù)設(shè)備的共模濾波器的 半導(dǎo)體組件的頂視圖；
[0033] 圖4為根據(jù)本實(shí)用新型的另一實(shí)施方案的包含連接到保護(hù)設(shè)備的共模濾波器的 半導(dǎo)體組件的電路示意圖；
[0034] 圖5為根據(jù)本實(shí)用新型的另一實(shí)施方案的包含連接到保護(hù)設(shè)備的共模濾波器的 半導(dǎo)體組件的頂視圖；
[0035] 圖6為根據(jù)本實(shí)用新型的另一實(shí)施方案的包含連接到保護(hù)設(shè)備的共模濾波器的 半導(dǎo)體組件的頂視圖；
[0036] 圖7為根據(jù)本實(shí)用新型的實(shí)施方案的在制造的早期階段共模濾波器的橫截面圖；
[0037] 圖8為用于制造圖1至圖6的共模濾波器的線(xiàn)圈圖案的頂視圖；
[0038] 圖9為在制造的后期階段圖7的共模濾波器的橫截面圖；
[0039] 圖10為在制造的后期階段圖8的共模濾波器的橫截面圖；
[0040] 圖11為在制造的后期階段圖9的共模濾波器的橫截面圖；
[0041] 圖12為用于制造圖11的共模濾波器的線(xiàn)圈圖案的頂視圖；
[0042] 圖13為在制造的后期階段圖11的共模濾波器的橫截面圖；
[0043] 圖14為在制造的后期階段圖13的共模濾波器的橫截面圖；
[0044] 圖15為在制造的后期階段圖14的共模濾波器的橫截面圖；以及
[0045] 圖16為在制造的后期階段圖15的共模濾波器的橫截面圖；
[0046] 圖17為在制造的后期階段圖15的共模濾波器的橫截面圖；以及
[0047] 圖18為根據(jù)本實(shí)用新型的實(shí)施方案的共模濾波器的頻率響應(yīng)曲線(xiàn)。
[0048] 為了圖解的簡(jiǎn)單和清晰起見(jiàn)，圖中的元件未必按比例繪制，并且不同圖中的相同 參考字符表示相同的元件。此外，為了描述的簡(jiǎn)單起見(jiàn)而省略了眾所周知的步驟和元件的 描述和細(xì)節(jié)。本文所用的載流電極是指載運(yùn)電流通過(guò)設(shè)備（例如，M0S晶體管的源極或漏 極，或雙極晶體管的發(fā)射極或集電極，或二極管的陰極或陽(yáng)極）的設(shè)備元件，并且控制電極 是指控制電流通過(guò)設(shè)備（例如，M0S晶體管的柵極或雙極晶體管的基極）的設(shè)備元件。盡 管在本文中將設(shè)備解釋為某些n通道或p通道設(shè)備，或某些n型或p型摻雜區(qū)域，但是本領(lǐng) 域普通技術(shù)人員將了解根據(jù)本實(shí)用新型的實(shí)施方案，互補(bǔ)設(shè)備也是可能的。本領(lǐng)域技術(shù)人 員將了解，本文使用的詞"在......期間"、"在......同時(shí)"和"在......時(shí)候"并非是 指在啟動(dòng)動(dòng)作后立即發(fā)生動(dòng)作的精確的術(shù)語(yǔ)，而是指可能在初始動(dòng)作所啟動(dòng)的反應(yīng)之間會(huì) 有某一小的但合理的延遲（例如，傳播延遲）。詞"近似地"、"大約"或"大體上"的使用是 指元件值具有預(yù)期非常接近規(guī)定的值或位置的參數(shù)。然而，如本領(lǐng)域中眾所周知，總是存在 阻礙值或位置如精確所述的小差異。在本領(lǐng)域中公認(rèn)，最高達(dá)約百分之十（10% )(并且對(duì) 于半導(dǎo)體摻雜濃度最高達(dá)百分之二十（2〇%))的差異被認(rèn)為是偏離精確所述的理想目標(biāo) 的合理差異。

【具體實(shí)施方式】
[0049] 一般來(lái)說(shuō)，本實(shí)用新型提供一種包括連接到保護(hù)設(shè)備的共模濾波器的電子組件和 一種用于制造半導(dǎo)體組件的方法。
[0050] 根據(jù)本實(shí)用新型的實(shí)施方案，可以使用一個(gè)或多個(gè)厚的聚酰亞胺層，例如，具有大 于約3微米（ym)的厚度的聚酰亞胺層，將共模濾波器的線(xiàn)圈單片集成在不同的垂直水平。 厚的聚酰亞胺層減少電容并且防止不同的導(dǎo)電層的線(xiàn)圈共同短路。厚的聚酰亞胺也減少渦 電流。
[0051] 圖1為根據(jù)本實(shí)用新型的實(shí)施方案的包含耦合到保護(hù)設(shè)備14的共模濾波器 (CMF) 12的濾波器單元10的方框圖。濾波器單元10可以被稱(chēng)為具有保護(hù)設(shè)備的濾波器或 共模濾波器。根據(jù)保護(hù)設(shè)備為ESD結(jié)構(gòu)或ESD保護(hù)設(shè)備的實(shí)施方案，濾波器單元10可以 被稱(chēng)為具有ESD保護(hù)的共模濾波器或具有ESD保護(hù)的濾波器。在圖1中示出具有輸入IN+ 和IN-(形成差分輸入）以及輸出0UT+和OUT-(形成差分輸出的）的共模濾波器12用于， 其中輸入IN+連接到保護(hù)設(shè)備14的輸入15,輸入IN-連接到保護(hù)設(shè)備14的輸入17,輸出 OUT+連接到保護(hù)設(shè)備14的輸入19,并且輸出OUT-連接到保護(hù)設(shè)備14的輸入21。另外，保 護(hù)設(shè)備14具有被耦合用于接收工作電位（例如，Vss)的源極的端子，所述工作電位可以是 接地電位。
[0052] 圖2為根據(jù)本實(shí)用新型的另一實(shí)施方案的包含耦合到保護(hù)設(shè)備14A的共模濾波器 (CMF) 12A的濾波器單元10A的電路示意圖。應(yīng)注意，參考字符"A"已被附加到參考字符10、 12和14以分別辨別圖1和圖2的濾波器單元、共模濾波器和保護(hù)設(shè)備。濾波器單元10A可 以被稱(chēng)為具有保護(hù)設(shè)備的濾波器或共模濾波器。在圖2中示出包含以差分配置的線(xiàn)圈16 和18的共模濾波器12A。線(xiàn)圈16具有分別形成差分輸入和差分輸出的部分的輸入IN+和 輸出0UT+。線(xiàn)圈18具有分別形成差分輸入和差分輸出的部分的輸入IN-和輸出OUT-。輸 入IN+和IN-形成差分輸入且0UT+和OUT-形成差分輸出。點(diǎn)20和22指示線(xiàn)圈16與線(xiàn) 圈18之間的磁耦合。例如，保護(hù)設(shè)備14A包括連接到線(xiàn)圈16的輸入端子IN+的保護(hù)模塊 24和連接到線(xiàn)圈18的輸入端子IN-的保護(hù)模塊26。保護(hù)模塊24包含一對(duì)二極管28和30 以及齊納二極管32。二極管28的陰極連接到齊納二極管32的陰極，并且二極管30的陽(yáng)極 連接到齊納二極管32的陽(yáng)極。二極管30和32的陽(yáng)極被耦合用于接收工作電位（例如，工 作電位Vss)的源極。根據(jù)實(shí)施方案，工作電位Vss為接地電位。分別地，二極管28和30的 陽(yáng)極和陰極被共同連接在一起以形成輸入15,輸入15連接到線(xiàn)圈16的輸入端子IN+。二 極管28和30可以被稱(chēng)為控向二極管，其中二極管28可以被稱(chēng)為上部或頂部二極管，并且 二極管30可以被稱(chēng)為下部或底部二極管。
[0053] 保護(hù)模塊26包含一對(duì)二極管34和36以及齊納二極管38。二極管34的陰極連接 到齊納二極管38的陰極，并且二極管36的陽(yáng)極連接到齊納二極管38的陽(yáng)極。二極管36 和38的陽(yáng)極被耦合用于接收工作電位（例如，工作電位Vss)的源極。分別地，二極管34和 36的陽(yáng)極和陰極被共同連接在一起以形成輸入17,輸入17連接到線(xiàn)圈18的輸入端子IN-。 二極管34和36可以被稱(chēng)為控向二極管，其中二極管34可以被稱(chēng)為上部或頂部二極管，并 且二極管36可以被稱(chēng)為下部或底部二極管。保護(hù)設(shè)備14A的配置不限于包含包括二極管 28、30和32的保護(hù)模塊24以及包括二極管34、36和38的保護(hù)模塊26。例如，保護(hù)模塊24 和26可以包含被配置成提供保護(hù)免受瞬態(tài)電壓事件影響的齊納二極管或另一電路。另外， 應(yīng)注意，保護(hù)設(shè)備14A被配置成在共模濾波器的差分輸入IN+和IN-處提供保護(hù)。保護(hù)設(shè) 備可以被配置成在共模濾波器的差分輸出0UT+和OUT-處提供保護(hù)，或在共模濾波器的差 分輸入IN+和IN-處和在共模濾波器（如圖4中所示）的差分輸出0UT+和OUT-處提供保 護(hù)，或在共模濾波器的輸入IN+和輸出OUT-處提供保護(hù)，或在共模濾波器的輸入IN-和輸 出OUT-處提供保護(hù)，或在共模濾波器的單輸入（即，輸入IN+或輸入IN-)或單輸出（即， 輸出0UT+或輸出0UT-)處提供保護(hù)。
[0054] 濾波器單元10或10A可以被稱(chēng)為雙管芯單通道設(shè)備，其中單通道由一個(gè)半導(dǎo)體管 芯或芯片形成，并且保護(hù)設(shè)備14可以由另一個(gè)半導(dǎo)體管芯或芯片形成。保護(hù)設(shè)備14不限 于由半導(dǎo)體管芯或單個(gè)半導(dǎo)體管芯形成。另外，形成共模濾波器的半導(dǎo)體管芯的數(shù)量不受 限制。
[0055] 圖3為根據(jù)本實(shí)用新型的另一實(shí)施方案的濾波器單元50的頂視圖。濾波器單元 50包含電連接到例如保護(hù)設(shè)備14B的線(xiàn)圈（例如，由半導(dǎo)體芯片48形成的線(xiàn)圈16和18)。 為了一般性的緣故并且為了指示保護(hù)設(shè)備14B的配置可能不同于保護(hù)設(shè)備14和保護(hù)設(shè)備 14A的配置，參考字符"B"已被附加到參考字符14。更具體來(lái)說(shuō)，線(xiàn)圈16具有輸入IN+和 輸出OUT+并且線(xiàn)圈18具有輸入IN-和輸出OUT-。線(xiàn)圈16和18可以被單片集成到半導(dǎo) 體襯底中、從半導(dǎo)體襯底被單片集成或被單片集成在半導(dǎo)體襯底上。保護(hù)設(shè)備14B具有端 子或焊墊52和54。根據(jù)保護(hù)設(shè)備14B包含參照?qǐng)D2所述的保護(hù)模塊24和26 (即，保護(hù)設(shè) 備14B可以被配置成保護(hù)設(shè)備14A)的實(shí)施方案，焊墊52分別連接到二極管28和30的陽(yáng) 極和陰極，并且焊墊54分別連接到二極管34和36的陽(yáng)極和陰極。因此，焊墊52和54可 以分別充當(dāng)或形成輸入15和17的部分。
[0056] 輸入IN+通過(guò)接合線(xiàn)60電連接到保護(hù)設(shè)備14B的焊墊52,并且輸入IN-通過(guò)接合 線(xiàn)62電連接到焊墊54。根據(jù)實(shí)施方案，保護(hù)設(shè)備14B形成在與半導(dǎo)體芯片48分離的半導(dǎo) 體芯片上或由所述半導(dǎo)體芯片形成。保護(hù)設(shè)備14B和半導(dǎo)體芯片48被安裝到引線(xiàn)框（未 示出），其具有至少兩個(gè)引線(xiàn)框標(biāo)志板（未示出）和多個(gè)引線(xiàn)框引線(xiàn)（未示出），其中使至 少兩個(gè)引線(xiàn)框標(biāo)志板彼此電隔離并且與多個(gè)引線(xiàn)框引線(xiàn)電隔離。保護(hù)設(shè)備14B的半導(dǎo)體芯 片被安裝到引線(xiàn)框標(biāo)志板，并且半導(dǎo)體芯片48被安裝到另一引線(xiàn)框標(biāo)志板。如上所述，使 保護(hù)設(shè)備14B和半導(dǎo)體芯片48被安裝到的引線(xiàn)框標(biāo)志板彼此電隔離。共模濾波器12A的 輸入IN+通過(guò)接合線(xiàn)61電耦合到引線(xiàn)框引線(xiàn)，共模濾波器12A的輸入IN-通過(guò)接合線(xiàn)63 電耦合到引線(xiàn)框引線(xiàn)，共模濾波器12A的輸出0UT+通過(guò)接合線(xiàn)65電耦合到引線(xiàn)框引線(xiàn)，并 且共模濾波器12A的輸出OUT-通過(guò)接合線(xiàn)67電耦合到引線(xiàn)框引線(xiàn)，其中引線(xiàn)框引線(xiàn)優(yōu)選 是彼此分離的引線(xiàn)框引線(xiàn)。另外，保護(hù)設(shè)備14B被安裝到的引線(xiàn)框標(biāo)志板電耦合到工作電 位Vss的源極，工作電位Vss可以是例如接地電位，而半導(dǎo)體芯片48被安裝到的引線(xiàn)框標(biāo)志 板是電浮的，即，不連接到電位的源極。
[0057] 為完整起見(jiàn)，參照?qǐng)D6至圖15描述用于制造線(xiàn)圈16和18的方法。
[0058] 圖4為根據(jù)本實(shí)用新型的另一實(shí)施方案的包含耦合到保護(hù)設(shè)備14C的共模濾波器 (CMF) 12的濾波器單元70的示意圖。濾波器單元70可以被稱(chēng)為具有保護(hù)設(shè)備的濾波器或 共模濾波器。根據(jù)保護(hù)設(shè)備為ESD結(jié)構(gòu)或ESD保護(hù)設(shè)備的實(shí)施方案，濾波器單元70可以被 稱(chēng)為具有ESD保護(hù)的共模濾波器或具有ESD保護(hù)的濾波器。在圖4中示出具有輸入IN+和 IN-(形成差分輸入）以及輸出0UT+和OUT-(形成差分輸出）的共模濾波器12,的其中輸 入IN+連接到保護(hù)設(shè)備14C的輸入15,輸入IN-連接到保護(hù)設(shè)備14C的輸入17,輸出0UT+ 連接到保護(hù)設(shè)備14C的輸入19,并且輸出OUT-連接到保護(hù)設(shè)備14C的輸入21。保護(hù)設(shè)備 14C包括參照?qǐng)D2所述的保護(hù)模塊24和26,并且進(jìn)一步包括保護(hù)模塊24A和26A。根據(jù)圖 4的實(shí)施方案，保護(hù)模塊24A類(lèi)似于保護(hù)模塊24,并且保護(hù)模塊26A類(lèi)似于保護(hù)模塊26。參 考字符"A"已被附加到參考字符24和26,以及保護(hù)模塊24的二極管28、30和32以及保護(hù) 模塊26的二極管34、36和38以辨別這兩個(gè)模塊。因此，保護(hù)模塊24A的二極管28A、30A和 32A的連接配置類(lèi)似于保護(hù)模塊24的二極管28、30和32的連接配置，并且保護(hù)模塊26A的 二極管34A、36A和38A的連接配置類(lèi)似于保護(hù)模塊26的二極管34、36和38的連接配置。
[0059] 保護(hù)設(shè)備14C的配置不限于包含包括二極管28、30和32的保護(hù)模塊24、包括二極 管34、36和38的保護(hù)模塊26、包括二極管28A、30A和32A的保護(hù)模塊24A，以及包括二極 管34A、36A和38A的保護(hù)模塊26。例如，保護(hù)模塊24、24A、26和26A可以包含被配置成提 供保護(hù)免受瞬態(tài)電壓事件影響的齊納二極管或另一電路。
[0060] 圖5為根據(jù)本實(shí)用新型的另一實(shí)施方案的包含兩對(duì)線(xiàn)圈的濾波器單元80的頂視 圖。因?yàn)闉V波器單元80包括兩對(duì)線(xiàn)圈，所以濾波器單元80可以被稱(chēng)為雙通道設(shè)備。濾波 器單元80包含線(xiàn)圈，例如，由電連接到例如保護(hù)設(shè)備14C的半導(dǎo)體芯片48和48A形成的線(xiàn) 圈16和18。參考字符"A"已被附加到參考字符48以辨別半導(dǎo)體芯片，并且根據(jù)這個(gè)實(shí)施 方案，半導(dǎo)體芯片48和48A的電路配置是相同的。應(yīng)注意，半導(dǎo)體芯片48和48A的電路配 置不受限制并且半導(dǎo)體芯片48的電路配置可能不同于半導(dǎo)體芯片48A的電路配置。已參 照?qǐng)D2描述半導(dǎo)體芯片48以及線(xiàn)圈16和18。根據(jù)保護(hù)設(shè)備14C包括類(lèi)似于保護(hù)設(shè)備14、 14A、14B的保護(hù)設(shè)備的實(shí)施方案，保護(hù)設(shè)備14C具有端子或焊墊52、54、52A和54A，其中焊 墊52分別連接到二極管28和30的陽(yáng)極和陰極，焊墊54分別連接到二極管34和36的陽(yáng) 極和陰極，焊墊52A分別連接到二極管28A和30A的陽(yáng)極和陰極，并且焊墊54A分別連接到 二極管34A和36A的陽(yáng)極和陰極。
[0061] 半導(dǎo)體芯片48的輸入IN+通過(guò)接合線(xiàn)60電連接到保護(hù)設(shè)備14C的焊墊52,并且 半導(dǎo)體芯片48的輸入IN-通過(guò)接合線(xiàn)62電連接到焊墊54。半導(dǎo)體芯片48A的輸入IN+通 過(guò)接合線(xiàn)60A電連接到保護(hù)設(shè)備14C的焊墊52A，并且半導(dǎo)體芯片48A的輸入IN-通過(guò)接合 線(xiàn)62A電連接到焊墊54A。根據(jù)實(shí)施方案，保護(hù)設(shè)備14C形成在與半導(dǎo)體芯片48和48A分 離的半導(dǎo)體芯片上或由所述半導(dǎo)體芯片形成。根據(jù)實(shí)施方案，半導(dǎo)體芯片48和48A是相同 的，然而，參考字符"A"已被附加到參考字符48以辨別這兩個(gè)芯片。半導(dǎo)體芯片48可以包 含共模濾波器12,并且半導(dǎo)體芯片48A可以包含共模濾波器12A。保護(hù)設(shè)備14C以及半導(dǎo) 體芯片48和48A被安裝到引線(xiàn)框（未示出），所述引線(xiàn)框具有至少三個(gè)引線(xiàn)框標(biāo)志板（未 示出）和多個(gè)引線(xiàn)框引線(xiàn)（未示出），其中使至少三個(gè)引線(xiàn)框標(biāo)志板彼此電隔離并且與多個(gè) 引線(xiàn)框引線(xiàn)電隔離。保護(hù)設(shè)備14C的半導(dǎo)體芯片被安裝到引線(xiàn)框標(biāo)志板，半導(dǎo)體芯片48被 安裝到另一引線(xiàn)框標(biāo)志板，并且半導(dǎo)體芯片48A被安裝到另一引線(xiàn)框標(biāo)志板。如上所述，使 保護(hù)設(shè)備14C以及半導(dǎo)體芯片48和48A被安裝到的引線(xiàn)框標(biāo)志板彼此電隔離。半導(dǎo)體芯 片48的輸入IN+通過(guò)接合線(xiàn)61電耦合到引線(xiàn)框引線(xiàn)，半導(dǎo)體芯片48的輸入IN-通過(guò)接合 線(xiàn)63電耦合到引線(xiàn)框引線(xiàn)，半導(dǎo)體芯片48的輸出0UT+通過(guò)接合線(xiàn)65電耦合到引線(xiàn)框引 線(xiàn)，并且半導(dǎo)體芯片48的輸出OUT-通過(guò)接合線(xiàn)67電耦合到引線(xiàn)框引線(xiàn)，其中引線(xiàn)框引線(xiàn) 優(yōu)選是彼此分離的引線(xiàn)框引線(xiàn)。半導(dǎo)體芯片48A的輸入IN+通過(guò)接合線(xiàn)61A電耦合到引線(xiàn) 框引線(xiàn)，半導(dǎo)體芯片48A的輸入IN-通過(guò)接合線(xiàn)63A電耦合到引線(xiàn)框引線(xiàn)，半導(dǎo)體芯片48A 的輸出0UT+通過(guò)接合線(xiàn)65A電耦合到引線(xiàn)框引線(xiàn)，并且半導(dǎo)體芯片48A的輸出OUT-通過(guò) 接合線(xiàn)67A電耦合到引線(xiàn)框引線(xiàn)，其中引線(xiàn)框引線(xiàn)優(yōu)選是彼此分離的引線(xiàn)框引線(xiàn)。另外，保 護(hù)設(shè)備14C被安裝到的引線(xiàn)框標(biāo)志板電耦合到工作電位Vss的源極，工作電位Vss可以是例 如接地電位，而半導(dǎo)體芯片48和48A被安裝到的引線(xiàn)框標(biāo)志板是電浮的，S卩，不連接到電位 的源極。
[0062] 圖6為根據(jù)本實(shí)用新型的另一實(shí)施方案的包含三對(duì)線(xiàn)圈的濾波器單元90的頂視 圖。因?yàn)闉V波器單元90包括三對(duì)線(xiàn)圈，所以濾波器單元90可以被稱(chēng)為三通道設(shè)備。濾波 器單元90包含線(xiàn)圈，例如，由電連接到例如保護(hù)設(shè)備14D和14E的半導(dǎo)體芯片48B、48C和 48D形成的線(xiàn)圈16和18。參考字符和"D"已被附加到參考字符48以辨別半導(dǎo) 體芯片，并且根據(jù)這個(gè)實(shí)施方案，半導(dǎo)體芯片48B、48C和48D的電路配置彼此是相同的并且 與半導(dǎo)體芯片48相同。已參照?qǐng)D3和圖5描述保護(hù)設(shè)備14B和14C。應(yīng)注意，半導(dǎo)體芯片 48B、48C和48D的電路配置不受限制，并且半導(dǎo)體芯片48B、48C和48D的電路配置可以與半 導(dǎo)體芯片48的電路配置不同或相同。已參照?qǐng)D2描述半導(dǎo)體芯片48以及線(xiàn)圈16和18。
[0063] 半導(dǎo)體芯片48C的輸入IN+通過(guò)接合線(xiàn)60電連接到保護(hù)設(shè)備14B的焊墊52,并且 半導(dǎo)體芯片48C的輸入IN-通過(guò)接合線(xiàn)62電連接到焊墊54。半導(dǎo)體芯片48D的輸入IN+ 通過(guò)接合線(xiàn)60D電連接到保護(hù)設(shè)備14C的焊墊52,并且半導(dǎo)體芯片48D的輸入IN-通過(guò)接 合線(xiàn)62D電連接到焊墊54。半導(dǎo)體芯片48E的輸入IN+通過(guò)接合線(xiàn)60E電連接到保護(hù)設(shè)備 14C的焊墊52A，并且半導(dǎo)體芯片48E的輸入IN-通過(guò)接合線(xiàn)62E電連接到焊墊54A。
[0064] 根據(jù)實(shí)施方案，保護(hù)設(shè)備14B和14C形成在彼此分離并且與半導(dǎo)體芯片48C、48D 和48E分離的半導(dǎo)體芯片上或由所述半導(dǎo)體芯片形成。根據(jù)實(shí)施方案，半導(dǎo)體芯片48C、48D 和48E是相同的，然而，參考字符"C"、"D"和"E"已被附加到參考字符48以辨別這三個(gè)芯 片。半導(dǎo)體芯片48C、48D和48E可以包括共模濾波器12。保護(hù)設(shè)備14B和14C以及半導(dǎo)體 芯片48C、48D和48E被安裝到引線(xiàn)框（未示出），所述引線(xiàn)框具有至少五個(gè)引線(xiàn)框標(biāo)志板 (未示出）和多個(gè)引線(xiàn)框引線(xiàn)（未示出），其中使至少五個(gè)引線(xiàn)框標(biāo)志板彼此電隔離并且與 多個(gè)引線(xiàn)框引線(xiàn)電隔離。
[0065] 保護(hù)設(shè)備14B的半導(dǎo)體芯片被安裝到引線(xiàn)框標(biāo)志板，保護(hù)設(shè)備14C的半導(dǎo)體芯片 被安裝到另一引線(xiàn)框標(biāo)志板，半導(dǎo)體芯片48C被安裝到另一引線(xiàn)框標(biāo)志板，半導(dǎo)體芯片48D被安裝到另一引線(xiàn)框標(biāo)志板，并且半導(dǎo)體芯片48E被安裝到另一引線(xiàn)框標(biāo)志板。如上所述， 使保護(hù)設(shè)備14B和14C以及半導(dǎo)體芯片48C、48D和48E被安裝到的引線(xiàn)框標(biāo)志板彼此電隔 離。
[0066] 半導(dǎo)體芯片48C的輸入IN+通過(guò)接合線(xiàn)61C電耦合到引線(xiàn)框引線(xiàn)，半導(dǎo)體芯片48C 的輸入IN-通過(guò)接合線(xiàn)63C電耦合到引線(xiàn)框引線(xiàn)，半導(dǎo)體芯片48C的輸出0UT+通過(guò)接合線(xiàn) 65C電耦合到引線(xiàn)框引線(xiàn)，并且半導(dǎo)體芯片48C的輸出OUT-通過(guò)接合線(xiàn)67C電耦合到引線(xiàn) 框引線(xiàn)，其中引線(xiàn)框引線(xiàn)優(yōu)選是彼此分離的引線(xiàn)框引線(xiàn)。
[0067] 半導(dǎo)體芯片48D的輸入IN+通過(guò)接合線(xiàn)61D電耦合到引線(xiàn)框引線(xiàn)，半導(dǎo)體芯片48D 的輸入IN-通過(guò)接合線(xiàn)63D電耦合到引線(xiàn)框引線(xiàn)，半導(dǎo)體芯片48D的輸出0UT+通過(guò)接合線(xiàn) 電耦合到引線(xiàn)框引線(xiàn)，并且半導(dǎo)體芯片48D的輸出OUT-通過(guò)接合線(xiàn)67D電耦合到引線(xiàn) 框引線(xiàn)，其中引線(xiàn)框引線(xiàn)優(yōu)選是彼此分離的引線(xiàn)框引線(xiàn)。
[0068] 半導(dǎo)體芯片48E的輸入IN+通過(guò)接合線(xiàn)61E電耦合到引線(xiàn)框引線(xiàn)，半導(dǎo)體芯片48E 的輸入IN-通過(guò)接合線(xiàn)63E電耦合到引線(xiàn)框引線(xiàn)，半導(dǎo)體芯片48E的輸出0UT+通過(guò)接合線(xiàn) 65E電耦合到引線(xiàn)框引線(xiàn)，并且半導(dǎo)體芯片48E的輸出OUT-通過(guò)接合線(xiàn)67E電耦合到引線(xiàn) 框引線(xiàn)，其中引線(xiàn)框引線(xiàn)優(yōu)選是彼此分離的引線(xiàn)框引線(xiàn)。另外，保護(hù)設(shè)備14B和14C被安裝 到的引線(xiàn)框標(biāo)志板電耦合到工作電位Vss的源極，工作電位Vss可以是例如接地電位，而半 導(dǎo)體芯片48C、48D和48E被安裝到的引線(xiàn)框標(biāo)志板是電浮的，S卩，不連接到電位的源極或彼 此。
[0069]圖7為根據(jù)本實(shí)用新型的實(shí)施方案的在制造期間的半導(dǎo)體組件200(例如，共模濾 波器）的部分的橫截面圖。在圖7中示出具有相對(duì)表面204和206的半導(dǎo)體材料202。表 面204也被稱(chēng)為前表面或上表面，并且表面206也被稱(chēng)為下表面或后表面。根據(jù)這個(gè)實(shí)施 方案，半導(dǎo)體材料202包含摻雜p型導(dǎo)電率的雜質(zhì)材料的半導(dǎo)體襯底并且具有至少約10歐 姆-厘米（Q-cm)的電阻率。優(yōu)選地，襯底202的電阻率為100Q-cm。更優(yōu)選地，襯底202的 電阻率為500Q-cm或更多，并且甚至更優(yōu)選地，襯底202的電阻率為1，000Q-cm或更多。 襯底202的合適的材料包括硅、化合物半導(dǎo)體材料（例如，氮化鎵、砷化鎵、磷化銦）、III-V族半導(dǎo)體材料、II-VI族半導(dǎo)體材料等。根據(jù)其它實(shí)施方案，半導(dǎo)體材料202包含形成在半 導(dǎo)體襯底上的外延層，其中半導(dǎo)體襯底為摻雜P型雜質(zhì)材料的硅并且具有至少100Q-cm的 電阻率，并且外延層摻雜P型導(dǎo)電率的雜質(zhì)材料并且具有至少100Q-cm的電阻率。應(yīng)注 意，摻雜n型摻雜劑或雜質(zhì)材料的區(qū)域或?qū)颖徽J(rèn)為具有n型導(dǎo)電率或n導(dǎo)電類(lèi)型，并且摻雜 P型摻雜劑或雜質(zhì)材料的區(qū)域或?qū)颖徽J(rèn)為具有P型導(dǎo)電率或P導(dǎo)電類(lèi)型。
[0070] 聚酰亞胺層208形成在半導(dǎo)體襯底202上或由半導(dǎo)體襯底202形成。例如，聚酰 亞胺層208被分配以具有約16ym的厚度，然后對(duì)其旋涂以具有大體平坦的表面和約10ym 的后固化厚度。應(yīng)注意，選擇聚酰亞胺層208的厚度以降低線(xiàn)圈與接觸結(jié)構(gòu)之間的寄生（例 如，寄生電容等）。聚酰亞胺層208可以被分配以具有約16ym的厚度，然后對(duì)其旋涂以具 有大體平坦的表面和至少約4iim的后固化厚度?；蛘撸埘啺穼?08的后固化厚度可以 為至少5iim或至少8iim或至少10iim。合適的光敏聚酰亞胺材料包括以商標(biāo)PMEL出售 的光敏聚醜亞胺（來(lái)自HitachiChemical和DuPontElectronics的Asahi，HDM聚合物涂 層）、聚苯并噁唑（PB0)、二苯并環(huán)丁烯（BCB)等。應(yīng)注意，層208不限于是光敏聚酰亞胺， 而可以是使用光致抗蝕劑圖案化的非光敏材料。
[0071] 應(yīng)注意，在一些實(shí)施方案中，介電材料（未示出）（例如，二氧化硅）的層可以形成 在襯底202上，并且聚酰亞胺層208可以形成在介電材料的層上。
[0072] 仍參看圖7,具有從約1，〇〇〇A到約3,500 A范圍的厚度的黏附層210形成在 聚酰亞胺層208上。黏附層210的適合的材料包括鈦鎢、氮化鈦、鈦、鎢、鉬等。具有從約 1,000 A到約3,500 A范圍的厚度的銅種子層212形成在黏附層210上。例如，層210和 212各約2,000A厚。光阻層214形成在銅種子層212上。優(yōu)選地，光阻層214的厚度被選 擇為比在后續(xù)步驟中要電鍍的銅的厚度厚。例如，光阻層214的厚度為約14pm。
[0073] 簡(jiǎn)單地參看圖8,圖示具有掩模圖案218的掩模216,其用于圖案化光阻層214。光 通過(guò)交叉陰影線(xiàn)區(qū)域以暴露光阻層214的部分。移除暴露于光的光阻層214的部分，從而 暴露銅種子層212的部分。
[0074] 現(xiàn)在參看圖9,在圖案化光阻層214之后，將銅電鍍?cè)阢~種子層244的暴露的部分 上，從而形成接觸結(jié)構(gòu)218和220。電鍍銅會(huì)形成例如參照?qǐng)D1至圖6所述的感應(yīng)器的線(xiàn)圈 16和18。應(yīng)注意，形成在黏附層210上的材料不限于是銅并且可以是金、銀、鋁等。應(yīng)進(jìn)一 步注意，感應(yīng)器包含具有匝數(shù)的線(xiàn)圈，因此線(xiàn)圈可以被稱(chēng)為感應(yīng)器或匝數(shù)。
[0075] 現(xiàn)在參看圖10,移除光阻層214,從而暴露銅種子層212的部分。使用例如濕蝕刻 工藝移除銅種子層212的暴露的部分和在銅種子層212的暴露的部分下面的黏附層210的 部分。應(yīng)注意，可以使用不同的蝕刻材料移除銅種子層212和黏附層210。或者，干蝕刻可 以用于移除層212和210的暴露的部分。
[0076] 根據(jù)包括單線(xiàn)圈的實(shí)施方案，鈍化層可以形成在線(xiàn)圈16上和介電層208的暴露的 部分以形成半導(dǎo)體芯片的共模濾波器。然而，這不是一種限制并且可以形成額外的線(xiàn)圈層 以使額外的線(xiàn)圈與線(xiàn)圈16結(jié)合在一起，如下所述。
[0077] 現(xiàn)在參看圖11，聚酰亞胺層222形成在聚酰亞胺層208的暴露的部分、接觸結(jié)構(gòu) 218和220的暴露的部分以及線(xiàn)圈16上。例如，聚酰亞胺層222被分配以具有約16iim的 厚度，然后對(duì)其旋涂以具有大體平坦的表面和約10ym的后固化厚度。應(yīng)注意，選擇聚酰亞 胺層222的厚度以降低線(xiàn)圈、接觸結(jié)構(gòu)218和220、線(xiàn)圈16和要電鍍?cè)诰埘啺穼?22上方 的銅層之間的寄生（例如，寄生電容等）。例如，聚酰亞胺層222被分配以具有約16iim的 厚度，然后對(duì)其旋涂以具有大體平坦的表面和至少約4 的后固化厚度?；蛘撸埘啺?層222的后固化厚度可以為至少5iim或至少8iim或至少10iim。適合的光敏聚酰亞胺材料 包括以商標(biāo)PIMEL出售的光敏聚醜亞胺（來(lái)自HitachiChemical和DuPontElectronics 的Asahi，HDM聚合物涂層）、聚苯并噁唑（PB0)、二苯并環(huán)丁烯（BCB)等。應(yīng)注意，層222不 限于是光敏聚酰亞胺，而可以是使用光致抗蝕劑圖案化的非光敏材料。
[0078] 通過(guò)暴露于電磁輻射，然后執(zhí)行顯影步驟，移除在接觸結(jié)構(gòu)218和220的部分上方 的聚酰亞胺層222的部分。在移除暴露于電磁輻射的部分之后，固化聚酰亞胺層222。移除 聚酰亞胺層222的暴露的部分會(huì)暴露接觸結(jié)構(gòu)218和220的部分。
[0079] 仍參看圖11，具有從約1,000A到約3,500A范圍的厚度的黏附層224形成在聚 酰亞胺層222上和接觸結(jié)構(gòu)218和220的暴露的部分上。黏附層224的適合的材料包括鈦 鎢、氮化鈦、鈦、鎢、鉬等。具有從約1,000A到約3,500A范圍的厚度的銅種子層226形 成在黏附層224上。光阻層228形成在銅種子層226上。優(yōu)選地，光阻層228的厚度被選 擇為大于要電鍍?cè)阢~種子層226上的銅層的厚度。形成在黏附層224上的材料不限于是銅 并且可以是金、銀、鋁等。光阻層228的厚度可以從約5ym到約20ym范圍并且可以是例 如約14pm。如本領(lǐng)域技術(shù)人員將了解，由于線(xiàn)寬的定義限制，光阻層228的厚度可能是受 工藝限制的。
[0080] 簡(jiǎn)單地參看圖12,圖示具有掩模圖案232的掩模230,其用于圖案化光阻層228。 光通過(guò)交叉陰影線(xiàn)區(qū)域以暴露光阻層228的部分。移除暴露于光的光阻層228的部分，從 而暴露銅種子層226的部分。
[0081] 現(xiàn)在參看圖13,在圖案化光阻層228之后，將銅電鍍?cè)阢~種子層226的暴露的部 分上，從而形成具有表面246并且從接觸結(jié)構(gòu)218延伸的接觸結(jié)構(gòu)232,形成具有表面248 并且從觸點(diǎn)220延伸的接觸結(jié)構(gòu)234,并且形成感應(yīng)器（例如，在圖1至圖6中所示的感應(yīng) 器）的線(xiàn)圈18。
[0082] 現(xiàn)在參看圖14,移除光阻層228,從而暴露銅種子層226的部分。使用例如濕蝕刻 工藝移除銅種子層226的暴露的部分和在銅種子層226的暴露的部分下面的黏附層224的 部分。聚酰亞胺層236形成在聚酰亞胺層222的暴露的部分、接觸結(jié)構(gòu)232和234的暴露 的部分以及線(xiàn)圈18上。例如，聚酰亞胺層236被分配以具有約16ym的厚度，然后對(duì)其旋 涂以形成大體平坦的表面。應(yīng)注意，在固化后，聚酰亞胺層236的厚度為至少約5ym并且 可以為約10um。選擇聚酰亞胺層236的厚度以降低線(xiàn)圈接觸結(jié)構(gòu)232和234、線(xiàn)圈18和 要電鍍?cè)诰埘啺穼?36上方的銅層之間的寄生（例如，寄生電容）。已參照聚酰亞胺層 222描述適合的光敏聚酰亞胺材料。
[0083] 現(xiàn)在參看圖15,通過(guò)暴露于電磁輻射，然后執(zhí)行顯影步驟，移除在接觸結(jié)構(gòu)232和 234的部分上方的聚酰亞胺層236的部分。在移除暴露于電磁輻射的部分之后，固化聚酰亞 胺層236。移除聚酰亞胺層236的暴露的部分會(huì)分別暴露接觸結(jié)構(gòu)232和234的表面246 和248的部分。
[0084] 現(xiàn)在參看圖16,在接觸結(jié)構(gòu)232或234的導(dǎo)電材料可以變成氧化的實(shí)施方案中，具 有從約1Um到約5ym范圍的厚度的保護(hù)層250和252分別形成在接觸結(jié)構(gòu)232和234的 表面246和248上方。例如，在接觸結(jié)構(gòu)232和234的導(dǎo)電材料是銅的實(shí)施方案中，保護(hù)層 250和252可以是鎳-金層?；蛘?，保護(hù)層250和252可以是鎳、鈀、鋁等。
[0085] 現(xiàn)在參看圖17,接合線(xiàn)被形成以接觸保護(hù)層250。例如，接觸結(jié)構(gòu)232和保護(hù)層 250形成圖3、圖5和圖6的端子52,并且接觸結(jié)構(gòu)234和保護(hù)層252形成圖3、圖5和圖6 的觸點(diǎn)54。根據(jù)這個(gè)實(shí)例，與端子52接觸的接合線(xiàn)是接合線(xiàn)60,并且與端子54接觸的接 合線(xiàn)是接合線(xiàn)62。
[0086] 根據(jù)本實(shí)用新型的實(shí)施方案，形成共模濾波器的線(xiàn)圈或螺旋線(xiàn)的導(dǎo)電層具有從小 于約〇. 1微米（Um)到約14微米范圍的厚度，并且螺旋線(xiàn)之間的橫向間距從小于約0. 1微 米（um)到約14微米范圍。在一些實(shí)施方案中，厚度和橫向間距從約5iim到約8iim范圍。 [0087]圖18為根據(jù)本實(shí)用新型的實(shí)施方案的半導(dǎo)體組件（例如，濾波器單元10、10A、50、 70、80和90)的頻率響應(yīng)曲線(xiàn)300。更具體來(lái)說(shuō)，頻率響應(yīng)曲線(xiàn)300說(shuō)明根據(jù)本實(shí)用新型的 實(shí)施方案配置和制造的濾波器單元的差模傳輸頻率響應(yīng)曲線(xiàn)302和共模傳輸頻率響應(yīng)曲 線(xiàn)304。曲線(xiàn)302說(shuō)明差分信號(hào)通過(guò)濾波器單元而無(wú)大量的衰減，S卩，曲線(xiàn)302大體是平的 并且損失低，其中在_3dB點(diǎn)處由衰減引起的截止頻率在6千兆赫（GHz)與7GHz之間。曲 線(xiàn)304說(shuō)明濾波器單元可以抑制的共模噪聲的量。理想的情況是，共模濾波器的頻率范圍 寬并且衰減高。曲線(xiàn)304顯示在從約450兆赫（MHz)到約8. 5GHz內(nèi)存在-10dB或更多衰 減，這指示在寬的頻率范圍內(nèi)的強(qiáng)衰減。
[0088] 到目前為止，應(yīng)了解，已提供包括連接到ESD保護(hù)設(shè)備的CMF的電子組件和用于制 造電子組件的方法。優(yōu)點(diǎn)包括小外廓、低剖面、組合CMF與ESD保護(hù)設(shè)備的單一封裝解決方 案；良好的CMF性能；多達(dá)至少6GHz的差分帶寬；在500兆赫下-15dB的額定的共模抑制； 具成本效益的解決方案。另外，對(duì)線(xiàn)圈包圍的觸點(diǎn)可以進(jìn)行壓焊，從而節(jié)省管芯面積，或?qū)?與線(xiàn)圈橫向相鄰的觸點(diǎn)可以進(jìn)行壓焊。
[0089] 根據(jù)本實(shí)用新型的一個(gè)方面，提供一種電子組件，其包含：包含第一線(xiàn)圈和第二線(xiàn) 圈的共模濾波器，第一線(xiàn)圈具有螺旋形狀、中心區(qū)域、外部區(qū)域、第一端子和第二端子，并且 第二線(xiàn)圈具有螺旋形狀、中心區(qū)域、外部區(qū)域、第一端子和第二端子，其中第一線(xiàn)圈的第一 端子形成在中心區(qū)域的第一部分中，第二線(xiàn)圈的第一端子形成在中心區(qū)域的第二部分中， 第一線(xiàn)圈的第二端子形成在外部區(qū)域的第一部分中，并且第二線(xiàn)圈的第二端子形成在外部 區(qū)域的第二部分中，并且其中中心區(qū)域橫向地以第一線(xiàn)圈和第二線(xiàn)圈為邊界并且外部區(qū)域 不被第一線(xiàn)圈和第二線(xiàn)圈包圍；以及具有第一端子和第二端子的保護(hù)設(shè)備，保護(hù)設(shè)備的第 一端子耦合到第一線(xiàn)圈的第一端子并且保護(hù)設(shè)備的第二端子耦合到第二線(xiàn)圈的第一端子。
[0090] 在一個(gè)實(shí)施方案中，第一線(xiàn)圈和第二線(xiàn)圈的第一端子為焊墊。
[0091] 在一個(gè)實(shí)施方案中，第一端子包含銅。
[0092] 在一個(gè)實(shí)施方案中，第一線(xiàn)圈和第二線(xiàn)圈的第二端子為焊墊。
[0093] 在一個(gè)實(shí)施方案中，第一線(xiàn)圈和第二線(xiàn)圈的第二端子包含導(dǎo)電材料，其選自包含 銅、鋁、銀和金的導(dǎo)電材料的組。
[0094] 在一個(gè)實(shí)施方案中，共模濾波器由第一半導(dǎo)體芯片形成，第一半導(dǎo)體芯片包含具 有大于約100歐姆-厘米的電阻率的襯底，并且保護(hù)設(shè)備由第二半導(dǎo)體芯片形成，第二半導(dǎo) 體芯片包含具有小于1歐姆-厘米的電阻率的襯底。
[0095] 根據(jù)本實(shí)用新型的另一方面，提供一種電子組件，其包含：第一半導(dǎo)體芯片，所述 第一半導(dǎo)體芯片包含：具有主表面的半導(dǎo)體材料；在半導(dǎo)體材料上方的第一介電層；形成 在第一介電層上方的共模濾波器，其中共模濾波器包括第一線(xiàn)圈、第二線(xiàn)圈、內(nèi)部區(qū)域和外 部區(qū)域，第一線(xiàn)圈和第二線(xiàn)圈充當(dāng)內(nèi)部區(qū)域的邊界，第一線(xiàn)圈在第一介電層上方，第一線(xiàn)圈 具有螺旋形狀、第一端子和第二端子，第一線(xiàn)圈的第一端子在內(nèi)部區(qū)域的第一部分中并且 第一線(xiàn)圈的第二端子在外部區(qū)域的第一部分中；第二介電層在第一線(xiàn)圈和第一介電層上 方；并且第二線(xiàn)圈在第二介電層上方，第二線(xiàn)圈具有螺旋形狀、第一端子和第二端子，第二 線(xiàn)圈的第一端子在內(nèi)部區(qū)域的第二部分中并且第二線(xiàn)圈的第二端子在外部區(qū)域的第二部 分中；第二半導(dǎo)體芯片，所述第二半導(dǎo)體芯片包含：具有主表面的半導(dǎo)體材料；由第二半導(dǎo) 體芯片的半導(dǎo)體材料形成的保護(hù)結(jié)構(gòu)，保護(hù)結(jié)構(gòu)具有多個(gè)焊墊；將第一線(xiàn)圈的第二端子耦 合到多個(gè)焊墊的第一焊墊的第一電互連件；以及將第二線(xiàn)圈的第二端子耦合到多個(gè)焊墊的 第二焊墊的第二電互連件。
[0096] 在一個(gè)實(shí)施方案中，其中第一半導(dǎo)體芯片的第二介電層被配置成將第一線(xiàn)圈磁耦 合到第二線(xiàn)圈。
[0097] 在一個(gè)實(shí)施方案中，第一線(xiàn)圈的第一端子為具有第一暴露的金屬表面的第一焊 墊，并且第二線(xiàn)圈的第一端子為具有第二暴露的金屬表面的第二焊墊。
[0098] 在一個(gè)實(shí)施方案中，第一暴露的金屬表面和第二暴露的金屬表面包含導(dǎo)電材料， 其選自包含銅、銀、金和鋁的導(dǎo)電材料的組。
[0099] 在一個(gè)實(shí)施方案中，第一電互連件為第一接合線(xiàn)并且第二電互連件為第二接合 線(xiàn)。
[0100] 在一個(gè)實(shí)施方案中，第一線(xiàn)圈的第二端子為具有第三暴露的金屬表面的第三焊 墊，并且第二線(xiàn)圈的第二端子為具有第四暴露的金屬表面的第四焊墊。
[0101] 在一個(gè)實(shí)施方案中，第三暴露的金屬表面和第四暴露的金屬表面包含導(dǎo)電材料， 其選自包含銅、銀、金和鋁的導(dǎo)電材料的組。
[0102] 在一個(gè)實(shí)施方案中，電子組件進(jìn)一步包括耦合到第一線(xiàn)圈的第一端子的第三電互 連件和耦合到第二線(xiàn)圈的第一端子的第四電互連件。
[0103] 根據(jù)本實(shí)用新型的另一方面，提供一種用于制造電子組件的方法，其包含：由半導(dǎo) 體芯片形成共模濾波器，共模濾波器具有第一通道并且包含被配置成提供第一中心區(qū)域的 橫向邊界的第一線(xiàn)圈和第二線(xiàn)圈，第一線(xiàn)圈具有螺旋形狀、第一端子和第二端子，第一端子 在第一中心區(qū)域的第一部分中并且第二端子在第一非中心區(qū)域的第一部分中；第二線(xiàn)圈具 有螺旋形狀、第一端子和第二端子，第二線(xiàn)圈的第一端子在第一中心區(qū)域的第二部分中并 且第二線(xiàn)圈的第二端子在第一非中心區(qū)域的第二部分中，其中第一非中心區(qū)域在第一線(xiàn)圈 和第二線(xiàn)圈的螺旋形狀的外面；由第二半導(dǎo)體芯片形成保護(hù)結(jié)構(gòu)，保護(hù)結(jié)構(gòu)具有多個(gè)焊墊； 將第一線(xiàn)圈的第二端子電耦合到多個(gè)焊墊的第一焊墊；以及將第二線(xiàn)圈的第二端子電耦合 到多個(gè)焊墊的第二焊墊。
[0104] 在一個(gè)實(shí)施方案中，由半導(dǎo)體芯片形成共模濾波器進(jìn)一步包括：形成共模濾波器， 所述共模濾波器具有第二通道并且包含被配置成具有第二中心區(qū)域的橫向邊界的第三線(xiàn) 圈和第四線(xiàn)圈，第三線(xiàn)圈具有螺旋形狀、第一端子和第二端子，第三線(xiàn)圈的第一端子在第二 中心區(qū)域的第一部分中并且第三線(xiàn)圈的第二端子在第二非中心區(qū)域的第一部分中；第四線(xiàn) 圈具有螺旋形狀、第一端子和第二端子，第四線(xiàn)圈的第一端子在第二中心區(qū)域的第二部分 中并且第四線(xiàn)圈的第二端子在第二非中心區(qū)域的第二部分中，其中第二非中心區(qū)域在第三 線(xiàn)圈和第四線(xiàn)圈的螺旋形狀的外面；將第三線(xiàn)圈的第二端子電耦合到多個(gè)焊墊的第三焊 墊；以及將第四線(xiàn)圈的第二端子電耦合到多個(gè)焊墊的第四焊墊。
[0105] 在一個(gè)實(shí)施方案中，方法進(jìn)一步包括：由導(dǎo)電材料形成第一焊墊和第二焊墊，所述 導(dǎo)電材料選自包含銅、銀、金和鋁的導(dǎo)電材料的組。
[0106] 在一個(gè)實(shí)施方案中，將第二線(xiàn)圈的第二端子電耦合到多個(gè)焊墊的第一焊墊包含將 第一接合線(xiàn)直接接合到第一焊墊的導(dǎo)電材料，并且其中將第二線(xiàn)圈的第二端子電耦合到多 個(gè)焊墊的第二焊墊包含將第二接合線(xiàn)直接接合到第二焊墊的導(dǎo)電材料。
[0107] 在一個(gè)實(shí)施方案中，方法進(jìn)一步包括：形成第一線(xiàn)圈以具有橫向與第二線(xiàn)圈元件 相鄰的第一線(xiàn)圈元件以及第一線(xiàn)圈元件與第二線(xiàn)圈元件之間的第一橫向距離，其中第一橫 向距離從小于約0. 1微米到約14微米范圍，并且其中第一線(xiàn)圈元件和第二線(xiàn)圈元件的厚度 從小于約0. 1微米到約14微米范圍。
[0108] 在一個(gè)實(shí)施方案中，方法進(jìn)一步包括：形成第一線(xiàn)圈以具有橫向與第二線(xiàn)圈元件 相鄰的第一線(xiàn)圈元件以及第一線(xiàn)圈元件與第二線(xiàn)圈元件之間的第一橫向距離，其中第一橫 向距離從小于約5微米到約8微米范圍，并且其中第一線(xiàn)圈元件和第二線(xiàn)圈元件的厚度從 約5微米到約8微米范圍。
[0109] 盡管本文已公開(kāi)某些優(yōu)選實(shí)施方案和方法，但是本領(lǐng)域技術(shù)人員從上述公開(kāi)內(nèi)容 將顯而易見(jiàn)，在不脫離本實(shí)用新型的精神和范圍的前提下，可以進(jìn)行此等實(shí)施方案和方法 的變化和修改。其意味著本實(shí)用新型應(yīng)當(dāng)僅限于所附權(quán)利要求書(shū)以及適用法律的規(guī)則和原 則所要求的范圍。
【權(quán)利要求】
1. 一種電子組件，其特征在于包括： 包括第一線(xiàn)圈和第二線(xiàn)圈的共模濾波器，所述第一線(xiàn)圈具有螺旋形狀、中心區(qū)域、外部 區(qū)域、第一端子和第二端子，并且所述第二線(xiàn)圈具有螺旋形狀、所述中心區(qū)域、所述外部區(qū) 域、第一端子和第二端子，其中所述第一線(xiàn)圈的第一端子形成在所述中心區(qū)域的第一部分 中，所述第二線(xiàn)圈的第一端子形成在所述中心區(qū)域的第二部分中，所述第一線(xiàn)圈的第二端 子形成在所述外部區(qū)域的第一部分中，并且所述第二線(xiàn)圈的第二端子形成在所述外部區(qū)域 的第二部分中，并且其中所述中心區(qū)域橫向地被所述第一線(xiàn)圈和所述第二線(xiàn)圈限制邊界， 并且所述外部區(qū)域不被所述第一線(xiàn)圈和所述第二線(xiàn)圈包圍；以及 具有第一端子和第二端子的保護(hù)設(shè)備，所述保護(hù)設(shè)備的第一端子耦合到所述第一線(xiàn)圈 的第一端子，并且所述保護(hù)設(shè)備的第二端子耦合到所述第二線(xiàn)圈的第一端子。
2. 根據(jù)權(quán)利要求1的電子組件，其特征在于所述第一線(xiàn)圈和所述第二線(xiàn)圈的第一端子 為焊墊。
3. 根據(jù)權(quán)利要求1的電子組件，其特征在于所述第一端子包含銅。
4. 根據(jù)權(quán)利要求1的電子組件，其特征在于所述第一線(xiàn)圈和所述第二線(xiàn)圈的第二端子 為焊墊。
5. 根據(jù)權(quán)利要求4的電子組件，其特征在于所述第一線(xiàn)圈和所述第二線(xiàn)圈的第二端子 包含導(dǎo)電材料，所述導(dǎo)電材料選自包括銅、鋁、銀和金的導(dǎo)電材料的組中。
6. 根據(jù)權(quán)利要求1的電子組件，其特征在于所述共模濾波器由第一半導(dǎo)體芯片形成， 所述第一半導(dǎo)體芯片包括具有大于100歐姆-厘米的電阻率的襯底，并且所述保護(hù)設(shè)備由 第二半導(dǎo)體芯片形成，所述第二半導(dǎo)體芯片包括具有小于1歐姆-厘米的電阻率的襯底。
7. -種電子組件，其特征在于包括： 第一半導(dǎo)體芯片，所述第一半導(dǎo)體芯片包括： 具有主表面的半導(dǎo)體材料； 在所述半導(dǎo)體材料上方的第一介電層； 形成在所述第一介電層上方的共模濾波器，其中所述共模濾波器包括第一線(xiàn)圈、第二 線(xiàn)圈、內(nèi)部區(qū)域和外部區(qū)域，所述第一線(xiàn)圈和所述第二線(xiàn)圈充當(dāng)所述內(nèi)部區(qū)域的邊界，所述 第一線(xiàn)圈在所述第一介電層上方，所述第一線(xiàn)圈具有螺旋形狀、第一端子和第二端子，所述 第一線(xiàn)圈的第一端子在所述內(nèi)部區(qū)域的第一部分中，并且所述第一線(xiàn)圈的第二端子在所述 外部區(qū)域的第一部分中；第二介電層在所述第一線(xiàn)圈和所述第一介電層上方；并且所述第 二線(xiàn)圈在所述第二介電層上方，所述第二線(xiàn)圈具有螺旋形狀、第一端子和第二端子，所述第 二線(xiàn)圈的第一端子在所述內(nèi)部區(qū)域的第二部分中，并且所述第二線(xiàn)圈的第二端子在所述外 部區(qū)域的第二部分中； 第二半導(dǎo)體芯片，所述第二半導(dǎo)體芯片包括： 具有主表面的半導(dǎo)體材料； 由所述第二半導(dǎo)體芯片的半導(dǎo)體材料形成的保護(hù)結(jié)構(gòu)，所述保護(hù)結(jié)構(gòu)具有多個(gè)焊墊； 將所述第一線(xiàn)圈的第二端子耦合到所述多個(gè)焊墊中的第一焊墊的第一電互連件；以及 將所述第二線(xiàn)圈的第二端子耦合到所述多個(gè)焊墊中的第二焊墊的第二電互連件。
8. 根據(jù)權(quán)利要求7的電子組件，其特征在于所述第一半導(dǎo)體芯片的第二介電層被配置 成將所述第一線(xiàn)圈磁耦合到所述第二線(xiàn)圈。
9. 根據(jù)權(quán)利要求8的電子組件，其特征在于所述第一線(xiàn)圈的第一端子為具有第一暴露 的金屬表面的第一焊墊，并且所述第二線(xiàn)圈的第一端子為具有第二暴露的金屬表面的第二 焊墊。
10. 根據(jù)權(quán)利要求9的電子組件，其特征在于所述第一暴露的金屬表面和所述第二暴 露的金屬表面包含導(dǎo)電材料，所述導(dǎo)電材料選自包括銅、銀、金和鋁的導(dǎo)電材料的組中。
11. 根據(jù)權(quán)利要求9的電子組件，其特征在于所述第一電互連件為第一接合線(xiàn)并且所 述第二電互連件為第二接合線(xiàn)。
12. 根據(jù)權(quán)利要求9的電子組件，其特征在于所述第一線(xiàn)圈的第二端子為具有第三暴 露的金屬表面的第三焊墊，并且所述第二線(xiàn)圈的第二端子為具有第四暴露的金屬表面的第 四焊墊。
13. 根據(jù)權(quán)利要求12的電子組件，其特征在于所述第三暴露的金屬表面和所述第四暴 露的金屬表面包含導(dǎo)電材料，所述導(dǎo)電材料選自包括銅、銀、金和鋁的導(dǎo)電材料的組中。
14. 根據(jù)權(quán)利要求12的電子組件，其特征在于進(jìn)一步包括耦合到所述第一線(xiàn)圈的第一 端子的第三電互連件和耦合到所述第二線(xiàn)圈的第一端子的第四電互連件。
15. -種電子組件，其特征在于包括： 包括共模濾波器的半導(dǎo)體芯片，所述共模濾波器具有第一通道并且包括被配置成提供 第一中心區(qū)域的橫向邊界的第一線(xiàn)圈和第二線(xiàn)圈，所述第一線(xiàn)圈具有螺旋形狀、第一端子 和第二端子，所述第一端子在所述第一中心區(qū)域的第一部分中，并且所述第二端子在第一 非中心區(qū)域的第一部分中；所述第二線(xiàn)圈具有螺旋形狀、第一端子和第二端子，所述第二線(xiàn) 圈的第一端子在所述第一中心區(qū)域的第二部分中，并且所述第二線(xiàn)圈的第二端子在所述第 一非中心區(qū)域的第二部分中，其中所述第一非中心區(qū)域在所述第一線(xiàn)圈和所述第二線(xiàn)圈的 螺旋形狀的外面； 包括保護(hù)結(jié)構(gòu)的第二半導(dǎo)體芯片，所述保護(hù)結(jié)構(gòu)具有多個(gè)焊墊； 所述第一線(xiàn)圈的第二端子電耦合到所述多個(gè)焊墊中的第一焊墊；以及 所述第二線(xiàn)圈的第二端子電耦合到所述多個(gè)焊墊中的第二焊墊。
16. 根據(jù)權(quán)利要求15的電子組件，其特征在于所述共模濾波器具有第二通道并且包 括被配置成具有第二中心區(qū)域的橫向邊界的第三線(xiàn)圈和第四線(xiàn)圈，所述第三線(xiàn)圈具有螺旋 形狀、第一端子和第二端子，所述第三線(xiàn)圈的第一端子在所述第二中心區(qū)域的第一部分中， 并且所述第三線(xiàn)圈的第二端子在第二非中心區(qū)域的第一部分中；所述第四線(xiàn)圈具有螺旋形 狀、第一端子和第二端子，所述第四線(xiàn)圈的第一端子在所述第二中心區(qū)域的第二部分中，并 且所述第四線(xiàn)圈的第二端子在所述第二非中心區(qū)域的第二部分中，其中所述第二非中心區(qū) 域在第三線(xiàn)圈和第四線(xiàn)圈的螺旋形狀的外面； 所述第三線(xiàn)圈的第二端子電耦合到多個(gè)焊墊中的第三焊墊；以及 所述第四線(xiàn)圈的第二端子電耦合到多個(gè)焊墊中的第四焊墊。
17. 根據(jù)權(quán)利要求15的電子組件，其特征在于所述第一焊墊和第二焊墊包括導(dǎo)電材 料，所述導(dǎo)電材料選自包括銅、銀、金和鋁的導(dǎo)電材料的組中。
18. 根據(jù)權(quán)利要求15的電子組件，其特征在于所述第二線(xiàn)圈的第二端子通過(guò)第一接合 線(xiàn)直接接合到所述第一焊墊的導(dǎo)電材料，并且所述第二線(xiàn)圈的第二端子通過(guò)第二接合線(xiàn)直 接接合到所述第二焊墊的導(dǎo)電材料。
19. 根據(jù)權(quán)利要求15的電子組件，其特征在于所述第一線(xiàn)圈被配置成具有與第二線(xiàn)圈 元件橫向相鄰的第一線(xiàn)圈元件以及所述第一線(xiàn)圈元件與所述第二線(xiàn)圈元件之間的第一橫 向距離，其中所述第一橫向距離在從小于〇. 1微米到14微米的范圍，并且其中所述第一線(xiàn) 圈元件和所述第二線(xiàn)圈元件的厚度在從小于0. 1微米到14微米的范圍。
20. 根據(jù)權(quán)利要求19的電子組件，其特征在于所述第一線(xiàn)圈還被配置成具有與第二線(xiàn) 圈元件橫向相鄰的第一線(xiàn)圈元件以及所述第一線(xiàn)圈元件與所述第二線(xiàn)圈元件之間的第一 橫向距離，其中所述第一橫向距離在從小于5微米到8微米的范圍，并且其中所述第一線(xiàn)圈 元件和所述第二線(xiàn)圈元件的厚度在從5微米到8微米的范圍。
【文檔編號(hào)】H01P1/20GK204156065SQ201420652002
【公開(kāi)日】2015年2月11日 申請(qǐng)日期:2014年11月4日 優(yōu)先權(quán)日:2013年12月11日
【發(fā)明者】P·霍蘭德, U·夏爾馬, 劉榮 申請(qǐng)人:半導(dǎo)體元件工業(yè)有限責(zé)任公司