鰭式場效晶體管的制作方法
【專利摘要】本實(shí)用新型涉及一種鰭式場效晶體管，包括：襯底，所述襯底包括器件區(qū)域和熔絲區(qū)域；形成于所述器件區(qū)域上的FinFET結(jié)構(gòu)；以及形成于所述熔絲區(qū)域上的e-fuse結(jié)構(gòu)。在本實(shí)用新型提供的鰭式場效晶體管中，在傳統(tǒng)的FinFET結(jié)構(gòu)的基礎(chǔ)上增加了能夠?qū)崿F(xiàn)可編程電子熔絲功能的e-fuse結(jié)構(gòu)，而且所述FinFET結(jié)構(gòu)與所述e-fuse結(jié)構(gòu)能夠在同一個工藝中制作完成，無需分別制作，工藝簡單，有利于降低制作成本。
【專利說明】鰭式場效晶體管

【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及半導(dǎo)體【技術(shù)領(lǐng)域】，特別涉及一種鰭式場效晶體管。

【背景技術(shù)】
[0002]鰭式場效晶體管(Fin Field effect transistor,簡稱FinFET)是一種新型的金屬氧化半導(dǎo)體場效應(yīng)晶體管，通常包括形成于半導(dǎo)體絕緣體上硅(SOI)襯底上的鰭狀應(yīng)變硅溝道區(qū)，所述鰭狀應(yīng)變硅溝道區(qū)內(nèi)形成有狹窄而孤立的半導(dǎo)體鰭狀結(jié)構(gòu)(即垂直型的溝道結(jié)構(gòu)，也稱鰭片)，鰭片兩側(cè)形成有柵極結(jié)構(gòu)。
[0003]具體請參考圖1，其為現(xiàn)有技術(shù)的鰭式場效晶體管的結(jié)構(gòu)示意圖。如圖1所示，現(xiàn)有的鰭式場效晶體管包括:半導(dǎo)體絕緣體上硅襯底10、源極11、漏極12、鰭狀應(yīng)變硅溝道區(qū)13、以及圍繞在鰭狀應(yīng)變硅溝道區(qū)13兩側(cè)及上方的導(dǎo)電柵極14。其中，所述鰭狀應(yīng)變硅溝道區(qū)13的厚度通常極薄，且其凸出的三個面均為受控面，受到導(dǎo)電柵極14的控制。由此，所述導(dǎo)電柵極14可以較為容易的在溝道區(qū)構(gòu)造出全耗盡結(jié)構(gòu)，徹底切斷溝道的導(dǎo)電通路。采用FinFET結(jié)構(gòu)使得器件體積更小，性能更好。
[0004]為了滿足電子產(chǎn)品智能化的要求，一般采用可編程電子熔絲(e-fuse)以實(shí)現(xiàn)芯片的自動編程。e-fuse不但能夠執(zhí)行冗余，而且能夠使芯片進(jìn)行自動編程從而更加自動化和智能化。目前，F(xiàn)inFET和e-fuse —般是分別制作的，工藝較為復(fù)雜。
實(shí)用新型內(nèi)容
[0005]本實(shí)用新型的目的在于提供一種鰭式場效晶體管，以解決現(xiàn)有技術(shù)中鰭式場效晶體管與可編程電子熔絲分別制作，工藝較為復(fù)雜的問題。
[0006]為解決上述問題，本實(shí)用新型提供一種鰭式場效晶體管，所述鰭式場效晶體管包括:
[0007]襯底，所述襯底包括器件區(qū)域和熔絲區(qū)域；
[0008]形成于所述器件區(qū)域上的FinFET結(jié)構(gòu)；以及
[0009]形成于所述熔絲區(qū)域上的e-fuse結(jié)構(gòu)。
[0010]可選的，在所述的鰭式場效晶體管中，所述e-fuse結(jié)構(gòu)包括依次層疊于所述熔絲區(qū)域上的第一氧化硅層、多晶硅層和第三氧化硅層，所述第三氧化硅層中形成有一有源區(qū)接觸孔和多個第一接觸孔，所述多個第一接觸孔分別位于所述有源區(qū)接觸孔的兩側(cè)，所述有源區(qū)接觸孔和多個第一接觸孔中均形成有硅化物層和位于硅化物層上的金屬層。
[0011]可選的，在所述的鰭式場效晶體管中，所述有源區(qū)接觸孔和第一接觸孔的底部均暴露出所述多晶娃層。
[0012]可選的，在所述的鰭式場效晶體管中，所述FinFET結(jié)構(gòu)包括依次層疊于所述器件區(qū)域上的第一氧化硅層、導(dǎo)電柵極和第三氧化硅層及形成于所述導(dǎo)電柵極中的第二氧化硅層，所述第二氧化硅層的兩側(cè)分別與所述第一氧化硅層和第三氧化硅層連接，所述第三氧化硅層中形成有多個第二接觸孔，所述多個第二接觸孔中形成有硅化物層和位于硅化物層上的金屬層。
[0013]可選的，在所述的鰭式場效晶體管中，所述第二接觸孔的底部暴露出所述導(dǎo)電柵極。
[0014]可選的，在所述的鰭式場效晶體管中，所述金屬層是鎢金屬層。
[0015]可選的，在所述的鰭式場效晶體管中，所述器件區(qū)域具有多個半導(dǎo)體鰭狀結(jié)構(gòu)，所述半導(dǎo)體鰭狀結(jié)構(gòu)直立于所述襯底中。
[0016]可選的，在所述的鰭式場效晶體管中，所述FinFET結(jié)構(gòu)還包括源極和漏極，所述源極和漏極分別位于所述半導(dǎo)體鰭狀結(jié)構(gòu)的兩側(cè)。
[0017]可選的，在所述的鰭式場效晶體管中，所述襯底為硅襯底或半導(dǎo)體絕緣體上硅襯
。
[0018]綜上所述，在本實(shí)用新型提供的鰭式場效晶體管中，在傳統(tǒng)的FinFET結(jié)構(gòu)的基礎(chǔ)上增加了能夠?qū)崿F(xiàn)可編程電子熔絲功能的e-fuse結(jié)構(gòu)，而且所述FinFET結(jié)構(gòu)與所述e-fuse結(jié)構(gòu)能夠在同一個工藝中制作完成,無需分別制作，工藝簡單，有利于降低制作成本。

【專利附圖】

【附圖說明】
[0019]圖1是現(xiàn)有技術(shù)的鰭式場效晶體管的結(jié)構(gòu)示意圖；
[0020]圖2a至圖2j是本實(shí)用新型實(shí)施例的鰭式場效晶體管制作過程中的結(jié)構(gòu)示意圖；
[0021]圖3是本實(shí)用新型實(shí)施例的鰭式場效晶體管的e-fuse結(jié)構(gòu)未加高電流時的結(jié)構(gòu)示意圖；
[0022]圖4是本實(shí)用新型實(shí)施例的鰭式場效晶體管的e-fuse結(jié)構(gòu)加高電流時的結(jié)構(gòu)示意圖。

【具體實(shí)施方式】
[0023]以下結(jié)合附圖和具體實(shí)施例對本實(shí)用新型提出的鰭式場效晶體管作進(jìn)一步詳細(xì)說明。根據(jù)下面說明和權(quán)利要求書，本實(shí)用新型的優(yōu)點(diǎn)和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非精準(zhǔn)的比例，僅用以方便、明晰地輔助說明本實(shí)用新型實(shí)施例的目的。
[0024]請參考圖2j，其為本實(shí)用新型實(shí)施例的鰭式場效晶體管的結(jié)構(gòu)示意圖。如圖2j所示，所述鰭式場效晶體管20包括:襯底，所述襯底包括器件區(qū)域20a和熔絲區(qū)域20b ;形成于所述器件區(qū)域20a上的FinFET結(jié)構(gòu)；以及形成于所述熔絲區(qū)域20b上的e-fuse結(jié)構(gòu)。
[0025]具體的，所述襯底包括器件區(qū)域20a和熔絲區(qū)域20b，其中，所述器件區(qū)域20a中具有多個半導(dǎo)體鰭狀結(jié)構(gòu)21，所述多個半導(dǎo)體鰭狀結(jié)構(gòu)21直立于所述襯底中。所述襯底上形成有第一氧化硅層22，所述第一氧化硅層22覆蓋在所述器件區(qū)域20a和熔絲區(qū)域20b上。所述第一氧化硅層22上分別形成有多晶硅層23、第二氧化硅層24和導(dǎo)電柵極25，所述多晶硅層23位于所述熔絲區(qū)域20b，所述導(dǎo)電柵極25位于所述器件區(qū)域20a。所述導(dǎo)電柵極25中形成有一開口，所述開口暴露出所述第一氧化硅層22，所述第二氧化硅層24填滿所述開口。所述多晶硅層23、第二氧化硅層24和導(dǎo)電柵極25上形成有第三氧化硅層26，所述第三氧化硅層26中形成有一有源區(qū)接觸孔26a、多個第一接觸孔26b和多個第二接觸孔26c (結(jié)合圖2g和圖2h所示)，所述有源區(qū)接觸孔26a位于熔絲區(qū)域20b，所述多個第一接觸孔26b和多個第二接觸孔26c分別位于熔絲區(qū)域20b和器件
[0026]所述器件區(qū)域20a上還形成有源極和漏極(圖中未示出)，所述源極和漏極位于所述多個半導(dǎo)體鰭狀結(jié)構(gòu)21的兩側(cè)。
[0027]如圖2j所示，所述器件區(qū)域20a上形成的是FinFET結(jié)構(gòu)，F(xiàn)inFET結(jié)構(gòu)包括依次層疊于所述器件區(qū)域20a上的第一氧化硅層22、導(dǎo)電柵極25和第三氧化硅層26及形成于所述導(dǎo)電柵極23中的第二氧化硅層24，所述第二氧化硅層24的兩側(cè)分別與所述第一氧化硅層22和第三氧化硅層26連接，所述第三氧化硅層26中形成有多個第二接觸孔26c，所述多個第二接觸孔26c中依次形成有硅化物層27和金屬層28。
[0028]請繼續(xù)參考圖2 j,所述熔絲區(qū)域20b上形成的是e-fuse結(jié)構(gòu)，所述e-fuse結(jié)構(gòu)包括依次層疊于所述熔絲區(qū)域20b上的第一氧化硅層22、多晶硅層23和第三氧化硅層26，所述第三氧化硅層26中形成有一有源區(qū)接觸孔26a和多個第一接觸孔26b，所述有源區(qū)接觸孔26a和多個第一接觸孔26b中均依次形成有硅化物層27和金屬層28。
[0029]所述鰭式場效晶體管20的制造方法包括以下步驟:
[0030]S10:提供一襯底，所述襯底包括器件區(qū)域20a和熔絲區(qū)域20b，在所述襯底上依次形成第一氧化娃層22和多晶娃層23 ；
[0031]S11:對器件區(qū)域20a的多晶硅層23進(jìn)行圖形化以形成多晶硅虛擬柵極結(jié)構(gòu)23a，并在所述多晶硅虛擬柵極結(jié)構(gòu)23a中形成第二氧化硅層24 ；
[0032]S12:去除所述多晶硅虛擬柵極結(jié)構(gòu)23a，并在所述第二氧化硅層24的兩側(cè)形成導(dǎo)電柵極25 ；
[0033]S13:在形成有導(dǎo)電柵極25的器件結(jié)構(gòu)上形成第三氧化硅層26 ；
[0034]S14:對所述第三氧化硅層26進(jìn)行刻蝕依次形成一有源區(qū)接觸孔26a、多個第一接觸孔26b和多個第二接觸孔26c，所述有源區(qū)接觸孔26a和多個第一接觸孔26b位于所述熔絲區(qū)域20b，所述多個第二接觸孔26c位于所述器件區(qū)域20a ；
[0035]S15:在所述有源區(qū)接觸孔26a、多個第一接觸孔26b和多個第二接觸孔26c的底部均形成硅化物層27 ；
[0036]S16:對所述有源區(qū)接觸孔26a、多個第一接觸孔26b和多個第二接觸孔26c進(jìn)行金屬化工藝。
[0037]具體的，首先，提供一襯底，所述襯底可以是硅襯底，也可以是半導(dǎo)體絕緣體上硅(SOI)。如圖2a所示，所述襯底包括器件區(qū)域20a和熔絲區(qū)域20b，所述器件區(qū)域20a中具有多個半導(dǎo)體鰭狀結(jié)構(gòu)21，所述多個半導(dǎo)體鰭狀結(jié)構(gòu)21直立于所述襯底中，所述襯底上依次形成有第一氧化娃層22和多晶娃層23,其中，所述第一氧化娃層22作為柵介質(zhì)層，位于所述襯底與所述多晶硅層23之間。
[0038]接著，通過光刻和刻蝕對所述器件區(qū)域20a上的多晶硅層23進(jìn)行圖形化以形成多晶硅虛擬柵極結(jié)構(gòu)23a。如圖2b所示，圖形化之后所述多晶硅層23中形成了一開口，所述開口的底部暴露出第一氧化娃層22,所述開口的兩側(cè)為多晶娃虛擬柵極結(jié)構(gòu)23a。
[0039]之后，在所述開口中形成第二氧化硅層24。如圖2c所示，所述第二氧化硅層24作為絕緣層填滿所述開口，即填滿所述多晶硅虛擬柵極結(jié)構(gòu)23a中的空隙，所述第二氧化硅層24的上表面與所述多晶硅虛擬柵極結(jié)構(gòu)23a的上表面齊平。
[0040]然后，在所述器件區(qū)域20a分別形成源極和漏極，所述源極和漏極分別位于所述多個半導(dǎo)體鰭狀結(jié)構(gòu)21的兩側(cè)(圖中未示出)。
[0041]此后，去除所述多晶硅虛擬柵極結(jié)構(gòu)23a，并在所述第二氧化硅層24的兩側(cè)形成導(dǎo)電柵極25。如圖2d所示，位于所述第二氧化硅層24兩側(cè)的多晶硅虛擬柵極結(jié)構(gòu)23a均被去除。如圖2e所示，所述第二氧化硅層24的兩側(cè)形成有導(dǎo)電柵極25，所述導(dǎo)電柵極25上表面與所述第二氧化硅層24的上表面齊平。
[0042]之后，如圖2f所示，在形成有導(dǎo)電柵極25的器件結(jié)構(gòu)上形成第三氧化硅層26，所述第三氧化硅層26分別覆蓋器件區(qū)域20a的導(dǎo)電柵極25和第二氧化硅層24及熔絲區(qū)域20b上的多晶硅層23。
[0043]接著，如圖2g所示，對所述第三氧化硅層26進(jìn)行第一次刻蝕，在所述熔絲區(qū)域20b上形成暴露出所述多晶硅層23的有源區(qū)接觸孔26a。第一次刻蝕之后，進(jìn)行第二次刻蝕，同時在所述器件區(qū)域20a和熔絲區(qū)域20b上分別形成多個暴露出所述多晶硅層23的第一接觸孔26b和多個暴露出所述導(dǎo)電柵極25的第二接觸孔26c。如圖2h所示，第二次刻蝕之后，所述熔絲區(qū)域20b和器件區(qū)域20a上分別形成了多個第一接觸孔26b和多個第二接觸孔26c，所述多個第二接觸孔26c的底部均暴露出所述導(dǎo)電柵極25，所述多個第一接觸孔26b的底部均暴露出所述多晶硅層23，所述多個第一接觸孔26b設(shè)置于所述有源區(qū)接觸孔26a的兩側(cè)。
[0044]本實(shí)施例中，所述第一接觸孔26b和第二接觸孔26c的外形尺寸相同。
[0045]然后，在所述有源區(qū)接觸孔26a、多個第一接觸孔26b和多個第二接觸孔26c的底部形成硅化物層27。如圖2i所示，所述有源區(qū)接觸孔26a、多個第一接觸孔26b和多個第二接觸孔26c的底部均形成了硅化物層27，所述硅化物層27覆蓋所述有源區(qū)接觸孔26a和多個第一接觸孔26b所暴露出的部分多晶硅層23和所述第二接觸孔26c所暴露出的部分導(dǎo)電柵極25。
[0046]最后，對所述有源區(qū)接觸孔26a、多個第一接觸孔26b和多個第二接觸孔26c進(jìn)行金屬化工藝。如圖2j所示，金屬化工藝之后，所述有源區(qū)接觸孔26a、多個第一接觸孔26b和多個第二接觸孔26c均被金屬層28填滿，所述金屬層28位于所述硅化物層27上。所述金屬層28采用的材料一般為鎢，所述多個第一接觸孔26b和多個第二接觸孔26c中形成的金屬層28即為鶴塞。
[0047]上述過程可以采用現(xiàn)有工藝完成，在此不做詳細(xì)說明。
[0048]至此，形成了所述鰭式場效晶體管20，所述鰭式場效晶體管20包括FinFET結(jié)構(gòu)和e-fuse結(jié)構(gòu)，所述FinFET結(jié)構(gòu)與所述e-fuse結(jié)構(gòu)在同一個工藝中制作完成，無需分別制作。
[0049]請參考圖3，其為本實(shí)用新型實(shí)施例的鰭式場效晶體管的e-fuse結(jié)構(gòu)未加高電流時的結(jié)構(gòu)示意圖。如圖3所示，R0、Rl、R2和R3分別表示e-fuse結(jié)構(gòu)中各個部分的電阻值，此時所述e-fuse結(jié)構(gòu)的電阻R等于2R0+2R1+2R2+R3。
[0050]請參考圖4，其為本實(shí)用新型實(shí)施例的鰭式場效晶體管的e-fuse結(jié)構(gòu)加高電流時的結(jié)構(gòu)示意圖。如圖4所示，所述鰭式場效晶體管20的e-fuse結(jié)構(gòu)上加高電流，圖中向下箭頭和向上箭頭分別表示高電流的流入方向和流出方向，當(dāng)高電流流經(jīng)e-fuse結(jié)構(gòu)時，由于區(qū)域A出現(xiàn)電荷聚集，導(dǎo)致該處的多晶硅層23上的硅化物出現(xiàn)電遷移，使得原電阻值R3增大為R3’，此時所述e-fuse結(jié)構(gòu)的電阻R等于2R0+2R1+2R2+R3’+R4?？梢?，所述e-fuse結(jié)構(gòu)的電阻R在加高電流時可以增大，能夠?qū)崿F(xiàn)可編程電子熔絲的功能。
[0051 ] 綜上可見，在本實(shí)用新型實(shí)施例提供的鰭式場效晶體管中，在FinFET結(jié)構(gòu)的基礎(chǔ)上增加了 e-fuse結(jié)構(gòu)，能夠?qū)崿F(xiàn)可編程電子熔絲的功能，而且所述FinFET結(jié)構(gòu)與所述e-fuse結(jié)構(gòu)能夠在同一個工藝中制作，由此簡化了制造工藝。
[0052] 上述描述僅是對本實(shí)用新型較佳實(shí)施例的描述，并非對本實(shí)用新型范圍的任何限定，本實(shí)用新型領(lǐng)域的普通技術(shù)人員根據(jù)上述揭示內(nèi)容做的任何變更、修飾，均屬于權(quán)利要求書的保護(hù)范圍。
【權(quán)利要求】
1.一種鰭式場效晶體管，其特征在于，包括: 襯底，所述襯底包括器件區(qū)域和熔絲區(qū)域； 形成于所述器件區(qū)域上的FinFET結(jié)構(gòu)；以及 形成于所述熔絲區(qū)域上的e-fuse結(jié)構(gòu)。
2.如權(quán)利要求1所述的鰭式場效晶體管，其特征在于，所述e-fuse結(jié)構(gòu)包括依次層疊于所述熔絲區(qū)域上的第一氧化硅層、多晶硅層和第三氧化硅層，所述第三氧化硅層中形成有一有源區(qū)接觸孔和多個第一接觸孔，所述多個第一接觸孔分別位于所述有源區(qū)接觸孔的兩側(cè)，所述有源區(qū)接觸孔和多個第一接觸孔中均形成有硅化物層和位于硅化物層上的金屬層。
3.如權(quán)利要求2所述的鰭式場效晶體管，其特征在于，所述有源區(qū)接觸孔和第一接觸孔的底部均暴露出所述多晶硅層。
4.如權(quán)利要求1所述的鰭式場效晶體管，其特征在于，所述FinFET結(jié)構(gòu)包括依次層疊于所述器件區(qū)域上的第一氧化硅層、導(dǎo)電柵極和第三氧化硅層及形成于所述導(dǎo)電柵極中的第二氧化硅層，所述第二氧化硅層的兩側(cè)分別與所述第一氧化硅層和第三氧化硅層連接，所述第三氧化硅層中形成有多個第二接觸孔，所述多個第二接觸孔中形成有硅化物層和位于娃化物層上的金屬層。
5.如權(quán)利要求4所述的鰭式場效晶體管，其特征在于，所述第二接觸孔的底部暴露出所述導(dǎo)電柵極。
6.如權(quán)利要求2或4所述的鰭式場效晶體管，其特征在于，所述金屬層是鎢金屬層。
7.如權(quán)利要求1所述的鰭式場效晶體管，其特征在于，所述器件區(qū)域具有多個半導(dǎo)體鰭狀結(jié)構(gòu)，所述半導(dǎo)體鰭狀結(jié)構(gòu)直立于所述襯底中。
8.如權(quán)利要求7所述的鰭式場效晶體管，其特征在于，所述FinFET結(jié)構(gòu)還包括源極和漏極，所述源極和漏極分別位于所述半導(dǎo)體鰭狀結(jié)構(gòu)的兩側(cè)。
9.如權(quán)利要求1所述的鰭式場效晶體管，其特征在于，所述襯底為硅襯底或半導(dǎo)體絕緣體上硅襯底。
【文檔編號】H01L23/525GK204088327SQ201420547258
【公開日】2015年1月7日 申請日期:2014年9月22日 優(yōu)先權(quán)日:2014年9月22日
【發(fā)明者】李勇 申請人:中芯國際集成電路制造(北京)有限公司