專利名稱：?jiǎn)渭?jí)晶體管與反熔絲串聯(lián)接入電源間的反熔絲編程電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體存儲(chǔ)設(shè)備的反熔絲編程電路(antifuseprogramming circuit)。
背景技術(shù)：
在半導(dǎo)體存儲(chǔ)設(shè)備中，傳統(tǒng)的提高生產(chǎn)率的方法是利用備用存儲(chǔ)單元替換由于故障而損壞的存儲(chǔ)單元。
如圖1所示，已經(jīng)提出了一種技術(shù)作為此類方法例子，其中所施加的高壓是來(lái)自編程(破壞)反熔絲外部的技術(shù)，(例如，參見(jiàn)2000IEEEInternational Solid-State Circuits Conference，ISSCC2000/SESSION 24/DRAM/Paper WP 24.8，pp.406-407)。可替換的，如圖2所示，已經(jīng)提出了一種所施加的電壓是內(nèi)部生成的負(fù)電壓的方法，(例如，參見(jiàn)2001 Symposium on VLSI Circuits，Digest of TechnicalPapers，“A Post-Package Bit-Repair Scheme Using Static Latcheswith Bipolar-Voltage Programmable Antifuse Circuits forHigh-Density DRAMs，”pp.67-68)。
在圖1中，在編程期間，VPRG節(jié)點(diǎn)處于高電壓VPP，其與VDD相等或高于VDD，并且在晶體管M21的柵極上施加選擇信號(hào)SEL。此時(shí)，被M21選擇的反熔絲AF的節(jié)點(diǎn)L0處于VSS，因此反熔絲AF被編程。由于晶體管M21是截止的，所以沒(méi)有被選中的反熔絲節(jié)點(diǎn)N3處于VDD。在相等或高于VDD-VTN的電平上，NMOS M26處于截止?fàn)顟B(tài)，因此也沒(méi)有進(jìn)行編程。另外，在兩端均被編程和導(dǎo)通的反熔絲AF中，NMOS M26保持截止?fàn)顟B(tài)直至節(jié)點(diǎn)L0處于VPP電平，并且因此也沒(méi)有漏電流出。基本上，PMOS M25具有對(duì)未損壞的反熔絲的節(jié)點(diǎn)L0充電至VPP-VTN的功能，并且可以在反熔絲的兩端釋放電壓差異，并且NMOS M26具有阻塞功能，使得漏電流不流過(guò)已損壞的反熔絲。
圖2是根據(jù)圖1所示的極性相反的情況。
在日本專利特開(kāi)平2001-243787(第1頁(yè)，圖1)中，已經(jīng)披露了這樣一種技術(shù)，在施加負(fù)電壓的編程電路中，負(fù)電壓生成裝置的輸出端是接地的。
為了對(duì)反熔絲進(jìn)行編程，必須施加高電壓并使電流流動(dòng)。在上述說(shuō)明的現(xiàn)有技術(shù)中，在編程時(shí)，兩級(jí)晶體管與反熔絲是串聯(lián)接入電源的兩端的(圖1中的NMOS M21和NMOS M26，圖2中的NMOS M33和NMOS M38)。因此，如果下降的電壓被抑制并且當(dāng)前電容是安全的，晶體管所占的空間就會(huì)變大。
在如圖1所示的現(xiàn)有技術(shù)的實(shí)例中，去掉NMOS M26以只保留一個(gè)晶體管裝置，所述晶體管裝置當(dāng)節(jié)點(diǎn)L0(N3)變?yōu)閂PRG，連接VDDD的PMOS M25將不會(huì)截止，并且漏電流將在VPRG-VDD之間流過(guò)。結(jié)果，隨著存在在芯片上的多重反熔絲的編程的進(jìn)行，電壓VPP(VPRG)將會(huì)下降，并且所施加的電壓和電流也因此下降，妨礙了反熔絲編程的穩(wěn)定性。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種反熔絲編程電路，其提供一種通過(guò)既允許穩(wěn)定的反熔絲編程又減少電路中元件的數(shù)目來(lái)克服上述說(shuō)明過(guò)的已有技術(shù)缺陷的解決手段。
為了達(dá)到上述目的，本發(fā)明采用了下述結(jié)構(gòu)。本發(fā)明的反熔絲編程電路包括多個(gè)反熔絲，第一晶體管，從多個(gè)反熔絲中選擇被編程的反熔絲，以及第二晶體管。用于選擇反熔絲的選擇信號(hào)施加在第一晶體管的柵極上，并且第一電源連接在第一晶體管的源極。第二電源，連接在第二晶體管的漏極，以及第一晶體管的漏極連接在第二晶體管的源極。編程電壓施加在反熔絲的一端，第一晶體管的漏極連接在反熔絲的另一端。
如前面已經(jīng)解釋過(guò)的，本發(fā)明提供了一個(gè)單級(jí)晶體管，在編程中，其與一個(gè)反熔絲與串聯(lián)接入電源間，因此能夠抑制晶體管所占的空間大小，更加有效地利用有限的空間。
本發(fā)明的上述和其他目的、特征和優(yōu)點(diǎn)，將通過(guò)下面的描述更加清晰，結(jié)合引用相關(guān)附圖，其描述了本發(fā)明的具體實(shí)施方式
。


圖1為反熔絲編程電路的現(xiàn)有技術(shù)的第一個(gè)實(shí)例的電路圖。
圖2為反熔絲編程電路的現(xiàn)有技術(shù)的第二個(gè)實(shí)例的電路圖。
圖3為本發(fā)明的反熔絲編程電路的第一個(gè)實(shí)施例的電路圖。
圖4為本發(fā)明的反熔絲編程電路的第一個(gè)實(shí)施例的改進(jìn)的電路圖。
圖5為本發(fā)明的反熔絲編程電路的第二個(gè)實(shí)施例的電路圖。
圖6為本發(fā)明的反熔絲編程電路的第二個(gè)實(shí)施例的改進(jìn)的電路圖。
具體實(shí)施例方式
如圖3所示，在第一個(gè)實(shí)施例中，本發(fā)明的反熔絲編程電路包括多個(gè)反熔絲、用于從多個(gè)反熔絲中選擇被編程的反熔絲AF的第一晶體管M1、以及第二晶體管M2。用來(lái)選擇反熔絲AF的選擇信號(hào)SEL施加在第一晶體管M1的柵極上，第一電源VBB連接在第一晶體管M1的源極。第二電源VDD連接在第二晶體管M2的漏極，第一晶體管M1的漏極連接在第二晶體管M2的源極。編程電壓VPP施加在反熔絲AF的一端，第一晶體管M1的漏極連接在反熔絲AF的另一端。
如圖5所示，在第二個(gè)實(shí)施例中，本發(fā)明的反熔絲編程電路包括多個(gè)反熔絲，從多個(gè)反熔絲中選擇被編程的反熔絲AF的第一晶體管M15，以及第二晶體管M16。用來(lái)選擇反熔絲AF的選擇信號(hào)SELB施加在第一晶體管M15的柵極上，第一編程電壓VPP施加在第一晶體管M15的源極。第一電源VSS連接在第二晶體管M16的漏極，第一晶體管M15的漏極連接在第二晶體管M16的源極。第二編程電源(VBB)連接在反熔絲AF的一端，第一晶體管M15的漏極連接在反熔絲AF的另一端。
第一實(shí)施例圖3為本發(fā)明的反熔絲編程電路的第一個(gè)實(shí)施例的電路圖。
在圖3中，AF為一反熔絲，其中施加在其一端的編程電壓VPP與VDD相比為高電壓。M1為一NMOS晶體管，其中用來(lái)選擇反熔絲AF的選擇信號(hào)SEL施加在柵極上。反熔絲AF的另一端連接在M1的漏極，電源VBB(具有比接地電壓更低的電壓)連接在M1的源極。M2為一NMOS晶體管，其中低于編程電壓VPP的電源電壓VDD被施加在其漏極上，第一晶體管M1的漏極連接源極。M3和M4是晶體管，它們形成了反相器。選擇信號(hào)SEL作為反相器的輸入，這些反相器的輸出節(jié)點(diǎn)N1被連接到晶體管M2的柵極。
當(dāng)在這種結(jié)構(gòu)的反熔絲編程電路中編程一個(gè)所選的反熔絲AF時(shí)，VDD電平的電壓作為選擇信號(hào)SEL被施加在晶體管M1的柵極，于是晶體管M1被導(dǎo)通。結(jié)果，比接地電壓低的電壓VBB施加在反熔絲AF的一端。電壓VPP施加在所選的反熔絲AF的另一端，反熔絲AF因此被編程。
另一方面，當(dāng)反熔絲AF沒(méi)有被選擇時(shí)，電壓VBB(低電平)作為不選擇信號(hào)SEL施加在晶體管M1的柵極，晶體管M1因此截止。另外，提供高電平作為反相器M3和M4的輸出節(jié)點(diǎn)N1的輸出。這樣，VDD被施加在作為反熔絲AF的一端的節(jié)點(diǎn)L0上，并且因此即使高壓編程電壓VPP施加在反熔絲AF的另一端反熔絲AF也不會(huì)被編程。
在反熔絲AF被編程后，如果VBB電平的不選擇信號(hào)SEL施加在晶體管M1的柵極，晶體管M1斷開(kāi)，進(jìn)一步地，高電平電壓作為反相器M3和M4的節(jié)點(diǎn)N1的輸出被提供。然而，高壓編程電壓VPP施加在節(jié)點(diǎn)L0上，借此晶體管M2截止，漏電流不會(huì)流經(jīng)晶體管M2。這樣，編程電壓VPP不會(huì)發(fā)生降低。
因此M2就具有了PMOS25和NMOS26所提供的功能。在圖1的已有技術(shù)的實(shí)例中，所述PMOS25對(duì)未損壞的反熔絲的節(jié)點(diǎn)L0充電至VPP-VTN，并在反熔絲的兩端進(jìn)行分壓，NMOS26阻塞漏電流流經(jīng)已損壞的反熔絲方向。
因此，本發(fā)明可以去除已有技術(shù)中必需的晶體管M26，把與反熔絲串聯(lián)連接的晶體管的數(shù)目減少到僅僅一個(gè)。
另外，盡管NMOS M1需要大電容來(lái)編程反熔絲，NMOS M2的電容僅僅需要足夠保持電壓，因此可以具有小電容和占用小空間。
在普通操作過(guò)程中，有關(guān)反熔絲的損壞/未損壞的信息被存在鎖存電路中，以提供每個(gè)反熔絲的穩(wěn)定操作。例如，當(dāng)引進(jìn)電源時(shí)信號(hào)SEL設(shè)置為高電壓，并且晶體管M1導(dǎo)通；并且電壓VDD施加在VPP節(jié)點(diǎn)，0伏被施加到VBB節(jié)點(diǎn)，借此，節(jié)點(diǎn)L0被預(yù)充電。當(dāng)信號(hào)SEL隨后變?yōu)榈碗妷?，晶體管M1截止，晶體管M2導(dǎo)通未損壞的反熔絲的節(jié)點(diǎn)L0被充電至VDD-VTN，并且損壞的反熔絲的節(jié)點(diǎn)L0被充電至VDD；借此，節(jié)點(diǎn)L0的電平被放大，例如被差分放大器檢測(cè)并保持在鎖存器中。如果增加了邏輯電路，使得當(dāng)SEL被設(shè)置為低電壓時(shí)，節(jié)點(diǎn)N1也變?yōu)榈碗妷?，那么未損壞的反熔絲的節(jié)點(diǎn)L0的電平將保持0伏，差分放大器的裕量(margin)也會(huì)因此擴(kuò)大。
圖4示出了圖3中晶體管M1的源極-漏極擊穿電壓不足的情況下，柵極連接在VDD的晶體管M9被連接在晶體管M2的源極和晶體管M1的漏極之間的電路。
第二實(shí)施例圖5為本發(fā)明的反熔絲編程電路的第二個(gè)實(shí)施例的電路圖。
在圖5中，AF為一反熔絲，一端連接在電壓VBB(比接地電壓更低的電壓)。M15為一PMOS晶體管，用來(lái)選擇反熔絲AF的選擇信號(hào)SELB施加在其柵極上。高電壓編程電壓VPP連接在M15的源極，AF的另一端連接在M15的漏極。M16為一PMOS晶體管，電源VSS(0伏)施加在其漏極，并且晶體管M15的漏極和反熔絲AF的另一端都連接在其源極。M13和M14是晶體管形成了反相器。選擇信號(hào)SELB施加在反相器的輸入，反相器的輸出節(jié)點(diǎn)N2連接在晶體管M16的柵極。
在這種反熔絲編程電路中編程一個(gè)所選的AF時(shí)，VSS(0伏)的電壓作為選擇信號(hào)SELB施加在晶體管M15的柵極，于是晶體管M15導(dǎo)通，電壓VPP施加在所選的反熔絲AF的Hi端。比接地電壓更低的電壓VBB施加在反熔絲AF的另一端，借此反熔絲AF被編程。
另一方面，當(dāng)反熔絲AF沒(méi)有被選擇時(shí)，VPP電平的高電壓作為不選擇信號(hào)SELB施加在晶體管M15的柵極，借此晶體管M15截止。另外，節(jié)點(diǎn)N2成為低電平，借此晶體管M16導(dǎo)通。反熔絲AF的節(jié)點(diǎn)Hi連接在VSS并且未選擇反熔絲沒(méi)有被編程。進(jìn)一步地，此時(shí)，節(jié)點(diǎn)Hi截止，因?yàn)樽鳛榕c|VTP|相等或小于|VTP|的電平，所述通過(guò)PMOS M16的柵極和源極的電壓與-VTP相等或高于-VTP。
在反熔絲AF被編程后，即使當(dāng)VPP電平的不選擇信號(hào)SEL施加在晶體管M15的柵極，并且漏電流不流經(jīng)晶體管M15時(shí)，操作也如上所述繼續(xù)進(jìn)行。由此，沒(méi)有發(fā)生編程電壓VPP的下降。
圖6示出了圖5中在晶體管M15的源極和漏極的擊穿電壓不足的情況下，柵極連接在0伏的晶體管M10被連接在晶體管M15的漏極和晶體管M16的源極的電路。
盡管在圖5和圖6中反熔絲AF的終端連接在電源，該終端也可以連接在VSS。
本發(fā)明的優(yōu)選實(shí)施方式已經(jīng)用特定細(xì)節(jié)所描述，這些描述僅僅出于舉例說(shuō)明目的，從而，應(yīng)當(dāng)理解可以做出各種修改和變化而不脫離其后權(quán)利要求的精神或范圍。
權(quán)利要求
1.一種反熔絲編程電路，包括多個(gè)反熔絲；第一晶體管，用來(lái)從所述多個(gè)反熔絲中選擇編程的反熔絲；和第二晶體管；其中用來(lái)選擇所述反熔絲的選擇信號(hào)施加在所述第一晶體管的柵極上，第一電源連接在所述第一晶體管的源極；第二電源連接在所述第二晶體管的漏極，所述第一晶體管的漏極連接在所述第二晶體管的源極；以及編程電壓施加在所述反熔絲的一端，所述第一晶體管的漏極連接在所述反熔絲的另一端。
2.如權(quán)利要求1所述的反熔絲編程電路，其特征在于，當(dāng)所述反熔絲在編程狀態(tài)、不選擇信號(hào)作為輸入施加在所述第一晶體管的柵極時(shí)，所述第一晶體管和所述第二晶體管都截止。
3.如權(quán)利要求1所述的反熔絲編程電路，其特征在于，當(dāng)所述第一晶體管截止時(shí)，所述第二晶體管的漏極和柵極具有相同的電壓。
4.如權(quán)利要求1所述的反熔絲編程電路，其特征在于，所述選擇信號(hào)被反轉(zhuǎn)并作為輸入施加在所述第二晶體管的柵極。
5.如權(quán)利要求1所述的反熔絲編程電路，其特征在于，所述第一晶體管和所述第二晶體管具有相同的導(dǎo)電型。
6.一種反熔絲編程電路，包括多個(gè)反熔絲；第一晶體管，用來(lái)從所述多個(gè)反熔絲中選擇編程的反熔絲；和第二晶體管；其中用來(lái)選擇所述反熔絲的選擇信號(hào)施加在所述第一晶體管的柵極，第一編程電源連接在所述第一晶體管的源極；第一電源連接在所述第二晶體管的漏極，所述第一晶體管的漏極連接所述第二晶體管的源極；以及第二編程電源施加在所述反熔絲的一端，所述第一晶體管的漏極連接所述反熔絲的另一端。
7.如權(quán)利要求6所述的反熔絲編程電路，其特征在于，當(dāng)不選擇信號(hào)作為輸入施加在所述第一晶體管的柵極時(shí)，所述第一晶體管截止。
8.如權(quán)利要求6所述的反熔絲編程電路，其特征在于，當(dāng)所述第一晶體管截止時(shí)，所述第二晶體管的漏極和柵極具有相同的電壓。
9.如權(quán)利要求6所述的反熔絲編程電路，其特征在于，所述選擇信號(hào)被反轉(zhuǎn)并作為輸入施加在所述第二晶體管的柵極。
10.如權(quán)利要求6所述的反熔絲編程電路，其特征在于，所述第一晶體管和所述第二晶體管具有相同的導(dǎo)電型。
全文摘要
一種反熔絲編程電路，包括多個(gè)反熔絲、用來(lái)從多個(gè)反熔絲中選擇編程的反熔絲的第一晶體管、以及第二晶體管。用來(lái)選擇反熔絲的選擇信號(hào)施加在第一晶體管的柵極，以及第一電源連接在第一晶體管的源極。另外，第二電源連接在第二晶體管的漏極，第一晶體管的漏極連接第二晶體管的源極。最后，編程電壓施加在反熔絲的一端，第一晶體管的漏極連接在反熔絲的另一端。
文檔編號(hào)H01L21/82GK1610007SQ20041009599
公開(kāi)日2005年4月27日 申請(qǐng)日期2004年10月8日 優(yōu)先權(quán)日2003年10月7日
發(fā)明者高井康浩 申請(qǐng)人:爾必達(dá)存儲(chǔ)器股份有限公司