電子器件的制作方法
【專利摘要】本實用新型公開了一種電子器件，一個技術(shù)問題是解決與現(xiàn)有技術(shù)中存在的問題相關(guān)的問題。電子器件可包括：半導(dǎo)體層，其具有主表面；和肖特基接觸件，其包括含金屬部件，含金屬部件與半導(dǎo)體層內(nèi)的水平定向的輕摻雜區(qū)域接觸并且位于鄰近于主表面。在實施方案中，含金屬部件位于半導(dǎo)體層中的凹部內(nèi)并且沿著凹部的側(cè)壁接觸水平定向的輕摻雜區(qū)域。在其它實施方案中，肖特基接觸件可不形成在凹部內(nèi)，且摻雜區(qū)域可形成在水平定向的輕摻雜區(qū)域下方的半導(dǎo)體層內(nèi)并且具有與水平定向的輕摻雜區(qū)域相反的導(dǎo)電類型。肖特基接觸件可與開關(guān)電路中的功率晶體管（諸如高頻率電壓調(diào)節(jié)器）結(jié)合使用以減少在開關(guān)周期中空載時間期間積聚的電荷量。
【專利說明】
【技術(shù)領(lǐng)域】
[0001] 本公開涉及電子器件和形成電子器件的方法，且更明確地涉及包括肖特基接觸件 的電子器件及其形成方法。 電子器件

【背景技術(shù)】
[0002] 絕緣柵極場效晶體管（IGFET)是可以用在電力開關(guān)電路中的常用晶體管類型。 IGFET包括源極區(qū)域、漏極區(qū)域和延伸在源極區(qū)域與漏極區(qū)域之間的通道區(qū)域，以及鄰近于 通道區(qū)域提供的柵極結(jié)構(gòu)。柵極結(jié)構(gòu)包括鄰近于通道區(qū)域布置并且通過薄介電層與通道區(qū) 域隔開的柵極電極層。
[0003] 當(dāng)改變電力開關(guān)電路的狀態(tài)時，會在電流無法容易地流過電路時發(fā)生空載時間 段，且電荷積聚在開關(guān)器件中。一旦狀態(tài)發(fā)生改變，這個積聚電荷的移除會在電力開關(guān)電路 內(nèi)產(chǎn)生電壓峰值，其會超過IGFET中的一個的漏極至源極崩潰電壓。為了減小過電壓狀況 的可能性，可使用肖特基接觸件來幫助減少會在空載時間段期間積聚的電荷。空載時間是 指當(dāng)全部開關(guān)器件關(guān)閉或處于非電流傳導(dǎo)狀態(tài)時的開關(guān)周期中的短暫時段。簡要地參考美 國專利US2011/0156682,肖特基接觸件可形成在金屬硅化物結(jié)構(gòu)接觸N型外延層的位置。 電流從N+半導(dǎo)體襯底垂直流過N型外延層至金屬硅化物結(jié)構(gòu)。電力開關(guān)電路將不具有最 佳性能，因為在設(shè)計這種器件時作出了折衷。 實用新型內(nèi)容
[0004] 本實用新型的一個技術(shù)問題是解決與現(xiàn)有技術(shù)中存在的一個或更多個問題相關(guān) 的問題。
[0005] 本實用新型的一個方面涉及一種電子器件，其包括：第一半導(dǎo)體層，其具有第一主 表面；和肖特基接觸件，其包括第一含金屬部件，所述第一含金屬部件與所述第一半導(dǎo)體層 內(nèi)的水平定向的輕摻雜區(qū)域接觸并且位置鄰近于所述第一主表面，其中所述第一含金屬部 件位于所述第一半導(dǎo)體層中的凹部內(nèi)并且沿著所述凹部的側(cè)壁接觸所述水平定向的輕摻 雜區(qū)域。
[0006] 根據(jù)本實用新型的一個方面，電子器件還包括：歐姆接觸件，所述歐姆接觸件包括 在所述水平定向的輕摻雜區(qū)域下方的高度上與第一重?fù)诫s區(qū)域接觸的第一含金屬部件，其 中所述第一重?fù)诫s區(qū)域具有與所述水平定向的輕摻雜區(qū)域的導(dǎo)電類型相反的導(dǎo)電類型；以 及第一降低表面電場區(qū)域，所述第一降低表面電場區(qū)域位于所述水平定向的輕摻雜區(qū)域下 方并且鄰近于所述第一重?fù)诫s區(qū)域，其中所述第一降低表面電場區(qū)域和所述第一重?fù)诫s區(qū) 域具有相同導(dǎo)電類型，其中所述水平定向的輕摻雜區(qū)域是N型摻雜的。
[0007] 根據(jù)本實用新型的一個方面，電子器件還包括：第一埋入式導(dǎo)電區(qū)域，其與所述第 一主表面間隔開；和第一垂直導(dǎo)電區(qū)域，其耦合至所述第一埋入式導(dǎo)電區(qū)域和所述水平定 向的輕摻雜區(qū)域。
[0008] 根據(jù)本實用新型的一個方面，電子器件還包括第一功率晶體管，所述第一功率晶 體管具有第一載流區(qū)域和第二載流區(qū)域，其中：所述第一載流區(qū)域耦合至所述第一含金屬 部件；且所述第二載流區(qū)域耦合至所述第一埋入式導(dǎo)電區(qū)域。
[0009] 根據(jù)本實用新型的一個方面，在電子器件中：肖特基二極管包括所述肖特基接觸 件；且所述肖特基二極管與所述第一功率晶體管并聯(lián)電連接。
[0010] 根據(jù)本實用新型的一個方面，電子器件還包括：第二半導(dǎo)體層，其具有第二主表 面；第二埋入式導(dǎo)電區(qū)域，其與所述第二主表面間隔開；第二垂直導(dǎo)電區(qū)域，其耦合至所述 第二埋入式導(dǎo)電區(qū)域；和第二功率晶體管，其具有第一載流區(qū)域，其中所述第二功率晶體管 的第一載流電極耦合至所述第二埋入式導(dǎo)電區(qū)域。
[0011] 根據(jù)本實用新型的一個方面，電子器件還包括導(dǎo)電電極，所述導(dǎo)電電極覆蓋所述 水平定向的輕摻雜區(qū)域并且電耦合至所述肖特基接觸件的所述含金屬部件。
[0012] 根據(jù)本實用新型的一個方面，在電子器件中，第一功率晶體管包括柵極電極和漏 極區(qū)域，所述漏極區(qū)域包括所述水平定向的輕摻雜區(qū)域；且與用絕緣材料取代所述導(dǎo)電電 極比較，所述導(dǎo)電電極被配置來減小所述第一功率晶體管內(nèi)的漏極至柵極電容。
[0013] 本實用新型的另一個方面涉及一種電子器件，其包括：埋入式導(dǎo)電區(qū)域；半導(dǎo)體 層，其覆蓋所述埋入式導(dǎo)電區(qū)域并且具有與所述埋入式導(dǎo)電區(qū)域間隔開的主表面；肖特基 接觸件，其包括與位置鄰近于所述主表面的水平定向的輕摻雜區(qū)域接觸的含金屬部件，其 中所述水平定向的輕摻雜區(qū)域具有第一導(dǎo)電類型；垂直導(dǎo)電結(jié)構(gòu)，其至少部分延伸通過所 述半導(dǎo)體層并且耦合至所述水平定向的輕摻雜區(qū)域和所述埋入式導(dǎo)電區(qū)域；和摻雜區(qū)域， 其在所述肖特基接觸件下方并且與其間隔開，其中所述摻雜區(qū)域與所述垂直導(dǎo)電結(jié)構(gòu)橫向 間隔開、具有與所述第一導(dǎo)電類型相反的第二導(dǎo)電類型并且具有至少約5X 1017個原子/ cm3的摻雜劑濃度。
[0014] 本實用新型的另一個方面涉及一種電子器件，電子器件包括：肖特基二極管，其包 括：陰極，其包括位置鄰近于半導(dǎo)體層的主表面的水平定向的輕摻雜N型區(qū)域；和陽極，其 包括接觸所述水平定向的輕摻雜N型區(qū)域的含金屬部件。電子器件還包括：埋入式導(dǎo)電區(qū) 域，其與所述主表面間隔開；以及垂直導(dǎo)電結(jié)構(gòu)，其耦合至所述含金屬部件和所述埋入式導(dǎo) 電區(qū)域。
[0015] 根據(jù)本實用新型的方面，肖特基接觸件可與功率晶體管形成在一起以減少在開關(guān) 周期中空載時間期間積聚的電荷量。另外，肖特基接觸件可一體化到現(xiàn)有工藝流程內(nèi)（工 藝流程中有極少（如果有）改變），且與功率晶體管比較，可占據(jù)相對較小量的面積。

【專利附圖】

【附圖說明】
[0016] 實施方案通過實例說明并且不限于附圖。
[0017] 圖1包括電子器件的示意圖，所述電子器件包括開關(guān)電路。
[0018] 圖2包括工件一部分的截面圖的圖示，所述工件包括埋入式導(dǎo)電區(qū)域、埋入式絕 緣層和半導(dǎo)體層。
[0019] 圖3包括在形成襯墊層、止擋層并且蝕刻半導(dǎo)體層和埋入式絕緣層來界定溝渠之 后的圖2的工件的截面圖的圖示。
[0020] 圖4包括在溝渠內(nèi)形成導(dǎo)電插頭之后的圖3的工件的截面圖的圖示。
[0021] 圖5包括在先前形成的導(dǎo)電插頭上形成導(dǎo)電插頭以形成垂直導(dǎo)電區(qū)域之后的圖4 的工件的截面圖的圖示。
[0022] 圖6和圖7包括在形成有高側(cè)和低側(cè)晶體管結(jié)構(gòu)的工件部分內(nèi)形成注入屏蔽層、 水平定向的輕摻雜區(qū)域和降低表面電場（Reduced Surface Field, resurf)區(qū)域之后的圖 5的工件的截面圖的圖示。
[0023] 圖8、圖9和圖10包括在將形成有肖特基接觸件的工件部分內(nèi)形成注入屏蔽層、水 平定向的輕摻雜區(qū)域和resurf區(qū)域之后的圖5的工件的截面圖的圖示。
[0024] 圖11包括在形成絕緣部件之后的圖6的工件的截面圖的圖示。
[0025] 圖12包括在形成圖案化導(dǎo)電層之后的圖11的工件的截面圖的圖示。
[0026] 圖13包括在形成絕緣部件并且由圖案化導(dǎo)電層形成導(dǎo)電電極之后的圖12的工件 的截面圖的圖示。
[0027] 圖14包括在形成通道區(qū)域和深主體摻雜區(qū)域之后的圖13的工件的截面圖的圖 /_J、1 〇
[0028] 圖15包括在形成柵極電極、源極延伸區(qū)域和主體區(qū)域之后的圖14的工件的截面 圖的圖示。
[0029] 圖16包括在圖15中注明的位置處的工件的放大圖的圖示。
[0030] 圖17包括在形成絕緣隔離片和重?fù)诫s源極區(qū)域之后的圖15的工件的截面圖的圖 /_J、1 〇
[0031] 圖18包括在圖17中注明的位置處的工件的放大圖的圖示。
[0032] 圖19包括在形成層間介電層之后的圖17的工件的截面圖的圖示。
[0033] 圖20包括在形成高側(cè)和低側(cè)晶體管結(jié)構(gòu)的柵極電極和導(dǎo)電電極的接觸件開口， 以及摻雜水平定向的輕摻雜區(qū)域的部分用于歐姆接觸件到高側(cè)晶體管的漏極區(qū)域之后的 圖19的工件的截面圖的圖示。
[0034] 圖21包括圖20的工件的放大圖的圖示。
[0035] 圖22、圖23和圖24包括在形成接觸件開口以及摻雜鄰近于將形成肖特基接觸件 之處的工件部分的水平定向的輕摻雜區(qū)域的部分之后的圖19的工件的截面圖的圖示。
[0036] 圖25包括在形成接觸件開口、蝕刻穿過重?fù)诫s源極區(qū)域并且摻雜主體區(qū)域的部 分來形成低側(cè)晶體管的主體接觸區(qū)域之后的圖19的工件的截面圖的圖示。
[0037] 圖26、圖27和圖28分別包括在形成接觸件開口、蝕刻穿過水平定向的輕摻雜區(qū)域 并且摻雜resurf區(qū)域的部分以在鄰近于將形成肖特基接觸件之處形成resurf接觸區(qū)域之 后的圖22至圖24的工件的截面圖的圖示。
[0038] 圖29包括在形成低側(cè)晶體管的導(dǎo)電插頭之后的圖25的工件的截面圖的圖示。
[0039] 圖30、圖31和圖32分別包括在形成肖特基接觸件與水平定向的輕摻雜區(qū)域的導(dǎo) 電插頭，以及用于歐姆接觸至resurf區(qū)域的導(dǎo)電插頭之后的圖26至圖28的工件的截面圖 的圖示。
[0040] 圖33包括圖31的工件的放大圖的圖示，其圖示了關(guān)于導(dǎo)電插頭的細(xì)節(jié)。
[0041] 圖34包括圖33中圖示的實施方案的替代實施方案的工件圖示。
[0042] 圖35、圖36、圖37、圖38和圖39分別包括在形成高側(cè)晶體管、低側(cè)晶體管和肖特 基接觸件的第一級互連件之后的圖20和圖29至圖32的工件的截面圖的圖示。
[0043] 圖40包括圖33中圖示的實施方案的替代實施方案的工件圖示。
[0044] 技術(shù)人員了解圖中的元件僅為簡化和清楚起見而圖示，且不一定按比例繪制。舉 例來說，圖中一些元件的尺寸可能相對于其它元件被夸大以幫助改善對本實用新型實施方 案的理解。

【具體實施方式】
[0045] 結(jié)合附圖的以下描述被提供來幫助理解本文公開的教示。下文討論重點在于所述 教示的特定執(zhí)行方案和實施方案。這個重點被提供來幫助描述所述教示且不應(yīng)被解釋為限 制所述教示的范圍或適用性。然而，可基于如本申請案中公開的教示使用其它實施方案。
[0046] 如本文使用，相對于區(qū)域或結(jié)構(gòu)的術(shù)語"水平定向"和"垂直定向"是指電流流過 這個區(qū)域或結(jié)構(gòu)的主要方向。更明確地說，電流可在垂直方向、水平方向或垂直方向和水平 方向的組合方向上流過區(qū)域或結(jié)構(gòu)。如果電流在垂直方向或組合方向上流過區(qū)域或結(jié)構(gòu)， 其中垂直分量大于水平分量，那么這個區(qū)域或結(jié)構(gòu)將被稱為垂直定向。類似地，如果電流在 水平方向或組合方向上流過區(qū)域或結(jié)構(gòu)，其中水平分量大于垂直分量，那么這個區(qū)域或結(jié) 構(gòu)將被稱為水平定向。
[0047] 術(shù)語"金屬"或其任何變型意指包括以下元素的材料：第1族至第12族、第13族 至第16族中任意族內(nèi)的元素、沿著或低于由原子序數(shù)13(Al)、31(Ga)、50(Sn)、51(Sb)和 84(Po)界定的線的元素。金屬不包括Si或Ge。
[0048] 術(shù)語"正常運(yùn)行"和"正常運(yùn)行狀態(tài)"是指電子組件或器件被設(shè)計來運(yùn)行的條件。 所述條件可由有關(guān)電壓、電流、電容、電阻或其它電參數(shù)的數(shù)據(jù)表或其它信息獲得。因此，正 常運(yùn)行不包括遠(yuǎn)超過其設(shè)計限制來操作電子組件或器件。
[0049] 術(shù)語"功率晶體管"意指被設(shè)計來在當(dāng)晶體管處于關(guān)閉狀態(tài)時維持在晶體管的源 極與漏極之間或發(fā)射極與集電極之間的至少10V差值的情況下正常運(yùn)行。舉例來說，當(dāng)晶 體管處于關(guān)閉狀態(tài)時，源極與漏極之間可維持10V而不會發(fā)生接點崩潰或其它非期望的狀 況。
[0050] 術(shù)語"包括（comprises、comprising、includes、including)，'、"具有（has、 having) "或其任何變型意欲涵蓋非排它性的包括。舉例來說，包括一列特征的方法、物品 或裝置不一定僅受限于這些特征，而是可包括未明確列舉或這個方法、物品或裝置所固有 的其它特征。另外，除非相反地明確闡述，否則"或"是指涵蓋性的或而不是指排它性的或。 舉例來說，通過以下中任何一項滿足條件A或條件B:A是真（或存在）且B是假（或不存 在），A是假（或不存在）且B是真（或存在），以及A和B都是真（或存在）。
[0051] 同樣，"一"或"一個"的使用是用來描述本文描述的元件和組件。這僅為了方便及 給出本實用新型范圍的大致意義。此描述應(yīng)被理解為包括一個、至少一個，或?qū)螖?shù)也包括 復(fù)數(shù)，或反之亦然，除非明確其另有意指。舉例來說，當(dāng)本文描述單一物品時，可使用一個以 上物品代替單一物品。類似地，在本文描述一個以上物品的，單一物品可代替所述一個以上 物品。
[0052] 族數(shù)對應(yīng)于基于IUPAC元素周期表（2011年1月21日更新的版本）的元素周期 表內(nèi)的列。
[0053] 除非另有定義，否則本文使用的全部技術(shù)和科學(xué)術(shù)語具有與本實用新型所屬領(lǐng)域 的一般技術(shù)人員通常所理解的相同的意義。材料、方法和實例僅是說明性的且并非意在限 制。在本文未描述的范圍內(nèi)，關(guān)于特定材料和處理動作的許多細(xì)節(jié)是常規(guī)的且可在半導(dǎo)體 和電子領(lǐng)域內(nèi)的教科書和其它來源中找到。
[0054] 肖特基接觸件可與功率晶體管形成在一起以減少在開關(guān)周期中空載時間期間積 聚的電荷量。積聚電荷的這種減少會幫助減小開關(guān)電路的輸出節(jié)點處的響聲，或另外幫助 減少在當(dāng)開關(guān)電路內(nèi)的功率晶體管切換時的短暫時間期間的負(fù)面作用。肖特基接觸件可一 體化到現(xiàn)有工藝流程內(nèi)（工藝流程中有極少（如果有）改變），且與功率晶體管比較，可占 據(jù)相對較小量的面積。包括開關(guān)電路的電子器件可實施在單一晶粒上或可實施在彼此耦合 的多個晶粒中。實施方案在下文描述且意在說明且不限制本實用新型的范圍。
[0055] 圖1包括電子器件10的電路圖。在圖1中所示的實施方案中，電子器件10可包 括電力開關(guān)電路。電子器件10包括高側(cè)晶體管12,其中高側(cè)晶體管12的漏極區(qū)域耦合至 端子，諸如V D，且高側(cè)晶體管12的源極區(qū)域耦合至端子，諸如。電子器件10還包括低側(cè) 晶體管14,其中低側(cè)晶體管14的漏極區(qū)域耦合至高側(cè)晶體管12的源極區(qū)域，且低側(cè)晶體管 14的源極區(qū)域耦合至端子，諸如V s。肖特基二極管13與高側(cè)晶體管12并聯(lián)電連接，且肖 特基二極管15與低側(cè)晶體管14并聯(lián)電連接。晶體管12和14的柵極電極可耦合到控制單 元16的控制端子162和164。反相器168可用以在控制單元16被配置來接收單一信號來 控制兩個晶體管12和14時將所述信號反相。這個反相器可包括其它電路以在兩個晶體管 12和14關(guān)閉或處于非電流傳導(dǎo)狀態(tài)時維持短空載時間或簡短周期?？赡芷谕幸獾目蛰d 時間來實質(zhì)上阻止V D到％的電短路，這會在兩個晶體管12和14碰巧同時開啟或處于電流 傳導(dǎo)狀態(tài)的情況下發(fā)生。如果需要或期望，那么當(dāng)高側(cè)晶體管12開啟且低側(cè)晶體管14關(guān) 閉時，電路166可用以使電壓升高至對于高側(cè)晶體管12的柵極電極而言是足夠高的。電路 166可包括電荷泵或另一類似電路，其還可包括將控制電壓供應(yīng)（圖1中未示出）連接到高 側(cè)晶體管12的柵極電極的控制電路的肖特基二極管。在特定實施方案中，控制單元16可 被配置使得晶體管12和14中僅一個在特定時間點被啟動。當(dāng)高側(cè)晶體管12被啟動（且 低側(cè)晶體管14未啟動）時，V wt將實質(zhì)上是VD，且當(dāng)?shù)蛡?cè)晶體管14被啟動（且高側(cè)晶體管 12未啟動）時，Vwt將實質(zhì)上是V s?？刂茊卧?6可用以確定將從Vs轉(zhuǎn)換到VD的時間 和頻率，且反之亦然。在更具體的實施方案中，晶體管12和14可以是高頻率電壓調(diào)節(jié)器內(nèi) 的電力開關(guān)晶體管。
[0056] 下文描述對應(yīng)于晶體管12和14以及肖特基二極管13、15且在電路166內(nèi)的實體 結(jié)構(gòu)，以及形成這些實體結(jié)構(gòu)的工藝。在下文描述中，晶體管12和14的每個可包括一個或 多個晶體管結(jié)構(gòu)。作為高側(cè)晶體管12部分的晶體管結(jié)構(gòu)可以被稱為高側(cè)晶體管結(jié)構(gòu)，且作 為低側(cè)晶體管14部分的晶體管結(jié)構(gòu)可以被稱為低側(cè)晶體管結(jié)構(gòu)。肖特基二極管13和15 的每個可包括一個或多個肖特基接觸件。在實施方案中，晶體管12和14以及肖特基二極 管13和15將是同一集成電路的部分。在特定實施方案中，控制單元16和晶體管12和14 以及肖特基二極管在同一集成電路上。
[0057] 圖2包括工件200的部分的截面圖的圖示，工件200包括埋入式導(dǎo)電區(qū)域202、 埋入式絕緣層204和半導(dǎo)體層206。埋入式導(dǎo)電區(qū)域202可包括族14元素（即，碳、硅、鍺 或其任何組合）且可被重η型或p型摻雜。為了本說明書的目的，重?fù)诫s意指至少1X10 19 個原子/cm3的峰值摻雜劑濃度，且輕摻雜意指小于IX 1019個原子/cm3的峰值摻雜劑濃度。 埋入式導(dǎo)電區(qū)域202可以是重?fù)诫s襯底（例如重η型摻雜晶片）的一部分或可以是布置在 相反導(dǎo)電類型的襯底上方或在另一埋入式絕緣層（未圖示）（其布置在襯底與埋入式導(dǎo)電 區(qū)域202之間）上方的埋入式摻雜區(qū)域。在實施方案中，埋入式導(dǎo)電區(qū)域202用η型摻雜 劑（例如磷、砷、銻或其任何組合）重?fù)诫s。在特定實施方案中，如果要使埋入式導(dǎo)電區(qū)域 202的擴(kuò)散保持為低，那么埋入式導(dǎo)電區(qū)域202包括砷或銻，且在特定實施方案中，埋入式 導(dǎo)電區(qū)域202包括銻以在形成隨后形成的半導(dǎo)體層期間降低（與砷比較）自動摻雜水平。 埋入式導(dǎo)電區(qū)域202將用來使高側(cè)晶體管的源極與低側(cè)晶體管的漏極電連接在一起并且 成為電子器件的輸出節(jié)點的部分。
[0058] 埋入式絕緣層204布置在埋入式導(dǎo)電區(qū)域202上。在正常運(yùn)行期間，埋入式絕緣層 204幫助使埋入式導(dǎo)電區(qū)域202上的電壓與半導(dǎo)體層206的部分隔離。埋入式絕緣層204 可包括氧化物、氮化物或氮氧化物。埋入式絕緣層204可包括單一膜或具有相同或不同成 分的多層膜。在實施方案中，埋入式絕緣層204可具有至少約0. 2微米的厚度，且在另一個 實施方案中，埋入式絕緣層204可具有不大于約5. 0微米的厚度。在特定實施方案中，埋入 式絕緣層204可具有處于約0. 5微米至約0. 9微米的范圍中的厚度。
[0059] 半導(dǎo)體層206布置在埋入式絕緣層204上方且具有隨后將形成晶體管結(jié)構(gòu)和其它 電子組件（未圖示）的主表面205。半導(dǎo)體層206可包括族14元素和針對埋入式導(dǎo)電區(qū) 域202描述的任何摻雜劑或具相反導(dǎo)電類型的摻雜劑。在實施方案中，半導(dǎo)體層206是輕 摻雜的η型或ρ型外延硅層，其具有處于約0. 2微米至約5. 0微米的范圍中的厚度，和不大 于約1 X 1017個原子/cm3的摻雜濃度，及在另一個實施方案中，至少約1 X 1014個原子/cm3 的摻雜濃度。半導(dǎo)體層206可布置在工件200的整體上方。在形成時或在選擇性摻雜半 導(dǎo)體層206內(nèi)的區(qū)域之前半導(dǎo)體層206內(nèi)的摻雜劑濃度將被稱為本底摻雜劑濃度。
[0060] 參考圖3,使用熱生長技術(shù)、沉積技術(shù)或其組合使襯墊層302和止擋層304 (例如拋 光止擋層或蝕刻止擋層）連續(xù)形成在半導(dǎo)體層206上方。襯墊層302和止擋層304中的每 層可包括氧化物、氮化物、氮氧化物或其任何組合。在實施方案中，襯墊層302具有與止擋 層304相比不同的成分。在特定實施方案中，襯墊層302包括氧化物，且止擋層304包括氮 化物。
[0061] 圖案化掩膜層（未圖示）形成在止擋層304上方。半導(dǎo)體層206和埋入式絕緣層 204內(nèi)的溝渠322形成在將形成垂直導(dǎo)電結(jié)構(gòu)之處。在特定實施方案中，襯墊層302、止擋 層 3〇4、半導(dǎo)體層206和埋入式絕緣層204的暴露部分被移除。各向異性蝕刻技術(shù)用來形成 如圖3的實施方案中圖示的結(jié)構(gòu)。在另一實施方案中，大致無埋入式絕緣層204被移除，且 在另一實施方案中，僅布置在開口下方的埋入式絕緣層204厚度的一部分或大致全部被移 除。在特定實施方案中，每個溝渠322的寬度是至少約0. 05微米或約0. 1微米，且在另一 特定實施方案中，每個溝渠322的寬度不大于約2微米或約1微米。圖案化掩膜層可在形 成溝渠322之后被移除。
[0062] 絕緣隔離片324可形成在溝渠322內(nèi)。絕緣隔離片324 (其還可被稱為絕緣襯）可 幫助使半導(dǎo)體層206與隨后將形成在溝渠322內(nèi)的垂直導(dǎo)電結(jié)構(gòu)電絕緣。在圖示的實施方 案中，可執(zhí)行熱氧化來形成絕緣隔離片324。在另一個實施方案（未圖示）中，絕緣層可被 保形沉積和各向異性蝕刻來形成絕緣隔離片。絕緣隔離片324具有處于約20nm至約200nm 的范圍中的寬度。
[0063] 圖4包括在延伸溝渠且形成導(dǎo)電插頭422之后的圖示。在形成導(dǎo)電插頭422之 前，沿著溝渠322(如圖3中圖示）底部的任何殘留絕緣材料（例如氧化物）可被移除，且 溝渠322可延伸到埋入式導(dǎo)電區(qū)域202中來形成溝渠延伸部402。在實施方案中，溝渠延 伸部402可進(jìn)入埋入式導(dǎo)電區(qū)域202中達(dá)至少約0. 2微米，且在另一實施方案中，溝渠延伸 部402可以是至少約0. 3微米。在又一個實施方案中，溝渠延伸部402可不大于約5. 0微 米，且在又另一個實施方案中是不大于約2.0微米。在另一個實施方案中，溝渠延伸部可以 比上述更深或更淺?？墒褂酶飨虍愋晕g刻技術(shù)來執(zhí)行絕緣材料的移除和溝渠延伸部402的 形成。
[0064] 導(dǎo)電層形成在止擋層304上方且在溝渠322內(nèi)，并且在特定實施方案中，導(dǎo)電層實 質(zhì)上填充溝渠322。導(dǎo)電層可以是多晶體且包括含金屬或含半導(dǎo)體材料。在實施方案中，導(dǎo) 電層可包括重?fù)诫s的半導(dǎo)體材料，諸如非晶硅或多晶硅。在另一個實施方案中，導(dǎo)電層包括 多層膜，諸如粘附膜、阻障膜和導(dǎo)電填充材料。在特定實施方案中，粘附膜可包括難熔金屬， 諸如鈦、鉭、鎢或類似金屬；阻障膜可包括難熔金屬氮化物（諸如氮化鈦、氮化鉭、氮化鎢或 類似氮化物），或難熔金屬半導(dǎo)體氮化物，諸如TaSiN ;且導(dǎo)電填充材料可包括鎢或硅化鎢。 在更具體的實施方案中，導(dǎo)電層可包括Ti/TiN/W。膜數(shù)和這些膜的成分的選擇取決于電性 能、后續(xù)加熱周期的溫度、另一準(zhǔn)則或其任何組合。難熔金屬和含難熔金屬化合物可經(jīng)受高 溫（例如難熔金屬的熔點可以是至少1400°C )，可被保形沉積，且具有比重?fù)诫s的η型硅更 低的體電阻率。在閱讀本說明書之后，技術(shù)人員將能夠確定導(dǎo)電層的成分以滿足特定應(yīng)用 的需要或期望。在形成導(dǎo)電層期間，空隙424可形成在溝渠322內(nèi)。在另一個實施方案中， 在溝渠322內(nèi)，導(dǎo)電層內(nèi)的空隙可沿著這些溝渠322的中心線形成。
[0065] 如圖4的實施方案中所示，布置在止擋層304上方的導(dǎo)電層部分被移除以在溝渠 322內(nèi)形成導(dǎo)電插頭422。如圖4中所示，如果需要或期望，那么繼續(xù)的蝕刻或其它移除操 作可用來使導(dǎo)電插頭422更內(nèi)凹到溝渠322中。
[0066] 參考圖5,雖然存在止擋層304的部分（圖5中未圖不），但襯墊層302被蝕刻并 且底切止擋層304的一部分來在溝渠322附近暴露半導(dǎo)體層206的部分。此時，在如圖4 所示的實施方案中，可執(zhí)行溝渠填充材料的額外蝕刻，其暴露絕緣隔離片324的上表面。絕 緣隔離片324的暴露部分被蝕刻，且止擋層304的殘留部分接著被移除。導(dǎo)電插頭522形 成在溝渠內(nèi)且?guī)椭鷮?dǎo)電插頭422電連接至隨后將形成在半導(dǎo)體層206內(nèi)的摻雜區(qū)域。導(dǎo) 電插頭522可使用形成導(dǎo)電插頭422的任意材料和方法形成，導(dǎo)電插頭522會內(nèi)凹或不會 內(nèi)凹到溝渠322內(nèi)除外。導(dǎo)電插頭422和522可包括相同材料或不同材料且可使用相同技 術(shù)或不同技術(shù)來形成。導(dǎo)電插頭422和522的組合可形成垂直導(dǎo)電區(qū)域542。在圖示的實 施方案中，垂直導(dǎo)電區(qū)域542呈垂直導(dǎo)電結(jié)構(gòu)的形式。在其中不使用埋入式絕緣層204 (未 圖示）的替代實施方案中，垂直導(dǎo)電區(qū)域542可呈半導(dǎo)體層206內(nèi)的摻雜區(qū)域形式，其可使 用一次或多次離子注入來形成。此時，襯墊層302可在工藝中被移除。
[0067] 圖6至圖10圖示在形成注入屏蔽層602、水平定向的輕摻雜區(qū)域622和resurf區(qū) 域642之后的工件。圖6包括高側(cè)晶體管結(jié)構(gòu)，圖7包括低側(cè)晶體管結(jié)構(gòu)，且圖8至圖10 包括其中將形成肖特基接觸件的工件部分。注入屏蔽層602形成在主表面205上方且可包 括氧化物、氮化物或氮氧化物，并且可具有處于約2nm至約90nm的范圍中的厚度。注入屏 蔽層602可通過熱生長或沉積技術(shù)來形成。
[0068] 在圖6至圖10圖示的實施方案中，水平定向的輕摻雜區(qū)域622可形成在其中形成 晶體管結(jié)構(gòu)和肖特基接觸件的大致全部區(qū)域上。在功率晶體管內(nèi)，水平定向的輕摻雜區(qū)域 622可以是功率晶體管的漂移區(qū)域的主要部分并且是漏極區(qū)域的部分。對于肖特基接觸件 來說，如果埋入式絕緣層204將不存在，那么與將穿過半導(dǎo)體層206的整個厚度到埋入式導(dǎo) 電區(qū)域的垂直電流路徑相比，水平定向的輕摻雜區(qū)域622可容許更低電阻的電流路徑。在 正常運(yùn)行狀態(tài)中，載荷子（例如電子）或電流主要在水平方向上流過水平定向的輕摻雜區(qū) 域622。如果集成電路包括控制單元16,那么在形成控制單元16的電子組件之處（除了 在電路166內(nèi)形成肖特基接觸件之處以外）可形成掩膜層（未圖示）來保護(hù)半導(dǎo)體層的部 分或全部。水平定向的輕摻雜區(qū)域622可具有小于約IX 1019個原子/cm3和至少約IX 1016 個原子/cm3的摻雜劑濃度，和在一個實施方案中小于約0. 9微米的厚度，和在另一實施方 案中小于約0.5微米的厚度。
[0069] 在圖6至圖10所示的實施方案中，resurf區(qū)域642可形成在晶體管的漏極區(qū)域 和肖特基接觸件附近的區(qū)域的大致全部區(qū)域上方。在實施方案中，resurf區(qū)域642不形成 在隨后將形成水平定向的輕摻雜區(qū)域622的歐姆接觸件之處。Resurf區(qū)域642可幫助保持 更多電流流過水平定向的輕摻雜區(qū)域622而不是流入水平定向的輕摻雜區(qū)域622下方的半 導(dǎo)體層206中。如果集成電路包括控制單元16,那么可形成掩膜層（未圖示）來在形成控 制單元16的電子組件之處保護(hù)半導(dǎo)體層的部分或全部。Resurf區(qū)域642可具有不大于約 5 X 1017個原子/cm3且至少約1 X 1016個原子/cm3的摻雜劑濃度，和在一個實施方案中小于 約1. 5微米的厚度，和在另一實施方案中小于約1. 2微米的厚度。Resurf區(qū)域的峰值濃度 可以在低于主表面205約0. 5微米至約0. 9微米的范圍中。
[0070] 在實施方案中，水平定向的輕摻雜區(qū)域622可在resurf區(qū)域642之前形成。在另 一實施方案中，水平定向的輕摻雜區(qū)域622可在resurf區(qū)域642之后形成。
[0071] 圖11包括在絕緣部件802形成于在正常運(yùn)行期間將經(jīng)歷最高電壓的晶體管結(jié)構(gòu) 和肖特基接觸件的部分上方之后的圖示。這些區(qū)域通常對應(yīng)于將制造到水平定向的輕摻雜 區(qū)域622的歐姆接觸件的位置。絕緣部件802可幫助減少晶體管結(jié)構(gòu)的漏極區(qū)域與隨后 形成的導(dǎo)電電極之間的電容性耦合，并且改進(jìn)漏極區(qū)域與隨后形成的導(dǎo)電電極之間的崩潰 電壓。絕緣部件802可包括單一絕緣層或多層絕緣層。在圖11所示的實施方案中，絕緣層 812和814連續(xù)形成在工件上方，其中絕緣層812和814具有不同成分。舉例來說，絕緣層 812可包括氮化物，且絕緣層814可包括氧化物。絕緣層814可幫助減少電容性耦合，且絕 緣層812可以在接觸件開口形成期間作為蝕刻止擋件。絕緣層812可具有在約20nm至約 90nm的范圍中的厚度，且絕緣層814可具有在約50nm至約500nm的范圍中的厚度。
[0072] 掩膜層（未圖示）可形成在絕緣層814上方且被圖案化來包括掩膜部件，其布置 在隨后將形成到水平定向的輕摻雜區(qū)域622的歐姆接觸件的部分上方，且在隨后將形成肖 特基接觸件的區(qū)域上方。絕緣層814可被蝕刻來提供錐形輪廓，且絕緣層812可被蝕刻成 錐形輪廓或不具錐形輪廓。掩膜層可在絕緣層814被蝕刻之后且在絕緣層812被蝕刻之前 或之后被移除。
[0073] 在圖12中，導(dǎo)電層902沉積在絕緣部件802上方且被圖案化來形成開口，諸如開 口 904,其中隨后將制造到高側(cè)晶體管結(jié)構(gòu)的水平定向的輕摻雜區(qū)域622的歐姆接觸件結(jié) 構(gòu)。在實施方案中，開口還可形成在鄰近于如圖8至圖10中所示隨后將形成針對工件部分 的肖特基接觸件的水平定向的輕摻雜區(qū)域622部分上方?；蛘?，關(guān)于具有肖特基接觸件的 部分的這些開口可稍后在工藝中形成。在另一實施方案中，導(dǎo)電層902中可不形成針對低 側(cè)晶體管結(jié)構(gòu)的開口。
[0074] 導(dǎo)電層902包括導(dǎo)電材料或可（例如）通過摻雜使其導(dǎo)電。更具體的地說，導(dǎo)電 層902可包括摻雜的半導(dǎo)體材料（例如重?fù)诫s的非晶硅、多晶硅等）、含金屬材料（難熔金 屬、難熔金屬氮化物、難熔金屬硅化物等）或其任何組合。導(dǎo)電層902可具有在約0. 05微 米至約0. 5微米的范圍中的厚度。在特定實施方案中，導(dǎo)電層902將用以形成導(dǎo)電電極。
[0075] 圖13包括形成在針對高側(cè)和低側(cè)晶體管結(jié)構(gòu)的水平定向的輕摻雜區(qū)域622的部 分上方的絕緣部件1302和絕緣隔離片1304。柵極電極隨后將形成在針對高側(cè)和低側(cè)晶體 管結(jié)構(gòu)的晶體管結(jié)構(gòu)的開口 1306內(nèi)。具有肖特基接觸件（圖13中未圖示）的大致全部區(qū) 域被絕緣部件1302覆蓋。絕緣部件1302可通過形成一層或多層圖案化絕緣層來形成。 在圖13所示的實施方案中，絕緣層1012和絕緣層1014沉積在導(dǎo)電層902上方。絕緣層 1012和1014可包括氧化物、氮化物，或任何氮氧化物，且在特定實施方案中具有相較于彼 此不同的成分。舉例來說，絕緣層1012可包括氧化物，且絕緣層1014可包括氮化物。絕緣 層1012可具有在0. 2微米至約2. 0微米的范圍中的厚度，且絕緣層1014具有在20nm至約 900nm的范圍中的厚度。
[0076] 掩膜層（未圖示）形成在絕緣層1014上方且被圖案化來形成掩膜部件，其布置在 絕緣層1014上方形成絕緣部件1302的位置上。在如圖8至圖10中所示的工件部分中的 掩膜層中不形成開口，因此，絕緣層1012和1014在這些部分中未圖案化。對于高側(cè)和低側(cè) 晶體管結(jié)構(gòu)，導(dǎo)電層902以及絕緣層1012和1014的部分被圖案化，且掩膜部件被移除。導(dǎo) 電層902的圖案化形成針對高側(cè)晶體管結(jié)構(gòu)和低側(cè)晶體管結(jié)構(gòu)的單獨(dú)導(dǎo)電電極1032。針 對高側(cè)晶體管結(jié)構(gòu)的導(dǎo)電電極1032將電連接到針對高側(cè)晶體管結(jié)構(gòu)的隨后形成的源極區(qū) 域，且低側(cè)晶體管結(jié)構(gòu)（圖13中未圖示）的導(dǎo)電電極1032將電連接到針對低側(cè)晶體管結(jié) 構(gòu)的隨后形成的源極區(qū)域。
[0077] 絕緣隔離片1304沿著導(dǎo)電電極1032以及絕緣層1012和1014的側(cè)壁形成。在特 定實施方案中，絕緣隔離片1304包括氮化物且通過沉積氮化物層達(dá)到約20nm至90nm范圍 中的厚度并且各向異性蝕刻氮化物層來形成絕緣隔離片1304而形成。開口 1306布置在將 形成源極和通道區(qū)域的半導(dǎo)體層206的部分上方。
[0078] 圖14包括在形成在開口 1306下方形成的通道區(qū)域1402和深主體摻雜區(qū)域1404 之后的圖示。通道區(qū)域1402形成在半導(dǎo)體層206的主表面205附近，且深主體摻雜區(qū)域 1404與主表面205間隔開。通道區(qū)域1402可通過具有約5 X 1012個離子/cm2至約5 X 1013 個離子/cm2范圍中的劑量的離子注入來形成。可選擇能量來實現(xiàn)約0. 05微米至約0. 3微 米的噴射范圍。
[0079] 深主體摻雜區(qū)域1404可使用單次注入或注入組合來形成。深主體摻雜區(qū)域1404 可接觸或可不接觸埋入式絕緣層204。對于單次注入或?qū)τ诰哂凶畹蛧娚浞秶淖⑷耄ɑ?注入組合），劑量可以在約5 X 1013個離子/cm2至約5 X 1014個離子/cm2的范圍中。
[0080] 深主體摻雜區(qū)域1404可在通道區(qū)域1402之前或之后形成。在特定實施方案中， 形成深主體摻雜區(qū)域1404。開口 1306內(nèi)暴露的注入屏蔽層602部分被移除，且另一注入屏 蔽層（未圖示）可在形成通道區(qū)域1402之前形成。另一注入屏蔽層可以是氧化物或氮化 物。另一注入屏蔽層比注入屏蔽層602薄。在特定實施方案中，另一注入屏蔽層熱成長到 約llnm至約50nm范圍中的厚度。針對通道區(qū)域1402的離子可以注入穿過另一遮蔽注入 層。
[0081] 圖15包括在形成柵極介電層1502、柵極電極1522、沿著柵極電極1522的暴露表 面的絕緣層1524、源極延伸區(qū)域1542和主體區(qū)域1562之后的工件的圖示。圖16包括圖 15的一部分的放大圖來更好地圖示圖15中工件的一些部件之間的位置關(guān)系。
[0082] 注入屏蔽層602和其它注入屏蔽層（如果存在）的暴露部分通過蝕刻來移除，且 柵極介電層1502沿著開口 1306的底部形成在暴露表面上方。在特定實施方案中，柵極介 電層1502包括氧化物、氮化物、氮氧化物或其任何組合且具有處于約5nm至約50nm的范圍 中的厚度。柵極電極1522布置在柵極介電層1502上方。柵極電極1522可通過沉積一層 在沉積時就導(dǎo)電的材料或可隨后使其導(dǎo)電的材料層來形成。材料層可包括含金屬或含半導(dǎo) 體材料。在實施方案中，所述層被沉積到約0.1微米至約0.5微米的厚度。材料層被蝕刻 以形成柵極電極1522。在所示實施方案中，柵極電極1522在不使用掩膜的情況下形成并且 具有側(cè)壁隔離片形狀。
[0083] 絕緣層1524可從柵極電極1522開始熱生長或可沉積在工件上方。絕緣層1524的 厚度可以在約l〇nm至約30nm的范圍中。源極延伸區(qū)域1542可具有高于約5X10 17個原 子/cm3且小于約1 X 1019個原子/cm3的摻雜劑濃度。主體區(qū)域1562可容許通道區(qū)域1402 與深主體摻雜區(qū)域1404電接合。主體區(qū)域1562具有與通道區(qū)域1402和深主體摻雜區(qū)域 1404相同的導(dǎo)電類型且具有至少約IX 1018個原子/cm3的峰值摻雜劑濃度。
[0084] 圖17包括在形成絕緣隔離片1602和重?fù)诫s源極區(qū)域1642之后的圖示。圖18包括 圖17的一部分的放大圖來更好地圖示工件的部件之間的位置關(guān)系。形成絕緣隔離片1602 以覆蓋源極延伸區(qū)域1542的部分。絕緣隔離片1602可通過沉積絕緣層且各向異性蝕刻所 述絕緣層來形成。絕緣隔離片1602可包括氧化物、氮化物、氮氧化物或其任何組合且其在 絕緣隔離片1602的底座上具有處于約50nm至約200nm的范圍中的寬度。重?fù)诫s源極區(qū)域 1642容許隨后制成歐姆接觸件并且具有至少約1 X 1019個原子/cm3的摻雜劑濃度。重?fù)诫s 源極區(qū)域1642可使用離子注入來形成。重?fù)诫s源極區(qū)域1642具有與通道區(qū)域1402相比 相反的導(dǎo)電類型和與水平定向的輕摻雜區(qū)域622和埋入式導(dǎo)電區(qū)域202相同的導(dǎo)電類型。
[0085] 簡要地參考圖8至圖10,從形成絕緣隔離片1304到形成重?fù)诫s源極區(qū)域1642的 工藝次序不會顯著影響圖8至圖10中的半導(dǎo)體層206和摻雜區(qū)域。后續(xù)工藝會影響圖8 至圖10中將形成肖特基接觸件的工件部分。
[0086] 圖19包括在大致整個工件上方形成層間介電（ILD)層1902之后的工件的圖示。 ILD層1902可包括氧化物、氮化物、氮氧化物或其任何組合。ILD層1902可包括具有大致 恒定或變化成分（例如比半導(dǎo)體層206更高的磷含量）的單一膜或多層離散膜。蝕刻止擋 膜、抗反射膜或其任何組合可用在ILD層1902內(nèi)或其上方以幫助處理。ILD層1902可被平 坦化以改進(jìn)后續(xù)處理操作（例如光刻、后續(xù)拋光或類似運(yùn)行）期間的工藝余裕。
[0087] 圖20至圖24包括在形成接觸件開口 2002、2004和2022以及重?fù)诫s區(qū)域2024之 后的圖示。圖20對應(yīng)于高側(cè)晶體管，且圖22至圖24對應(yīng)于其中將形成肖特基接觸件的區(qū) 域。圖21包括圖20的一部分的放大圖來更好地圖示圖20中工件的一些部件之間的位置 關(guān)系。
[0088] 接觸件開口 2002延伸到高側(cè)和低側(cè)晶體管結(jié)構(gòu)的柵極電極1522。接觸件開口 2004延伸到導(dǎo)電電極1032。接觸件開口 2022延伸到水平定向的輕摻雜區(qū)域622的部分。 接觸件開口 2022的底部可被摻雜以形成重?fù)诫s區(qū)域2024,其容許歐姆接觸件形成到水平 定向的輕摻雜區(qū)域622。重?fù)诫s區(qū)域2024具有與水平摻雜區(qū)域622相同的導(dǎo)電類型以及 至少1X10 19個原子/cm3的摻雜劑濃度。接觸件開口的形成次序并非關(guān)鍵所在。接觸件開 口 2002可與接觸件開口 2004分開形成，所述接觸件開口 2004可與接觸件開口 2022分開 形成。在另一個實施方案中，接觸件開口 2002和2004可大致同時形成。
[0089] 圖25至圖28包括已經(jīng)形成接觸件開口 2422和重?fù)诫s區(qū)域2424之后的圖示。圖 25對應(yīng)于低側(cè)晶體管結(jié)構(gòu)，且圖26至圖28對應(yīng)于其中將形成肖特基接觸件的區(qū)域。接觸 件開口 2422延伸穿過ILD層1902、源極區(qū)域1642和水平定向的輕摻雜區(qū)域622到達(dá)低側(cè) 晶體管的主體區(qū)域1562和肖特基接觸件的resurf區(qū)域642的部分。接觸件開口 2422的 底部可被摻雜來形成重?fù)诫s區(qū)域2424,其容許歐姆接觸件形成到主體區(qū)域1562和resurf 區(qū)域642。重?fù)诫s區(qū)域2424具有與resurf區(qū)域642和主體區(qū)域1562相同的導(dǎo)電類型和 至少IX 1019個原子/cm3的摻雜劑濃度。接觸件開口 2422可在形成接觸件開口 2002、2004 和2022之前或之后形成。在形成接觸件開口 2422之后，犧牲絕緣層（未圖示）可沿著源 極區(qū)域1642和水平定向區(qū)域622的暴露部分形成來在降低在形成重?fù)诫s區(qū)域2424時這些 區(qū)域反摻雜的可能性。如果需要或期望，犧牲絕緣層可沿著接觸件開口 2422的底部被各向 異性蝕刻。重?fù)诫s區(qū)域2424可通過離子注入或另一適當(dāng)?shù)膿诫s技術(shù)來形成。工件可被退 火以使在接觸件開口工藝次序期間被引入到工件中的摻雜劑活化。在摻雜和退火之后，犧 牲絕緣層被移除來暴露源極區(qū)域1642和水平定向區(qū)域622的部分。
[0090] 圖29至圖33包括在形成導(dǎo)電插頭2802、2804、2822、2922和2924之后的圖示。圖 29對應(yīng)于低側(cè)晶體管，圖30至圖32對應(yīng)于其中形成肖特基接觸件的區(qū)域，且圖33包括導(dǎo) 電插頭2924附近的圖31部分的放大圖。導(dǎo)電插頭2802電連接到高側(cè)和低側(cè)晶體管結(jié)構(gòu)的 柵極電極1522,導(dǎo)電插頭2804電連接到導(dǎo)電電極1032,導(dǎo)電插頭2822電連接到低側(cè)晶體 管的源極區(qū)域，導(dǎo)電插頭2922電連接到一些水平定向的輕摻雜區(qū)域622,且導(dǎo)電插頭2924 電連接到一些重?fù)诫s區(qū)域2424并且形成如圖30至圖33中所示的肖特基接觸件，其中導(dǎo)電 插頭2924接觸水平定向的輕摻雜區(qū)域622。雖然圖29至圖33中未圖示，但其它導(dǎo)電插頭 2922電連接到針對高側(cè)晶體管的水平定向的輕摻雜區(qū)域622。在實施方案中，ILD層1902 內(nèi)沒有導(dǎo)電插頭電連接到針對低側(cè)晶體管結(jié)構(gòu)的水平定向的輕摻雜區(qū)域622。
[0091] 如圖33中所示，參考導(dǎo)電插頭2924來描述導(dǎo)電插頭的形成，圖33是圖31的部分 的放大圖。在實施方案中，包括難熔金屬（諸如Ti、Ta、W、Co、Pt或類似金屬）的層3202 可被沉積到工件上方且在接觸件開口 2002、2004、2022和2422內(nèi)。如果需要或期望，包括 金屬氮化物層的層3204可被沉積在層3202上方。工件可被退火使得層3202的部分與暴 露硅（諸如，實質(zhì)上單晶硅或多晶硅）選擇性反應(yīng)以形成金屬硅化物3222。因此，柵極電極 1522、導(dǎo)電電極1032、重?fù)诫s源極區(qū)域1642、水平定向的輕摻雜區(qū)域622和重?fù)诫s區(qū)域2424 的部分可與層3202內(nèi)的金屬反應(yīng)以形成金屬硅化物3222。接觸絕緣層的層3202的部分不 會反應(yīng)。導(dǎo)電材料層3224填充接觸件開口 2002、2004、2022和2422的殘留部分。層3224 可包括如先前參考用來填充溝渠322的導(dǎo)電層所描述的任何材料。覆蓋ILD層1902的層 3202、3204和3224部分被移除來形成導(dǎo)電插頭2802、2804、2833、2922和2924。
[0092] 參考圖33,肖特基接觸件形成在金屬硅化物3222接觸水平定向的輕摻雜區(qū)域 622之處。類似地，圖30和圖32中的結(jié)構(gòu)還在導(dǎo)電插頭2924接觸水平定向的輕摻雜區(qū)域 622之處包括肖特基接觸件。導(dǎo)電插頭2924形成與重?fù)诫s區(qū)域2424的歐姆接觸，所述重?fù)?雜區(qū)域2424布置在resurf區(qū)域642內(nèi)，且因此，resurf區(qū)域642電連接到導(dǎo)電插頭2924。 導(dǎo)電插頭2924與導(dǎo)電電極1032間隔開。參考圖33,導(dǎo)電插頭2924可在圖33中未圖示的 位置電連接到導(dǎo)電電極1032。
[0093] 在如圖34中所示的另一個實施方案中，導(dǎo)電插頭3324可接觸導(dǎo)電電極1032,使 得導(dǎo)電電極1032經(jīng)由導(dǎo)電插頭3324電連接到resurf區(qū)域642。參考圖12,在形成導(dǎo)電層 902之后，導(dǎo)電層902可被圖案化以形成導(dǎo)電電極1032,使得導(dǎo)電電極1032將與將形成到 高側(cè)晶體管結(jié)構(gòu)的漏極區(qū)域的接觸件的位置間隔開。然而，導(dǎo)電層902在形成源極區(qū)域和 肖特基接觸件的區(qū)域上方不被圖案化，且因此導(dǎo)電電極1032覆蓋這些區(qū)域直到形成接觸 件開口 2422。當(dāng)形成接觸件開口 2422時，導(dǎo)電電極1032的部分被蝕刻。當(dāng)層3202被沉 積時，其接觸導(dǎo)電電極1032。如果導(dǎo)電電極1032包括非晶硅或多晶硅，那么導(dǎo)電電極1032 的一部分與層3202反應(yīng)。另外，導(dǎo)電電極1032附近的層3202部分保持不反應(yīng)。
[0094] 圖35至圖39包括在形成第一級互連件之后的高側(cè)晶體管結(jié)構(gòu)（圖35)、低側(cè)晶體 管結(jié)構(gòu)（圖36)和肖特基接觸件（圖37至圖39)的圖示。另一個ILD層3402形成并且可 包括氧化物、氮化物、氮氧化物或其任何組合。ILD層3402可包括先前參考ILD層1902描 述的任何成分。ILD層3402可具有與ILD層1902相比大致相同的成分或不同的成分。ILD 層3402被圖案化來界定通孔。
[0095] 互連件3422、3426、3428、3522、3528和3828形成，其至少部分延伸在ILD層3402 內(nèi)的通孔內(nèi)?；ミB件3422使導(dǎo)電電極1032和高側(cè)晶體管結(jié)構(gòu)內(nèi)的重?fù)诫s源極區(qū)域1642 彼此電連接?；ミB件3426(圖35中圖示其中一個）使高側(cè)晶體管結(jié)構(gòu)內(nèi)的漏極區(qū)域的重 摻雜區(qū)域2024、肖特基二極管13的陰極的重?fù)诫s區(qū)域2024和V D端子（圖1)彼此電連接。 互連件3428(圖35中圖示其中一個）使高側(cè)晶體管結(jié)構(gòu)內(nèi)的柵極電極和控制單元16 (圖 1)彼此電連接?；ミB件3522使導(dǎo)電電極1032、低側(cè)晶體管結(jié)構(gòu)的重?fù)诫s源極區(qū)域1642、肖 特基二極管15的陽極的重?fù)诫s區(qū)域2424和V s端子（圖1)彼此電連接?；ミB件3528 (圖 36中圖示其中一個）使低側(cè)晶體管結(jié)構(gòu)的柵極電極和控制單元16 (圖1)電連接。參考圖 39,互連件3428使肖特基接觸件的陽極的重?fù)诫s區(qū)域2424電連接到控制單元16 (圖1)的 電荷泵或其它電路166的控制電壓供應(yīng)，且互連件3828使肖特基接觸件的陰極電連接到針 對高側(cè)晶體管結(jié)構(gòu)的柵極電極的電路166中的控制電路。
[0096] 如圖37和圖38中所示的肖特基接觸件可用以幫助減少開關(guān)周期的空載時間期間 高側(cè)晶體管結(jié)構(gòu)或低側(cè)晶體管結(jié)構(gòu)中積聚的電荷量。參考圖37,重?fù)诫s區(qū)域2024電連接 到互連件3426,所述互連件3426電連接到高側(cè)晶體管結(jié)構(gòu)的漏極區(qū)域，且重?fù)诫s區(qū)域2424 經(jīng)由埋入式導(dǎo)電區(qū)域202電連接到高側(cè)晶體管結(jié)構(gòu)的源極區(qū)域。圖37中的肖特基接觸件 形成與高側(cè)晶體管12并聯(lián)電連接的肖特基二極管13,其中肖特基二極管13的陽極經(jīng)由埋 入式導(dǎo)電區(qū)域202電連接到高側(cè)晶體管結(jié)構(gòu)的源極區(qū)域，且肖特基二極管13的陰極經(jīng)由互 連件3426電連接到高側(cè)晶體管結(jié)構(gòu)的漏極區(qū)域。
[0097] 參考圖38,導(dǎo)電電極1032和重?fù)诫s區(qū)域2424電連接到互連件3522,所述互連件 3522電連接到低側(cè)晶體管結(jié)構(gòu)的源極區(qū)域。圖38中的肖特基接觸件形成與低側(cè)晶體管14 并聯(lián)電連接的肖特基二極管15,其中肖特基二極管15的陽極經(jīng)由互連件3522電連接到低 側(cè)晶體管結(jié)構(gòu)的源極區(qū)域，且肖特基二極管15的陰極經(jīng)由埋入式導(dǎo)電區(qū)域202電連接到低 側(cè)晶體管結(jié)構(gòu)的漏極區(qū)域。
[0098] 參考圖39,與低側(cè)晶體管14的柵極電極比較，肖特基接觸件可幫助提供用于高側(cè) 晶體管12的柵極電極的相對較高電壓。圖39中由肖特基接觸件形成的肖特基二極管可以 是電荷泵或其它電路166的部分。肖特基二極管的陽極可耦合到電荷泵的控制電壓供應(yīng)， 且陰極可耦合到高側(cè)晶體管12的柵極電極的控制電路。
[0099] 雖然未圖示，但可視需要或期望使用額外或更少層或部件來形成電子器件。場隔 離區(qū)域未圖示但可用來幫助使高側(cè)晶體管結(jié)構(gòu)的部分與低側(cè)晶體管結(jié)構(gòu)在處于同一晶粒 上時隔離。在另一個實施方案中，可使用更多絕緣和互連層級。鈍化層可形成在工件上方 或在互連層級內(nèi)。在閱讀本說明書之后，技術(shù)人員將能夠確定用于其特定應(yīng)用的層和部件。 [0100] 電子器件可包括許多其它晶體管和肖特基結(jié)構(gòu)，其與圖35至圖39中所示的結(jié)構(gòu) 大致相同。圖35中的晶體管結(jié)構(gòu)可彼此并聯(lián)連接來形成高側(cè)晶體管12,且圖36中的晶體 管結(jié)構(gòu)可彼此并聯(lián)連接來形成低側(cè)晶體管14。在特定實施方案中，每個功率晶體管可被設(shè) 計為具有約30V的最大源極至漏極電壓差，以及約20V的最大源極至柵極電壓差。在正常 運(yùn)行期間，源極至漏極電壓差不大于約20V，且源極至柵極電壓差不大于約9V。由圖37至 圖39中的肖特基接觸件形成的肖特基二極管可幫助在開關(guān)電路之后的短暫時間期間保護(hù) 電路部分、負(fù)載或其任何組合。肖特基接觸件可被一體化到工藝流程中并且占據(jù)相對較小 量的面積。
[0101] 在又一個實施方案中，與前述實施方案中所示的水平定向的輕摻雜區(qū)域622的側(cè) 表面相比，如圖40中所示，肖特基接觸件可沿著水平定向的輕摻雜區(qū)域622的上表面形成。 當(dāng)圖案化絕緣層1012以形成針對高側(cè)和低側(cè)晶體管結(jié)構(gòu)的半導(dǎo)體層206內(nèi)的柵極電極和 摻雜區(qū)域的開口時，將形成肖特基接觸件的區(qū)域中的絕緣層1012也可被圖案化。參考圖 40,絕緣層1012被圖案化以形成開口，且摻雜區(qū)域3904形成并且具有與深主體摻雜區(qū)域 1404大致形同的摻雜劑濃度和深度。在特定實施方案中，摻雜區(qū)域3904和1404可使用相 同摻雜次序大致同時形成。絕緣層3912可形成在開口內(nèi)并且被平坦化來移除覆蓋絕緣層 1012的絕緣層3912部分。掩膜層（未圖示）可形成在形成肖特基接觸件的區(qū)域上方，且 掩膜層中的開口可暴露絕緣層3912的部分，其中將針對高側(cè)和低側(cè)晶體管結(jié)構(gòu)形成半導(dǎo) 體層內(nèi)的柵極電極和摻雜區(qū)域。針對高側(cè)和低側(cè)晶體管結(jié)構(gòu)的通道區(qū)域可在形成絕緣層 3912之后形成來降低將形成肖特基接觸件的水平定向的輕摻雜區(qū)域622的反摻雜風(fēng)險。
[0102] 處理大致如圖14至圖24的實施方案中描述繼續(xù)。接觸件開口 3922(圖40中圖示 其中一個）形成為穿過ILD層1902和絕緣層3912來暴露水平定向的輕摻雜區(qū)域622 (圖 40中圖示其中一個）。蝕刻不會行進(jìn)穿過水平定向的輕摻雜區(qū)域622的整個厚度。導(dǎo)電插 頭2924大致如前述般形成。金屬硅化物3222接觸水平定向的輕摻雜區(qū)域622的上表面。 在運(yùn)行期間，摻雜區(qū)域3904幫助使電流保持沿著水平定向的輕摻雜區(qū)域622橫向流動。
[0103] 上述電子組件可被一體化到單個晶粒上。在另一個實施方案中，可使用多個晶粒。 舉例來說，圖37中的高側(cè)晶體管結(jié)構(gòu)和肖特基接觸件可在同一晶粒上，且圖38中的低側(cè)晶 體管結(jié)構(gòu)和肖特基接觸件可在不同晶粒上，且控制單元16可在另一個晶粒上。在另一個實 施方案中，1?側(cè)晶體管12、低側(cè)晶體管14以及肖特基_極管13和15可在同一晶粒上，且控 制單元可在另一個晶粒上。在又一個實施方案中，控制單元16的一部分（諸如電路166) 可與高側(cè)晶體管12在同一晶粒上，且控制單元16的另一部分可在還具有低側(cè)晶體管14的 不同晶粒上。在閱讀本說明書之后，技術(shù)人員將能夠把組件配置在一個或多個晶粒上用于 特定應(yīng)用。
[0104] 在又另一個實施方案中，可使用一個或多個雙極晶體管來取代場效晶體管。在這 個實施方案中，載流電極可包括發(fā)射極區(qū)域和集電極區(qū)域而非源極區(qū)域和漏極區(qū)域，且控 制電極可包括基極區(qū)域而非柵極電極。高側(cè)雙極晶體管的發(fā)射極可電連接到低側(cè)雙極晶體 管的集電極。如果使用埋入式集電極，那么埋入式集電極可被圖案化以容許制成適當(dāng)隔離 的連接到達(dá)埋入式導(dǎo)電區(qū)域202。肖特基接觸件可被一體化到工藝流程并且占據(jù)相對較小 量的面積。
[0105] 許多不同方面和實施方案是可能的。下文描述一些這些方面和實施方案。在閱讀 本說明書之后，技術(shù)人員將了解這些方面和實施方案僅是說明性的且不限制本實用新型的 范圍。實施方案可根據(jù)任何一項或多項下文列出的條目。
[0106] 條目1. 一種電子器件可包括：第一半導(dǎo)體層，其具有第一主表面；和肖特基接觸 件，其包括第一含金屬部件，第一含金屬部件與第一半導(dǎo)體層內(nèi)的水平定向的輕摻雜區(qū)域 接觸并且位于鄰近于第一主表面,其中第一含金屬部件位于第一半導(dǎo)體層中的凹部內(nèi)并且 沿著凹部的側(cè)壁接觸水平定向的輕摻雜區(qū)域。
[0107] 條目2.根據(jù)條目1所述的電子器件，其中水平定向的輕摻雜區(qū)域是N型摻雜的。
[0108] 條目3.根據(jù)條目1所述的電子器件，其還包括歐姆接觸件，歐姆接觸件包括在水 平定向的輕摻雜區(qū)域下方的高度上與第一重?fù)诫s區(qū)域接觸的第一含金屬部件，其中第一重 摻雜區(qū)域具有與水平定向的輕摻雜區(qū)域的導(dǎo)電類型相反的導(dǎo)電類型。
[0109] 條目4.根據(jù)條目3所述的電子器件，其還包括第一 resurf區(qū)域，第一 resurf區(qū) 域位于水平定向的輕摻雜區(qū)域下方并且鄰近于第一重?fù)诫s區(qū)域，其中第一 resurf區(qū)域和 第一重?fù)诫s區(qū)域具有相同導(dǎo)電類型。
[0110] 條目5.根據(jù)條目1所述的電子器件，其還包括：第一埋入式導(dǎo)電區(qū)域，其與第一主 表面間隔開；和第一垂直導(dǎo)電區(qū)域，其耦合至第一埋入式導(dǎo)電區(qū)域和水平定向的輕摻雜區(qū) 域。
[0111] 條目6.根據(jù)條目5所述的電子器件，其還包括第一功率晶體管，第一功率晶體管 具有第一載流區(qū)域和第二載流區(qū)域，其中第一載流區(qū)域耦合至第一含金屬部件，且第二載 流區(qū)域耦合至第一埋入式導(dǎo)電區(qū)域。
[0112] 條目7.根據(jù)條目6所述的電子器件，其中肖特基二極管包括肖特基接觸件，且肖 特基二極管與所述第一功率晶體管并聯(lián)電連接。
[0113] 條目8.根據(jù)條目7所述的電子器件，其還包括：第二半導(dǎo)體層，其具有第二主表 面；第二埋入式導(dǎo)電區(qū)域，其與第二主表面間隔開；第二垂直導(dǎo)電區(qū)域，其耦合至第二埋入 式導(dǎo)電區(qū)域；和第二功率晶體管，其具有第一載流區(qū)域，其中第二功率晶體管的第一載流電 極耦合至第二埋入式導(dǎo)電區(qū)域。
[0114] 條目9.根據(jù)條目8所述的電子器件，其中第一半導(dǎo)體層和第二半導(dǎo)體層是在不同 晶粒上的不同半導(dǎo)體層，且第一主表面和第二主表面是在不同晶粒上的不同主表面。
[0115] 條目10.根據(jù)條目8所述的電子器件，其中第一半導(dǎo)體層和第二半導(dǎo)體層是相同 半導(dǎo)體層，且第一主表面和第二主表面是相同主表面。
[0116] 條目11.根據(jù)條目1所述的電子器件，其還包括導(dǎo)電電極，導(dǎo)電電極覆蓋水平定向 的輕摻雜區(qū)域并且電耦合至肖特基接觸件的含金屬部件。
[0117] 條目12.根據(jù)條目11所述的電子器件，其中導(dǎo)電電極電連接至肖特基接觸件的含 金屬部件并且與其間隔開。
[0118] 條目13.根據(jù)條目11所述的電子器件，其中導(dǎo)電電極接觸肖特基接觸件的含金屬 部件。
[0119] 條目14.根據(jù)條目11所述的電子器件，其中第一功率晶體管包括柵極電極和漏極 區(qū)域，漏極區(qū)域包括水平定向的輕摻雜區(qū)域，且與用絕緣材料取代導(dǎo)電電極相比，導(dǎo)電電極 被配置成減小第一功率晶體管內(nèi)的漏極至柵極電容。
[0120] 條目15.根據(jù)條目11所述的電子器件，其還包括在導(dǎo)電電極與水平定向的輕摻 雜區(qū)域之間的絕緣層，其中絕緣層具有不大于0. 2微米的厚度。
[0121] 條目16. -種電子器件可包括：埋入式導(dǎo)電區(qū)域；半導(dǎo)體層，其覆蓋埋入式導(dǎo)電 區(qū)域并且具有與埋入式導(dǎo)電區(qū)域間隔開的主表面；肖特基接觸件，其包括與位于鄰近于主 表面的水平定向的輕摻雜區(qū)域接觸的含金屬部件，其中水平定向的輕摻雜區(qū)域具有第一摻 雜劑類型；垂直導(dǎo)電結(jié)構(gòu)，其至少部分延伸通過半導(dǎo)體層并且耦合至水平定向的輕摻雜區(qū) 域和埋入式導(dǎo)電區(qū)域；和摻雜區(qū)域，其在肖特基接觸件下方并且與其間隔開，其中摻雜區(qū) 域與垂直導(dǎo)電結(jié)構(gòu)橫向間隔開、具有與第一導(dǎo)電類型相反的第二導(dǎo)電類型并且具有至少約 5 X 1017個原子/cm3的摻雜劑濃度。
[0122] 條目17.根據(jù)條目16所述的電子器件，其中從俯視圖所見，在沿著對應(yīng)于含金屬 部件與垂直導(dǎo)電結(jié)構(gòu)之間的最短距離的線的任何位置上，柵極電極不覆蓋水平定向的輕摻 雜區(qū)域。
[0123] 條目18. -種電子器件可包括肖特基二極管，其包括：陰極，其包括位于鄰近于半 導(dǎo)體層的主表面的水平定向的輕摻雜N型區(qū)域；和陽極，其包括接觸水平定向的輕摻雜N型 區(qū)域的含金屬部件。電子器件還可包括與主表面間隔開的埋入式導(dǎo)電區(qū)域和耦合至含金屬 部件和埋入式導(dǎo)電區(qū)域的垂直導(dǎo)電結(jié)構(gòu)。
[0124] 條目19.根據(jù)條目18所述的電子器件，其還包括功率晶體管，功率晶體管耦合至 肖特基-極管。
[0125] 條目20.根據(jù)條目19所述的電子器件，其中功率晶體管包括絕緣柵極場效晶體 管，絕緣柵極場效晶體管具有經(jīng)由埋入式導(dǎo)電區(qū)域電連接至肖特基二極管的陽極的源極區(qū) 域。
[0126] 條目21.根據(jù)條目19所述的電子器件，其中功率晶體管包括絕緣柵極場效晶體 管，絕緣柵極場效晶體管具有電連接至肖特基二極管的陽極的漏極區(qū)域。
[0127] 應(yīng)注意并非需要上文在綜合描述或?qū)嵗忻枋龅娜啃袨?，可不需要特定行為?一部分，且除了上述行為之外，還可執(zhí)行一個或多個另外的行為。又進(jìn)一步，列出的行為次 序不一定是其所實行的次序。
[0128] 上文已經(jīng)參考特定實施方案描述益處、其它優(yōu)點和問題的解決方案。但是，會造成 任何益處、優(yōu)點或解決方案發(fā)生或更明確的益處、優(yōu)點、問題的解決方案和任何特征不應(yīng)被 解釋為任何或全部權(quán)利要求的關(guān)鍵、需要的或基本特征。
[0129] 本文描述的實施方案的詳述和圖示意欲提供對各個實施方案的結(jié)構(gòu)的大致了解。 詳述和圖示并非意欲用作為對使用本文描述的結(jié)構(gòu)和方法的裝置和系統(tǒng)的全部元件和特 征的詳盡和全面描述。單獨(dú)實施方案還可與單一實施方案結(jié)合提供，且相反地，為簡要起 見，在單一實施方案背景下描述的各種特征還可單獨(dú)或以任何子組合提供。另外，涉及值域 中規(guī)定的值包括這個值域內(nèi)的每個值。技術(shù)人員僅可在閱讀本說明書之后了解許多其它實 施方案。其它實施方案可被使用且源自本公開，使得可進(jìn)行結(jié)構(gòu)替代、邏輯替代或另一改變 而不脫離本公開的范圍。因此，本公開被認(rèn)為是說明性而非限制性的。
【權(quán)利要求】
1. 一種電子器件，其特征在于包括： 第一半導(dǎo)體層，其具有第一主表面；和 肖特基接觸件，其包括第一含金屬部件，所述第一含金屬部件與所述第一半導(dǎo)體層內(nèi) 的水平定向的輕摻雜區(qū)域接觸并且位置鄰近于所述第一主表面，其中所述第一含金屬部件 位于所述第一半導(dǎo)體層中的凹部內(nèi)并且沿著所述凹部的側(cè)壁接觸所述水平定向的輕摻雜 區(qū)域。
2. 根據(jù)權(quán)利要求1所述的電子器件，其特征在于還包括： 歐姆接觸件，所述歐姆接觸件包括在所述水平定向的輕摻雜區(qū)域下方的高度上與第一 重?fù)诫s區(qū)域接觸的第一含金屬部件，其中所述第一重?fù)诫s區(qū)域具有與所述水平定向的輕摻 雜區(qū)域的導(dǎo)電類型相反的導(dǎo)電類型；以及 第一降低表面電場區(qū)域，所述第一降低表面電場區(qū)域位于所述水平定向的輕摻雜區(qū)域 下方并且鄰近于所述第一重?fù)诫s區(qū)域，其中所述第一降低表面電場區(qū)域和所述第一重?fù)诫s 區(qū)域具有相同導(dǎo)電類型， 其中所述水平定向的輕摻雜區(qū)域是N型摻雜的。
3. 根據(jù)權(quán)利要求1或2所述的電子器件，其特征在于還包括： 第一埋入式導(dǎo)電區(qū)域，其與所述第一主表面間隔開；和 第一垂直導(dǎo)電區(qū)域，其耦合至所述第一埋入式導(dǎo)電區(qū)域和所述水平定向的輕摻雜區(qū) 域。
4. 根據(jù)權(quán)利要求3所述的電子器件，其特征在于還包括第一功率晶體管，所述第一功 率晶體管具有第一載流區(qū)域和第二載流區(qū)域，其中 ： 所述第一載流區(qū)域耦合至所述第一含金屬部件；且 所述第二載流區(qū)域耦合至所述第一埋入式導(dǎo)電區(qū)域。
5. 根據(jù)權(quán)利要求4所述的電子器件，其特征在于其中： 肖特基二極管包括所述肖特基接觸件；且 所述肖特基二極管與所述第一功率晶體管并聯(lián)電連接。
6. 根據(jù)權(quán)利要求5所述的電子器件，其特征在于還包括： 第二半導(dǎo)體層，其具有第二主表面； 第二埋入式導(dǎo)電區(qū)域，其與所述第二主表面間隔開； 第二垂直導(dǎo)電區(qū)域，其耦合至所述第二埋入式導(dǎo)電區(qū)域；和 第二功率晶體管，其具有第一載流區(qū)域，其中所述第二功率晶體管的第一載流電極耦 合至所述第二埋入式導(dǎo)電區(qū)域。
7. 根據(jù)權(quán)利要求1所述的電子器件，其特征在于還包括導(dǎo)電電極，所述導(dǎo)電電極覆蓋 所述水平定向的輕摻雜區(qū)域并且電耦合至所述肖特基接觸件的所述含金屬部件。
8. 根據(jù)權(quán)利要求7所述的電子器件，其特征在于其中： 第一功率晶體管包括柵極電極和漏極區(qū)域，所述漏極區(qū)域包括所述水平定向的輕摻雜 區(qū)域；且 與用絕緣材料取代所述導(dǎo)電電極比較，所述導(dǎo)電電極被配置來減小所述第一功率晶體 管內(nèi)的漏極至柵極電容。
9. 一種電子器件，其特征在于包括： 埋入式導(dǎo)電區(qū)域； 半導(dǎo)體層，其覆蓋所述埋入式導(dǎo)電區(qū)域并且具有與所述埋入式導(dǎo)電區(qū)域間隔開的主表 面； 肖特基接觸件，其包括與位置鄰近于所述主表面的水平定向的輕摻雜區(qū)域接觸的含金 屬部件，其中所述水平定向的輕摻雜區(qū)域具有第一導(dǎo)電類型； 垂直導(dǎo)電結(jié)構(gòu)，其至少部分延伸通過所述半導(dǎo)體層并且耦合至所述水平定向的輕摻雜 區(qū)域和所述埋入式導(dǎo)電區(qū)域；和 摻雜區(qū)域，其在所述肖特基接觸件下方并且與其間隔開，其中所述摻雜區(qū)域與所述垂 直導(dǎo)電結(jié)構(gòu)橫向間隔開、具有與所述第一導(dǎo)電類型相反的第二導(dǎo)電類型并且具有至少約 5 X 1017個原子/cm3的摻雜劑濃度。
10. -種電子器件，其特征在于包括： 肖特基二極管，其包括： 陰極，其包括位置鄰近于半導(dǎo)體層的主表面的水平定向的輕摻雜N型區(qū)域；和 陽極，其包括接觸所述水平定向的輕摻雜N型區(qū)域的含金屬部件； 埋入式導(dǎo)電區(qū)域，其與所述主表面間隔開；以及 垂直導(dǎo)電結(jié)構(gòu)，其耦合至所述含金屬部件和所述埋入式導(dǎo)電區(qū)域。
【文檔編號】H01L29/812GK203883012SQ201420084867
【公開日】2014年10月15日 申請日期:2014年2月27日 優(yōu)先權(quán)日:2013年3月11日
【發(fā)明者】G·H·羅切爾特, P·溫卡特拉曼, Z·侯賽因, G·M·格里瓦納 申請人:半導(dǎo)體元件工業(yè)有限責(zé)任公司