半導體封裝體及其制造方法
【專利摘要】本發(fā)明是關于半導體封裝體及其制造方法。根據本發(fā)明的一實施例，一無芯片座型封裝體包含若干引腳及芯片。該若干引腳中的至少一引腳具有半蝕刻部分。芯片具有設有集成電路單元的上表面及與該上表面相對的下表面，該下表面貼有非導電膠膜且該膠膜用于將該芯片固定于該若干引腳上。其中該膠膜向下包覆該至少一引腳各側面，且向下包覆長度大于該至少一引腳的半蝕刻部分厚度的1/4但不超過該引腳底面。本發(fā)明的半導體封裝體及其制造方法使得膠膜向下包覆引腳的各側面，可加強引腳的支撐力，降低受外力作用時的影響，從而保證封裝產品的質量。
【專利說明】半導體封裝體及其制造方法

【技術領域】
[0001]本發(fā)明涉及半導體封裝技術，特別是半導體封裝體及其制造方法。

【背景技術】
[0002]隨著電子技術的發(fā)展，消費者對電子產品的期待日趨小型化。相應的，半導體封裝體的尺寸也需縮減。無芯片底座型封裝體即順應這一需求產生。
[0003]對于無芯片底座型封裝體而言，芯片直接固定于引腳上。而支撐芯片的引腳部分通常是經過半蝕刻處理的，相應的支撐力變弱。在打線機進行打線作業(yè)時，引腳極易發(fā)生晃動而導致其上附接的焊墊變形，進而影響產品的質量。對于小尺寸的封裝體而言，焊墊的變形甚至可能引起短路，導致產品報廢。
[0004]因而，現(xiàn)有的半導體封裝體及其制造方法需進一步改進。


【發(fā)明內容】

[0005]本發(fā)明的目的之一在于提供一半導體封裝體及其制造方法，其可增加引腳的支撐力而不影響產品的尺寸。
[0006]本發(fā)明的一實施例提供一無芯片座型封裝體，包含若干引腳及芯片。該若干引腳中的至少一引腳具有半蝕刻部分。芯片具有設有集成電路單元的上表面及與該上表面相對的下表面，該下表面貼有非導電膠膜且該膠膜用于將該芯片固定于該若干引腳上，其中該膠膜向下包覆該至少一引腳各側面，且向下包覆長度大于該至少一引腳的半蝕刻部分厚度的1/4但不超過該引腳底面。
[0007]在本發(fā)明的一實施例中，該向下包覆長度大于該至少一引腳的半蝕刻部分厚度的1/3。而在本發(fā)明的一實施例中，該向下包覆長度大于該至少一引腳的半蝕刻部分厚度的1/2。該膠膜可向上包覆該芯片至少一側面，且向上包覆長度大于該芯片厚度的1/3但小于該芯片厚度的4/5。該無芯片座型封裝體是單邊尺寸不大于5mm小尺寸封裝體。該若干引腳中每一者的底面附接球形焊墊。該膠膜向下包覆該至少一引腳各側面是經由粘附操作得到，其中該粘附操作溫度為100°C至150°C，壓力為IN至5N，時間為300至700ms。
[0008]本發(fā)明的一實施例還提供了一制造無芯片座型封裝體的方法，包含:獲取一芯片，該芯片具有設有集成電路單元的上表面及與該上表面相對的下表面，該下表面貼有厚度為40-80um的非導電膠膜；藉由該膠膜將該芯片的下表面粘附至若干引腳上，使得該膠膜向下包覆該若干引腳中的至少一引腳各側面，該至少一引腳具有半蝕刻部分，且向下包覆長度大于該至少一引腳的半蝕刻部分厚度的1/4但不超過該引腳底面；以及使用導線連接該芯片上的集成電路單元與該若干引腳。
[0009]根據本發(fā)明的另一實施例，獲取該芯片進一步包含將該膠膜貼至包含該芯片在內的晶圓下表面，及以芯片單元為單位切割該晶圓以得到該芯片。
[0010]本發(fā)明的半導體封裝體及其制造方法使得膠膜向下包覆引腳的各側面，加強引腳的支撐力，降低受外力作用時的影響，從而有效保證封裝產品的質量。

【專利附圖】

【附圖說明】
[0011]圖1是根據本發(fā)明一實施例的半導體封裝體的剖面示意圖。
[0012]圖2所示是根據本發(fā)明另一實施例的半導體封裝體的剖面示意圖。

【具體實施方式】
[0013]為更好的理解本發(fā)明的精神，以下結合本發(fā)明的部分優(yōu)選實施例對其作進一步說明。
[0014]對無芯片座型的封裝體而言，如果引腳經過半蝕刻，其對芯片的承托力必然降低。本發(fā)明實施例提供的半導體封裝體及其制造方法可解決引腳承托力降低所帶來的一系列問題，其特別適用單邊尺寸不大于5_小尺寸封裝體，如3mm*3_或等。
[0015]圖1是根據本發(fā)明一實施例的半導體封裝體10的剖面示意圖。
[0016]如圖1所示，該半導體封裝體10是一無芯片座型封裝體，其包含若干引腳20、芯片30，及遮蔽該引腳20和芯片30的塑封殼體40。盡管在其它實施例中，引腳20中至少一者具有半蝕刻部分22，圖1中所有引腳20具有半蝕刻部分22。如本領域技術人員所理解的，“半蝕刻”僅是一種蝕刻處理，并不意味著必須蝕刻一半的厚度。在其它實施例中，未經蝕刻處理的引腳20同樣適用。芯片30具有設有集成電路單元(未示出)的上表面32及與該上表面32相對的下表面34，該下表面34貼有非導電膠膜12并藉由該膠膜12將該芯片30固定于該若干引腳20上。芯片30上的集成電路單元藉由導線14與各引腳20連接。各引腳20的底面24可進一步附接焊墊(未圖示)，如球形焊墊，從而進一步將芯片20連接至外部電路(未圖示)。膠膜12向下包覆至少一引腳20(本實施例中為所有引腳20)各側面26 (僅示出一個側面)，且向下包覆長度dl大于引腳20的半蝕刻部分22厚度的1/2但不超過該引腳20的底面24。在本發(fā)明的另一實施例中，該向下包覆長度dl可大于引腳20的半蝕刻部分22厚度的1/3 ;而在其它實施例中，該向下包覆長度dl大于該引腳20的半蝕刻部分22厚度的1/4即可。
[0017]本發(fā)明實施例通過使膠膜12包覆引腳20，引腳20與芯片30之間的咬合能力得以加強。承托芯片30的部分的截面積加大，從而可達到減輕打線機打線帶來的晃動，避免發(fā)生焊墊，特別是球形焊墊的變形。
[0018]本發(fā)明一實施例提供了制造無芯片座型封裝體10的方法。該方法包含:獲取一芯片30，該芯片30具有設有集成電路單元的上表面32及與該上表面32相對的下表面34，該下表面34貼有厚度為40-80um的非導電膠膜12 ;藉由該膠膜12將該芯片30的下表面34粘附至若干引腳20上，使得該膠膜12向下包覆該若干引腳20中的至少一引腳各側面，該至少一引腳20具有半蝕刻部分22，且向下包覆長度dl大于該引腳20的半蝕刻部分22厚度的1/4但不超過該引腳20的底面24 ;以及使用導線14連接該芯片30上的集成電路單元與該若干引腳20。
[0019]獲取該芯片30可進一步包含將膠膜12貼至包含該芯片30在內的晶圓下表面(未圖示)，及以芯片單元為單位切割該晶圓以得到該芯片30。如本領域技術人員所了解的，不同的封裝廠使用的膠膜12根據其實際的生產環(huán)境不同。故膠膜12并無固定的選擇，較佳的，本領域技術人員可選擇其所熟悉的可流動性較好的型號。此外，該方法還可包含附接焊墊，如附接球形焊墊至每一引腳20的底面24從而可使得該芯片30與外部電路連接。
[0020]根據本發(fā)明的一實施例，為使該膠膜12向下包覆引腳20的各側面26，可選擇粘附操作溫度為100°c至150°C，壓力為IN至5N，時間為300至700ms。
[0021]圖2所示是根據本發(fā)明另一實施例的半導體封裝體10的剖面示意圖。
[0022]類似的，如圖2所示，該半導體封裝體10是一無芯片座型封裝體，其包含若干引腳20、芯片30，及遮蔽該引腳20和芯片30的塑封殼體40。膠膜12向下包覆引腳20各側面26 (僅示出一個側面)，且向下包覆長度dl大于引腳20的半蝕刻部分22厚度的1/3但不超過該引腳20的底面24。同時，在本實施例中，膠膜12可向上包覆該芯片30的至少一側面36，且向上包覆長度d2大于該芯片30厚度的1/3但小于該芯片30厚度的4/5。
[0023]本發(fā)明的技術內容及技術特點已揭示如上，然而熟悉本領域的技術人員仍可能基于本發(fā)明的教示及揭示而作種種不背離本發(fā)明精神的替換及修飾。因此，本發(fā)明的保護范圍應不限于實施例所揭示的內容，而應包括各種不背離本發(fā)明的替換及修飾，并為本專利申請權利要求書所涵蓋。
【權利要求】
1.一種無芯片座型封裝體，包含: 若干引腳，該若干引腳中的至少一引腳具有半蝕刻部分；及 芯片，具有設有集成電路單元的上表面及與該上表面相對的下表面，該下表面貼有非導電膠膜且該膠膜用于將該芯片固定于該若干引腳上； 其中該膠膜向下包覆該至少一引腳各側面，且向下包覆長度大于該至少一引腳的半蝕刻部分厚度的1/4但不超過該引腳底面。
2.如權利要求1所述的無芯片座型封裝體，其中該向下包覆長度大于該至少一引腳的半蝕刻部分厚度的1/3。
3.如權利要求1所述的無芯片座型封裝體，其中該向下包覆長度大于該至少一引腳的半蝕刻部分厚度的1/2。
4.如權利要求1所述的無芯片座型封裝體，其中該膠膜向上包覆該芯片至少一側面且向上包覆長度大于該芯片厚度的1/3但小于該芯片厚度的4/5。
5.如權利要求1所述的無芯片座型封裝體，其是單邊尺寸不大于5_的小尺寸封裝體。
6.如權利要求1所述的無芯片座型封裝體，其中該若干引腳中每一者的底面附接球形焊墊。
7.如權利要求1所述的無芯片座型封裝體，其中該膠膜向下包覆該至少一引腳各側面是經由粘附操作得到，其中該粘附操作溫度為100°c至150°C，壓力為IN至5N，時間為300至 700ms。
8.一種制造無芯片座型封裝體的方法，包含: 獲取一芯片，該芯片具有設有集成電路單元的上表面及與該上表面相對的下表面，該下表面貼有厚度為40-80um的非導電膠膜； 藉由該膠膜將該芯片的下表面粘附至若干引腳上，使得該膠膜向下包覆該若干引腳中的至少一引腳各側面，該至少一引腳具有半蝕刻部分，且向下包覆長度大于該至少一引腳的半蝕刻部分厚度的1/4但不超過該引腳底面；及 使用導線連接該芯片上的集成電路單元與該若干引腳。
9.如權利要求8所述的方法，其中獲取該芯片進一步包含: 將該膠膜貼至包含該芯片在內的晶圓下表面；及 以芯片單元為單位切割該晶圓以得到該芯片。
10.如權利要求8所述的方法，其中該向下包覆長度大于該至少一引腳的半蝕刻部分厚度的1/3。
11.如權利要求8所述的方法，其中該向下包覆長度大于該至少一引腳的半蝕刻部分厚度的1/2。
12.如權利要求8所述的方法，其中將該芯片的下表面粘附至若干引腳上使得該膠膜向上包覆該芯片至少一側面，且向上包覆長度大于該芯片厚度的1/3但小于該芯片厚度的4/5。
13.如權利要求8所述的方法，其進一步包含附接球形焊墊至該若干引腳中每一者的1? 曲.。
14.如權利要求8所述的方法，其中該粘附操作溫度為100°C至150°C，壓力為IN至5N，時間為300至700ms。
【文檔編號】H01L21/60GK104505380SQ201410812420
【公開日】2015年4月8日 申請日期:2014年12月19日 優(yōu)先權日:2014年12月19日
【發(fā)明者】李文顯 申請人:日月光封裝測試(上海)有限公司