薄膜晶體管及其制備方法
【專利摘要】本發(fā)明公開一種薄膜晶體管及其制備方法，薄膜晶體管包括：基板；多晶硅半導體層，包括溝道區(qū)、源極和漏極及至少一個輕摻雜漏區(qū)；柵絕緣層，包括下層的氧化硅層，及上層的氮化硅層或氮氧化硅層，下層的氧化硅層覆蓋溝道區(qū)、源極、漏極及輕摻雜漏區(qū)，上層的氮化硅層或氮氧化硅層沉積于下層的氧化硅層上且僅覆蓋輕摻雜漏區(qū)和溝道區(qū)；及柵極層，設置在上層的氮化硅層或氮氧化硅層之上且僅覆蓋溝道區(qū)。多晶硅半導體層上設置雙層柵絕緣層，通過一次光刻工藝，使源漏極、溝道區(qū)及輕摻雜漏區(qū)上的膜層結(jié)構(gòu)不同，然后僅通過一次離子注入即可完成LDD輕摻雜和源漏區(qū)重摻雜，簡化工藝步驟，節(jié)約成本，LDD摻雜和源漏區(qū)摻雜均為自對準摻雜，晶體管的電學特性較佳。
【專利說明】薄膜晶體管及其制備方法

【技術(shù)領域】
[0001]本發(fā)明涉及顯示器件領域，特別是涉及薄膜晶體管及其制備方法。

【背景技術(shù)】
[0002]在LTPS背板工藝中，TFT源極和漏極由重摻雜的P_Si形成，而TFT的溝道區(qū)由輕摻雜的P-Si或者不摻雜的P-Si形成。為了減小源漏區(qū)電場強度，改善熱載流子注入效應(HC1:hot carrier inject1n),降低溝道漏電流1ff,同時提高橫向擊穿電壓,往往在源區(qū)和溝道之間以及漏區(qū)和溝道之間通過離子注入的方式形成一個LDD(Lightly DopedDrain，輕摻雜漏)區(qū)。LDD區(qū)離子注入劑量介于溝道區(qū)和源漏區(qū)離子注入之間。
[0003]現(xiàn)有工藝形成LDD和源漏極摻雜時，在柵極金屬圖形形成后，先利用較低的劑量進行離子注入，在柵極兩側(cè)的多晶硅島內(nèi)形成輕摻雜源漏極，然后再利用圖形化的光刻膠蓋住靠近輕摻雜的源漏極，實施重摻雜形成源漏極。
[0004]現(xiàn)有的技術(shù)需要兩次光刻工藝和兩次離子注入工藝，工藝步驟多，成本較高，且容易產(chǎn)生對位偏差影響晶體管的電學特性。


【發(fā)明內(nèi)容】

[0005]基于此，有必要針對LDD輕摻雜和源漏區(qū)重摻雜需要兩次光刻工藝和兩次離子注入的問題，提供一種工藝步驟少、成本節(jié)約的薄膜晶體管的制備方法。
[0006]一種薄膜晶體管的制備方法，包括以下步驟:
[0007]在基板上形成多晶硅半導體層，所述多晶硅半導體層包括溝道區(qū)，及排列在溝道區(qū)兩側(cè)的源極和漏極；
[0008]在所述多晶硅半導體層之上依次沉積柵絕緣層和柵極層，其中所述柵絕緣層包括下層的氧化硅層，及上層的氮化硅層或氮氧化硅層；
[0009]在所述柵極層之上涂覆光刻膠，然后曝光、顯影，其中所述光刻膠與溝道區(qū)相對應的區(qū)域不曝光，與源極與溝道區(qū)之間的區(qū)域相對應的區(qū)域為部分曝光，與漏極與溝道區(qū)之間的區(qū)域相對應的區(qū)域為部分曝光，與源極和漏極相對應的區(qū)域均為完全曝光；
[0010]將柵極層無光刻膠覆蓋的區(qū)域蝕刻去除，及將氮化硅層無光刻膠覆蓋的區(qū)域蝕刻去除；
[0011]將部分曝光的光刻膠去除；
[0012]蝕刻掉柵極層裸露在外的區(qū)域，并去除柵極層之上的光刻膠；
[0013]利用含有摻雜元素的離子束對所述多晶硅半導體層進行離子注入，得到重摻雜的源漏極、輕摻雜的輕摻雜漏區(qū)及無摻雜的溝道區(qū)。
[0014]在其中一個實施例中，所述溝道區(qū)與源極之間及溝道區(qū)與漏極之間均形成所述輕摻雜漏區(qū)，或溝道區(qū)與漏極之間形成所述輕摻雜漏區(qū)。
[0015]在其中一個實施例中，所述氧化硅層的厚度為100?200nm。
[0016]在其中一個實施例中，所述氮化硅層的厚度為20?60nm。
[0017]在其中一個實施例中，所述氧化硅層和氮化硅層采用等離子體增強化學氣相沉積法獲得。
[0018]在其中一個實施例中，所述氧化硅層為二氧化硅層。
[0019]還提出一種薄膜晶體管，包括:基板；設置在基板上的多晶硅半導體層，所述多晶硅半導體層包括溝道區(qū)、排列在溝道區(qū)兩側(cè)的源極和漏極以及至少一個輕摻雜漏區(qū)；柵絕緣層，沉積在多晶硅半導體層上，包括下層的氧化硅層，及上層的氮化硅層或氮氧化硅層，下層的氧化硅層覆蓋溝道區(qū)、源極、漏極及輕摻雜漏區(qū)，上層的氮化硅層或氮氧化硅層沉積于下層的氧化硅層上且僅覆蓋輕摻雜漏區(qū)和溝道區(qū)；及柵極層，設置在上層的氮化硅層或氮氧化硅層之上且僅覆蓋溝道區(qū)。
[0020]在其中一個實施例中，其中所述溝道區(qū)與源極之間及溝道區(qū)與漏極之間均設有所述輕摻雜漏區(qū)；或溝道區(qū)與漏極之間設有所述輕摻雜漏區(qū)。
[0021]在其中一個實施例中，所述氧化硅層的厚度為100?200nm，所述氮化硅層的厚度為 20 ?60nm。
[0022]在其中一個實施例中，所述氧化硅層為二氧化硅層。
[0023]上述薄膜晶體管的制備方法，多晶硅半導體層上設置雙層柵絕緣層，然后通過一次光刻工藝，使源漏極、溝道區(qū)及輕摻雜漏區(qū)之上的膜層結(jié)構(gòu)不同，然后通過一次離子注入即可完成LDD輕摻雜和源漏區(qū)重摻雜，簡化了工藝步驟，節(jié)約成本，且LDD摻雜和源漏區(qū)摻雜均為自對準摻雜，晶體管的電學特性較佳。
[0024]由上述方法制得的薄膜晶體管，LDD摻雜和源漏區(qū)摻雜均為自對準摻雜形成，晶體管的電學特性較佳。此外，柵絕緣層使用雙層膜，其中第二層膜使用氮化硅，采用等離子體增強化學氣相沉積法生長的氮化硅中含有較高的H含量，可對P-Si中懸掛鍵進行修復，提高晶體管的特性。

【專利附圖】

【附圖說明】
[0025]圖1為本發(fā)明的薄膜晶體管的結(jié)構(gòu)示意圖；
[0026]圖2為本發(fā)明的薄膜晶體管的制備方法的流程圖；
[0027]圖3為本發(fā)明的薄膜晶體管的制備方法中，在基板上沉積柵絕緣層的示意圖；
[0028]圖4為本發(fā)明的薄膜晶體管的制備方法中，光刻膠曝光方式及光刻膠曝光后的示意圖；
[0029]圖5為本發(fā)明的薄膜晶體管的制備方法中，柵極層和氮化硅層蝕刻之后的示意圖；
[0030]圖6為本發(fā)明的薄膜晶體管的制備方法中，進行灰化處理后的示意圖；
[0031]圖7為本發(fā)明的薄膜晶體管的制備方法中，對柵極層再次刻蝕并完全剝離光刻膠后的不意圖。

【具體實施方式】
[0032]為了便于理解本發(fā)明，下面將參照相關附圖對本發(fā)明進行更全面的描述。附圖中給出了本發(fā)明的較佳的實施例。但是，本發(fā)明可以以許多不同的形式來實現(xiàn)，并不限于本文所描述的實施例。相反地，提供這些實施例的目的是使對本發(fā)明的公開內(nèi)容的理解更加透徹全面。
[0033]需要說明的是，當元件被稱為“固定于”另一個元件，它可以直接在另一個元件上或者也可以存在居中的元件。當一個元件被認為是“連接”另一個元件，它可以是直接連接到另一個元件或者可能同時存在居中元件。相反，當元件被稱作“直接在”另一元件“上”時，不存在中間元件。本文所使用的術(shù)語“垂直的”、“水平的”、“左”、“右”以及類似的表述只是為了說明的目的。
[0034]除非另有定義，本文所使用的所有的技術(shù)和科學術(shù)語與屬于本發(fā)明的【技術(shù)領域】的技術(shù)人員通常理解的含義相同。本文中在本發(fā)明的說明書中所使用的術(shù)語只是為了描述具體的實施例的目的，不是旨在于限制本發(fā)明。本文所使用的術(shù)語“及/或”包括一個或多個相關的所列項目的任意的和所有的組合。
[0035]下面結(jié)合附圖，詳細描述薄膜晶體管及其制備方法的較佳實施方式。
[0036]請參考圖1，本發(fā)明提供一種薄膜晶體管，包括基板110、設置在基板110上的多晶硅半導體層120、設置在多晶硅半導體層120之上的柵絕緣層130，及設置在柵絕緣層130之上的柵極層140，此外基板110與多晶硅半導體層120之間還設有緩沖層150。其中，緩沖層150可防止基板110中的金屬離子擴散到多晶硅半導體層120中。
[0037]基板110為TFT基板。多晶硅半導體層120采用LTPS技術(shù)形成，其包括溝道區(qū)122、排列在溝道區(qū)兩側(cè)的源極124和漏極126以及至少一個輕摻雜漏區(qū)128。本發(fā)明中，溝道區(qū)122與源極124之間設有輕摻雜漏區(qū)(LDD) 128。同時，溝道區(qū)122與漏極126之間也設有輕摻雜漏區(qū)128。另外，輕摻雜漏區(qū)128也可以僅設置在溝道區(qū)122與漏極126之間。LTPS工藝中，輕摻雜漏區(qū)的設置方式本身為本領域技術(shù)人員所熟知，非本發(fā)明重點，此處不再贅述。
[0038]柵絕緣層130設置于多晶硅半導體層120之上，其作用是將多晶硅半導體層120與柵極層140隔開。參圖1，本發(fā)明中，柵絕緣層130為兩層結(jié)構(gòu)，包括下層的氧化硅層132，及上層的氮化硅層134，其中氧化硅層132覆蓋溝道區(qū)122、源極124、漏極126以及輕摻雜漏區(qū)128，而氮化硅層134沉積在氧化硅層132上僅覆蓋溝道區(qū)122和輕摻雜漏區(qū)128。柵極層140設置在柵絕緣層130中的氮化硅層134上且僅覆蓋溝道區(qū)122。此外，需要指出，上層的氮化硅層134也可以用氮氧化硅層替代。
[0039]換言之，本發(fā)明的薄膜晶體管，溝道區(qū)122、源極124、漏極126及輕摻雜漏區(qū)128之上的柵絕緣層130的膜層結(jié)構(gòu)不同。源極124、漏極126上僅覆蓋有氧化硅層132。輕摻雜漏區(qū)128上覆蓋有氧化硅層132和氮化硅層134。而溝道區(qū)122上則覆蓋有氧化硅層132、氮化硅層134及柵極層140。在形成LDD輕摻雜和源漏區(qū)重摻雜時，均為自對準摻雜，晶體管的電學特性較佳。此外，柵絕緣層130使用雙層膜，其中第二層膜使用氮化硅，采用等離子體增強化學氣相沉積法生長的氮化硅中含有較高的Η含量，可對P-Si中懸掛鍵進行修復，提高晶體管的特性。關于自對準摻雜，后文中將結(jié)合薄膜晶體管的制備方法予以說明。
[0040]請參考圖2，示意出了本發(fā)明的薄膜晶體管的制備方法的工藝流程。下面結(jié)合圖1，及圖3至圖7詳細描述圖2所示的制備方法的各步驟的實施過程。
[0041]S110、在基板上形成多晶硅半導體層120，所述多晶硅半導體層120包括溝道區(qū)122，及排列在溝道區(qū)122兩側(cè)的源極124和漏極126。參考圖3，首先在玻璃材質(zhì)的基板110上利用LTPS技術(shù)形成多晶硅半導體層120。結(jié)合圖1，多晶硅半導體層120包括溝道區(qū)122、排列在溝道區(qū)122兩側(cè)的源極124和漏極126。此時，源極124和漏極126尚未進行重摻雜，而輕摻雜漏(LDD)區(qū)128也尚未形成，本發(fā)明中，擬在溝道區(qū)122與源極124之間形成一輕摻雜漏區(qū)128，及在溝道區(qū)122與源極124之間也形成一輕摻雜漏區(qū)128。
[0042]S120、在所述多晶硅半導體層120之上依次沉積柵絕緣層130和柵極層140，其中所述柵絕緣層130包括依次沉積在所述多晶硅半導體層120之上的氧化硅層132和氮化硅層134。采用化學氣相沉積或射頻濺射等方式形成柵絕緣層130。
[0043]仍請參考圖3，且結(jié)合圖1，柵絕緣層130為兩層結(jié)構(gòu)，氧化硅層132和氮化硅層134。形成柵絕緣層130時，先在多晶硅半導體層120上形成覆蓋整個多晶硅半導體層120的厚度為100?200nm的氧化硅層132，然后在氧化硅層132上沉積一層厚度為20?60nm的氮化娃層134。其中化學氣相沉積米用PECVD (Plasma Enhanced Chemical VaporDeposit1n)-等離子體增強化學氣相沉積法。柵絕緣層130的第二層膜為氮化硅層134，采用PECVD生長的氮化硅中含有較高的H含量，可對P-Si中懸掛鍵進行修復，提高晶體管的特性。氧化硅層132為二氧化硅層。
[0044]柵極層140的材質(zhì)可以為鑰、銅、鋁等金屬或者它們的合金。其結(jié)構(gòu)既可以是單層金屬，也可以是多層金屬相疊加。
[0045]S130、在所述柵極層140之上涂覆光刻膠200，然后曝光、顯影，其中所述光刻膠200與溝道區(qū)122相對應的區(qū)域不曝光，與源極124與溝道區(qū)122之間的區(qū)域相對應的區(qū)域為部分曝光，與漏極126與溝道區(qū)122之間的區(qū)域相對應的區(qū)域為部分曝光，與源極124和漏極126相對應的區(qū)域均為完全曝光。
[0046]參圖4，先在柵極層140之上涂覆覆蓋整個柵極層140的光刻膠200。然后使用半色調(diào)掩模300 (Half Tone Mask，HTM)進行半曝光，半色調(diào)掩模300有3種透光區(qū)域:不透光區(qū)域310、部分透光區(qū)320、完全透光區(qū)330，光刻膠200經(jīng)過顯影后形成如圖4所示形貌。結(jié)合圖1，半色調(diào)掩模300的不透光區(qū)域310對應溝道區(qū)122 ;部分透光區(qū)320對應多晶硅半導體層120中的源極124與溝道區(qū)122之間的區(qū)域，及對應漏極126與溝道區(qū)122之間的區(qū)域，也即部分透光區(qū)320與多晶硅半導體層120中的LDD區(qū)對應；完全透光區(qū)330則與源極124及漏極126對應。
[0047]圖4顯示為光刻膠200曝光顯影后的示意圖。光刻膠200未曝光的區(qū)域仍覆蓋在柵極層140上。光刻膠200被部分曝光的區(qū)域則只剩余原來一半厚度(厚度減薄即可，不一定剛好減小為原來的一半)且也覆蓋在柵極層140上。而光刻膠200被完全的區(qū)域則完全被去除，此處的柵極層140之上沒有光刻膠200覆蓋。
[0048]S140、將柵極層140無光刻膠200覆蓋的區(qū)域蝕刻去除，及將氮化硅層134無光刻膠200覆蓋的區(qū)域蝕刻去除。本步驟中，共進行兩次刻蝕，干刻或濕刻均可以。第一次刻蝕，將沒有光刻膠200覆蓋的一部分柵極層140刻蝕掉，即將光刻膠200完全曝光區(qū)域所對應的柵極層140刻蝕掉。柵極層140的部分區(qū)域被刻蝕掉之后，這部分區(qū)域的柵極層140下方的氮化硅層134就暴露出來。此時進行第二次刻蝕，將上述的暴露出來的氮化硅層134區(qū)域刻蝕掉。最終得到如圖5所示的結(jié)構(gòu)。
[0049]S150、將部分曝光的光刻膠200去除。本步驟對上述基板110進行Ashing處理(灰化處理)，將之前部分曝光的光刻膠200去除掉。此過程中之前完全沒有曝光的光刻膠200的厚度也會被減薄。部分曝光的光刻膠200被去除掉后，柵極層140又有部分區(qū)域裸露出來，如圖6所示。
[0050]S160、蝕刻掉柵極層140裸露在外的區(qū)域，并去除柵極層140之上的光刻膠200。本步驟中，對步驟S150中再次暴露出的柵極層140進行刻蝕處理，干刻或濕刻均可以?？涛g后對光刻膠200進行剝離。參圖7，且結(jié)合圖1，這時多晶硅半導體層120上的膜層結(jié)構(gòu)為:有氧化硅覆蓋的區(qū)域(對應源極124和漏極126)、有氧化硅和氮化硅覆蓋的區(qū)域(對應LDD區(qū))、有氧化硅、氮化硅覆蓋和柵極層140覆蓋的區(qū)域(對應溝道區(qū)122)。
[0051]S170、利用含有摻雜元素的離子束對所述多晶硅半導體層120進行離子注入，得到重摻雜的源漏極、輕摻雜的輕摻雜漏區(qū)128及無摻雜的溝道區(qū)122。
[0052]用含有摻雜元素的離子束對基板110進行離子注入，離子束的能量和離子的劑量可根據(jù)生產(chǎn)過程中實際情況進行調(diào)整。由于多晶硅半導體層120上的膜層結(jié)構(gòu)的不同，實際摻雜到P-Si中的離子劑量也不同，參圖1:
[0053]只有氧化硅覆蓋的區(qū)域:形成重摻雜，對應于TFT基板110的源極124和漏極126。
[0054]有氧化硅和氮化硅覆蓋的區(qū)域:形成輕摻雜，對應于輕摻雜漏(LDD)區(qū)128。當?shù)栌玫趸杼娲鷷r，則LDD區(qū)有氧化硅及氮氧化硅覆蓋。
[0055]有氧化硅、氮化硅覆蓋和柵極層140覆蓋的區(qū)域:無摻雜，對應于TFT溝道區(qū)122。當?shù)栌玫趸杼娲鷷r，則TFT溝道區(qū)122有氧化硅及氮氧化硅覆蓋，且還有柵極層140覆蓋。
[0056]上述摻雜過程中，LDD區(qū)摻雜和源漏區(qū)摻雜均為自對準摻雜，即是用刻蝕后溝道區(qū)122上的柵極和LDD區(qū)上的氮化硅對注入的離子進行阻擋，不需要經(jīng)一次光刻工藝，不需要用光刻膠對離子進行阻擋。
[0057]上述薄膜晶體管的制備方法，多晶硅半導體層120上設置雙層柵絕緣層130，通過一次光刻工藝，使源漏極、溝道區(qū)122及輕摻雜漏區(qū)之上的膜層結(jié)構(gòu)不同，然后即可通過一次離子注入完成LDD輕摻雜和源漏區(qū)重摻雜，簡化了工藝步驟，節(jié)約成本，且LDD摻雜和源漏區(qū)摻雜均為自對準摻雜，晶體管的電學特性較佳。
[0058]以上所述實施例僅表達了本發(fā)明的幾種實施方式，其描述較為具體和詳細，但并不能因此而理解為對本發(fā)明專利范圍的限制。應當指出的是，對于本領域的普通技術(shù)人員來說，在不脫離本發(fā)明構(gòu)思的前提下，還可以做出若干變形和改進，這些都屬于本發(fā)明的保護范圍。因此，本發(fā)明專利的保護范圍應以所附權(quán)利要求為準。
【權(quán)利要求】
1.一種薄膜晶體管的制備方法，其特征在于，包括以下步驟: 在基板上形成多晶硅半導體層，所述多晶硅半導體層包括溝道區(qū)，及排列在溝道區(qū)兩側(cè)的源極和漏極； 在所述多晶硅半導體層之上依次沉積柵絕緣層和柵極層，其中所述柵絕緣層包括下層的氧化硅層，及上層的氮化硅層或氮氧化硅層； 在所述柵極層之上涂覆光刻膠，然后曝光、顯影，其中所述光刻膠與溝道區(qū)相對應的區(qū)域不曝光，與源極與溝道區(qū)之間的區(qū)域相對應的區(qū)域為部分曝光，與漏極與溝道區(qū)之間的區(qū)域相對應的區(qū)域為部分曝光，與源極和漏極相對應的區(qū)域均為完全曝光； 將柵極層無光刻膠覆蓋的區(qū)域蝕刻去除，及將氮化硅層無光刻膠覆蓋的區(qū)域蝕刻去除； 將部分曝光的光刻膠去除； 蝕刻掉柵極層裸露在外的區(qū)域，并去除柵極層之上的光刻膠； 利用含有摻雜元素的離子束對所述多晶硅半導體層進行離子注入，得到重摻雜的源漏極、輕摻雜的輕摻雜漏區(qū)及無摻雜的溝道區(qū)。
2.根據(jù)權(quán)利要求1所述的薄膜晶體管的制備方法，其特征在于，所述溝道區(qū)與源極之間及溝道區(qū)與漏極之間均形成所述輕摻雜漏區(qū)；或溝道區(qū)與漏極之間形成所述輕摻雜漏區(qū)。
3.根據(jù)權(quán)利要求1所述的薄膜晶體管的制備方法，其特征在于，所述氧化硅層的厚度為 100 ?20011111。
4.根據(jù)權(quán)利要求1所述的薄膜晶體管的制備方法，其特征在于，所述氮化硅層的厚度為20?60鹽。
5.根據(jù)權(quán)利要求1所述的薄膜晶體管的制備方法，其特征在于，所述氧化硅層和氮化硅層采用等離子體增強化學氣相沉積法獲得。
6.根據(jù)權(quán)利要求1所述的薄膜晶體管的制備方法，其特征在于，所述氧化硅層為二氧化娃層。
7.一種薄膜晶體管，其特征在于，包括: 基板； 設置在基板上的多晶硅半導體層，所述多晶硅半導體層包括溝道區(qū)、排列在溝道區(qū)兩側(cè)的源極和漏極以及至少一個輕摻雜漏區(qū)； 柵絕緣層，沉積在多晶硅半導體層上，包括下層的氧化硅層，及上層的氮化硅層或氮氧化硅層，下層的氧化硅層覆蓋溝道區(qū)、源極、漏極及輕摻雜漏區(qū)，上層的氮化硅層或氮氧化硅層沉積于下層的氧化硅層上且僅覆蓋輕摻雜漏區(qū)和溝道區(qū)；及 柵極層，設置在上層的氮化硅層或氮氧化硅層之上且僅覆蓋溝道區(qū)。
8.根據(jù)權(quán)利要求6所述的薄膜晶體管，其特征在于，其中所述溝道區(qū)與源極之間及溝道區(qū)與漏極之間均設有所述輕摻雜漏區(qū)；或溝道區(qū)與漏極之間設有所述輕摻雜漏區(qū)。
9.根據(jù)權(quán)利要求6所述的薄膜晶體管，其特征在于，所述氧化硅層的厚度為100?20011111，所述氮化娃層的厚度為20?6011111。
10.根據(jù)權(quán)利要求6所述的薄膜晶體管的制備方法，其特征在于，所述氧化硅層為二氧化娃層。
【文檔編號】H01L29/786GK104409518SQ201410766417
【公開日】2015年3月11日 申請日期:2014年12月11日 優(yōu)先權(quán)日:2014年12月11日
【發(fā)明者】趙海廷, 魏朝剛, 劉青剛 申請人:昆山國顯光電有限公司