一種垂直型溝道存儲(chǔ)器件和控制器件的集成工藝的制作方法
【專利摘要】本發(fā)明涉及半導(dǎo)體制造【技術(shù)領(lǐng)域】，尤其涉及一種垂直型溝道存儲(chǔ)器件和控制器件的集成工藝。通過(guò)本發(fā)明提供的性能的技術(shù)方案，既能有效的完成垂直溝道集成，將需引出的電極引出，采用金屬再布線工藝，利用第一金屬結(jié)構(gòu)、第二金屬結(jié)構(gòu)鍵合、相連，刻蝕形成硅通孔并填充金屬將鍵合后芯片電極引出，在提高器件性能和技術(shù)方案的同時(shí)減少了面積；又能使垂直型存儲(chǔ)器件芯片和控制器件芯片獨(dú)立的設(shè)計(jì)和制作，避免了相互的影響，保證其性能和成本優(yōu)勢(shì)，提高了均一性和產(chǎn)品良率。
【專利說(shuō)明】
一種垂直型溝道存儲(chǔ)器件和控制器件的集成工藝

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造【技術(shù)領(lǐng)域】，尤其涉及一種垂直型溝道存儲(chǔ)器件和控制器件的集成工藝。

【背景技術(shù)】
[0002]隨著存儲(chǔ)器朝著小型化和大容量方向發(fā)展，存儲(chǔ)器件與控制器件集成成為半導(dǎo)體領(lǐng)域存儲(chǔ)器生產(chǎn)的一大趨勢(shì)。目前是采用將存儲(chǔ)器件與控制器件集成在同一芯片，首先采用現(xiàn)有平面工藝完成控制芯片的前道工藝的制作(即完成阱，柵氧化膜，柵，LDD(LightlyDoped Drain,輕摻雜樓區(qū)，簡(jiǎn)稱LDD)，源漏區(qū)，金屬硅化物，各種有源區(qū)電阻等的制作)，然后進(jìn)行垂直溝道存儲(chǔ)器件的工藝制作，而且這兩者基本沒(méi)有共用的工藝。
[0003]但是，這種工藝在進(jìn)行垂直溝道存儲(chǔ)器件工藝中，置于底層的控制芯片由于STI (Shallow Trench Isolat1n,淺溝道隔離，簡(jiǎn)稱STI)圖形、棚和隔離結(jié)構(gòu)SPACER圖形，SALICIDE(自對(duì)準(zhǔn)多晶硅)圖形和膜層結(jié)構(gòu)使得置于底層的基片有一定的起伏，基片有一定的應(yīng)力，對(duì)后續(xù)工藝有不良影響，而且在存儲(chǔ)器件制造工藝中，有一些溫度較高的工藝，對(duì)控制芯片使用的器件也可能會(huì)產(chǎn)生一定的影響，另外，在此過(guò)程中，控制芯片部分不需要形成圖形，整個(gè)版圖具有一定的不均一性，增加了存儲(chǔ)器件制造工藝的難度，降低了產(chǎn)品良率。因此，如何既能使垂直溝道存儲(chǔ)器件芯片和控制芯片相互獨(dú)立的設(shè)計(jì)和制作，又能實(shí)現(xiàn)控制芯片和存儲(chǔ)芯片互聯(lián)是本領(lǐng)域技術(shù)人員面臨的一大難題。


【發(fā)明內(nèi)容】

[0004]針對(duì)上述問(wèn)題，本發(fā)明披露了一種技術(shù)既能獨(dú)立的設(shè)計(jì)和制造垂直溝道存儲(chǔ)芯片和控制芯片，又能通過(guò)再布線工藝實(shí)現(xiàn)垂直溝道存儲(chǔ)芯片與控制芯片相連。采用垂直溝道存儲(chǔ)芯片與控制芯片垂直疊加，有效減少了接觸面積；兩個(gè)芯片獨(dú)立設(shè)計(jì)和制造，可以使芯片的性能和器件一致性得到改進(jìn)；通過(guò)再布線工藝，進(jìn)一步增加功率器件的散熱能力。
[0005]一種垂直型溝道存儲(chǔ)器件和控制器件的集成工藝，其特征在于，所述方法包括:
[0006]提供制備有存儲(chǔ)器件的存儲(chǔ)芯片和制備有控制器件的控制芯片；
[0007]于所述存儲(chǔ)芯片的正面上和所述控制芯片的正面上均制備介質(zhì)膜，并在所述介質(zhì)月吳中制備金屬結(jié)構(gòu)；
[0008]采用正面鍵合工藝將所述存儲(chǔ)芯片垂直鍵合至所述控制芯片上形成一鍵合芯片，所述鍵合芯片通過(guò)所述金屬結(jié)構(gòu)實(shí)現(xiàn)所述存儲(chǔ)器件與所述控制器件的電連接；
[0009]繼續(xù)于所述存儲(chǔ)芯片暴露的背面上刻蝕所述鍵合芯片以形成若干硅通孔，并于所述若干硅通孔中填充金屬，以形成將所述存儲(chǔ)器件、所述控制器件分別與所述鍵合芯片外部結(jié)構(gòu)電連接的金屬引線。
[0010]上述集成工藝，其中，于所述存儲(chǔ)芯片的正面上和所述控制芯片的正面上均制備介質(zhì)膜，并在所述介質(zhì)膜中制備金屬結(jié)構(gòu)的步驟包括:
[0011]于所述存儲(chǔ)芯片的正面上形成第一介質(zhì)膜后，對(duì)所述第一介質(zhì)膜進(jìn)行圖形化工藝形成若干第一開(kāi)口，并于所述若干第一開(kāi)口中沉積金屬材料形成第一金屬結(jié)構(gòu)；
[0012]于所述控制芯片的正面上形成第二介質(zhì)膜后，對(duì)所述第二介質(zhì)膜進(jìn)行圖形化工藝形成若干第二開(kāi)口，并于所述若干第二開(kāi)口中沉積金屬材料形成第二金屬結(jié)構(gòu)。
[0013]優(yōu)選的，所述金屬材料為銀、銅或鋁。
[0014]優(yōu)選的，所述第一介質(zhì)膜的材質(zhì)為氧化硅或氮化硅。
[0015]優(yōu)選的，所述第二介質(zhì)膜的材質(zhì)為氧化硅或氮化硅。
[0016]優(yōu)選的，所述采用正面鍵合工藝將所述存儲(chǔ)芯片垂直鍵合至所述控制芯片上形成一鍵合芯片的具體步驟為:
[0017]翻轉(zhuǎn)存儲(chǔ)芯片，使第一介質(zhì)膜置于底層；
[0018]采用混合粘合工藝將第一介質(zhì)膜與第二介質(zhì)膜粘合在一起，將第一金屬結(jié)構(gòu)與第二金屬結(jié)構(gòu)粘合在一起。
[0019]上述集成工藝，其中，所述存儲(chǔ)芯片包括:
[0020]襯底層；
[0021]存儲(chǔ)芯片介質(zhì)膜，覆蓋所述襯底層的上表面；
[0022]離子注入?yún)^(qū)，位于所述襯底層上方且與位于所述存儲(chǔ)芯片介質(zhì)膜中的部分接觸孔金屬形成接觸；
[0023]若干垂直溝道存儲(chǔ)單元串，所述若干垂直溝道存儲(chǔ)單元串與部分離子注入?yún)^(qū)連接；
[0024]若干第一頂層金屬，位于所述存儲(chǔ)芯片介質(zhì)膜中且所述第一頂層金屬的上表面與所述存儲(chǔ)芯片介質(zhì)膜的上表面齊平；
[0025]若干字線連接金屬，位于所述存儲(chǔ)芯片介質(zhì)膜中，且與所述第一頂層金屬相連接。
[0026]上述集成工藝，其中，所述控制芯片包含:
[0027]硅襯底層；
[0028]控制芯片介質(zhì)膜，覆蓋所述硅襯底層的上表面；
[0029]有源和無(wú)源器件，位于所述控制芯片介質(zhì)膜的下部區(qū)域；
[0030]若干第二頂層金屬，位于所述控制芯片介質(zhì)膜的上部區(qū)域；
[0031]若干內(nèi)部金屬，位于所述控制芯片介質(zhì)膜中部區(qū)域。
[0032]上述集成工藝，其中，刻蝕形成所述若干硅通孔之前，還包括對(duì)所述鍵合芯片的背面進(jìn)行減薄的工藝。
[0033]上述集成工藝，其中，刻蝕形成所述若干硅通孔的過(guò)程還包括:
[0034]于所述存儲(chǔ)芯片的背面沉積一第三介質(zhì)膜；
[0035]對(duì)所述第三介質(zhì)膜進(jìn)行圖形化工藝，以將所述存儲(chǔ)芯片背部的部分表面予以暴露；
[0036]以所述第三介質(zhì)膜為掩膜刻蝕所述存儲(chǔ)芯片，以形成所述若干硅通孔；
[0037]繼續(xù)于所述若干硅通孔的側(cè)壁分別形成第四介質(zhì)膜。
[0038]上述集成工藝，其中，所述形成金屬引線的步驟還包括:
[0039]于所述娃通孔填充一金屬；
[0040]采用化學(xué)機(jī)械研磨工藝去除多余金屬，形成所述金屬引線。
[0041]上述集成工藝，其中，
[0042]若所述存儲(chǔ)芯片的公共源區(qū)未通過(guò)所述第一頂層金屬引出，則在形成所述第三介質(zhì)膜后，在所述第三介質(zhì)膜中形成第一溝槽以暴露所述公共源區(qū)的上表面，并于所述第一溝槽中填充金屬以將所述公共源區(qū)引出。
[0043]上述集成工藝，其中，所述工藝還包括:
[0044]形成所述鍵合芯片后，于所述存儲(chǔ)芯片背面旋涂一層光刻膠，并進(jìn)行圖案化工藝；
[0045]以圖案化后的光刻膠為掩膜對(duì)所述存儲(chǔ)芯片進(jìn)行離子注入，以形成所述存儲(chǔ)芯片的公共源區(qū)。
[0046]上述集成工藝，其中，所述工藝應(yīng)用于將若干存儲(chǔ)芯片和一個(gè)控制芯片實(shí)現(xiàn)互連或?qū)⒁粋€(gè)存儲(chǔ)芯片和若干控制芯片實(shí)現(xiàn)互連。
[0047]通過(guò)本發(fā)明提供的技術(shù)方案，既能有效的完成垂直溝道集成，將需引出的電極引出，同時(shí)通過(guò)采用金屬再布線工藝，即在存儲(chǔ)芯片介質(zhì)膜表面沉積第一介質(zhì)膜制備第一金屬結(jié)構(gòu)、于控制芯片介質(zhì)膜表面沉積第二介質(zhì)膜制備第二金屬結(jié)構(gòu)的過(guò)程改善了散熱的問(wèn)題，除此之外利用第一金屬結(jié)構(gòu)、第二金屬結(jié)構(gòu)鍵合、相連，在提高器件性能和技術(shù)方案的同時(shí)減少了面積；又能使垂直型存儲(chǔ)器件芯片和控制器件芯片獨(dú)立的設(shè)計(jì)和制作，避免了相互的影響，保證其性能和成本優(yōu)勢(shì)，提高了均一性和產(chǎn)品良率。
[0048]具體

【專利附圖】

【附圖說(shuō)明】
[0049]圖1a是本實(shí)施例中存儲(chǔ)芯片的結(jié)構(gòu)示意圖；
[0050]圖1b是本實(shí)施例中控制芯片的結(jié)構(gòu)示意圖；
[0051]圖2a是本實(shí)施例中存儲(chǔ)芯片實(shí)現(xiàn)再布線工藝后的結(jié)構(gòu)示意圖；
[0052]圖2b本實(shí)施例中控制芯片實(shí)現(xiàn)再布線工藝后的結(jié)構(gòu)示意圖；
[0053]圖3-7是本實(shí)施例中垂直型溝道存儲(chǔ)器件和控制器件的集成工藝的流程結(jié)構(gòu)示意圖；
[0054]圖8是本實(shí)施例中垂直型溝道存儲(chǔ)器件和控制器件的集成工藝的流程示意圖；
[0055]圖9是本實(shí)施例中芯片集成后通過(guò)離子注入和金屬沉積將公共源區(qū)電極引出的集成芯片結(jié)構(gòu)示意圖；
[0056]圖1Oa-1Ob是本實(shí)施例中形成鍵合芯片后形成存儲(chǔ)芯片離子注入?yún)^(qū)的結(jié)構(gòu)示意圖。

【具體實(shí)施方式】
[0057]下面結(jié)合附圖和具體的實(shí)施例對(duì)本發(fā)明作進(jìn)一步的說(shuō)明，但是不作為本發(fā)明的限定。
[0058]本發(fā)明提供一種垂直型溝道存儲(chǔ)器件和控制器件的集成工藝，以解決現(xiàn)在集成技術(shù)中置于底層的基片應(yīng)力對(duì)后續(xù)工藝的不良影響，以及較高溫度的工藝對(duì)控制芯片使用的器件造成的影響，同時(shí)克服了現(xiàn)有技術(shù)中器件不均一性，降低了存儲(chǔ)器件制造工藝的難度，提聞了廣品良率。
[0059]本發(fā)明的【具體實(shí)施方式】為:
[0060]提供一存儲(chǔ)芯片與一控制芯片，通過(guò)采用再布線工藝將兩芯片需要鍵合的頂層金屬電極引出，引出后翻轉(zhuǎn)存儲(chǔ)芯片，使翻轉(zhuǎn)后第一金屬結(jié)構(gòu)與第二金屬結(jié)構(gòu)一一對(duì)應(yīng)；然后采用鍵合(13011(11118)技術(shù)將存儲(chǔ)芯片與控制芯片鍵合；鍵合后減薄襯底層，并于襯底層沉積一第三介質(zhì)膜，于第三介質(zhì)膜刻蝕形成若干硅通孔；繼續(xù)于硅通孔填充金屬，化學(xué)機(jī)械研磨形成金屬引線。本發(fā)明所述集成可以是一個(gè)控制芯片與多個(gè)存儲(chǔ)芯片集成，也可以是一個(gè)存儲(chǔ)芯片與多個(gè)控制芯片集成，集成過(guò)程參見(jiàn)圖8所示，優(yōu)選的，本實(shí)施例選用一個(gè)控制芯片與一個(gè)存儲(chǔ)芯片集成來(lái)描述垂直溝道集成過(guò)程，該集成工藝的具體步驟如下:。
[0061]步驟31:提供一存儲(chǔ)芯片11、一控制芯片1，存儲(chǔ)芯片11包含:襯底層12，垂直溝槽存儲(chǔ)單元串14，若干離子注入?yún)^(qū)15，起隔離作用的存儲(chǔ)芯片底層介質(zhì)膜13，字線連接金屬16，接觸孔填充金屬17，頂層介質(zhì)膜18，第一頂層金屬19 ；其中，襯底層12置于存儲(chǔ)芯片11的底部；底層介質(zhì)膜13覆蓋于襯底層12上表面；離子注入?yún)^(qū)15置于底層介質(zhì)膜13下表面并部分嵌入襯底層12，垂直溝槽存儲(chǔ)單元串14連接于部分離子注入?yún)^(qū)并由頂層介質(zhì)膜18中第一頂層金屬19將其電極引出；兩端范圍較大離子注入?yún)^(qū)為引出公共源區(qū)電極的離子注入?yún)^(qū)，連接于接觸孔填充金屬17且由頂層介質(zhì)膜18中第一頂層金屬19將去電極引出；字線連接金屬16連接于與其對(duì)應(yīng)的接觸孔填充金屬，并同時(shí)由頂層介質(zhì)膜18中第一頂層金屬將其電極引出，參見(jiàn)如圖匕所示的結(jié)構(gòu)。
[0062]控制芯片1包含:置于底層的娃襯底2，覆蓋娃襯底2上表面的控制芯片介質(zhì)膜6 ；控制芯片介質(zhì)膜6內(nèi)制備有有源和無(wú)源器件3，內(nèi)部金屬4，以及置于控制芯片介質(zhì)膜6頂層的第二頂層金屬5。作為本發(fā)明優(yōu)選的一種實(shí)施例，公共源區(qū)的離子注入?yún)^(qū)15已經(jīng)注入好金屬離子，字線金屬連接與第一頂層金屬均已做好，本領(lǐng)域的技術(shù)人員知悉字線金屬連接與接觸孔填充金屬均為本領(lǐng)域常規(guī)技術(shù)，在此不予贅述，參見(jiàn)如圖化所示的結(jié)構(gòu)。
[0063]步驟32:于存儲(chǔ)芯片11上表面沉積一第一介質(zhì)膜7，利用常規(guī)刻蝕工藝于第一介質(zhì)膜7刻蝕形成若干第一開(kāi)口，并于第一開(kāi)口中沉積一金屬，形成若干第一金屬結(jié)構(gòu)8 (即所謂存儲(chǔ)芯片再布線工藝)?？涛g形成第一開(kāi)口需要滿足一定的預(yù)設(shè)條件，比如第一開(kāi)口的深度等于沉積的第一介質(zhì)膜的厚度，再比如，設(shè)置于刻蝕形成的第一開(kāi)口沉積金屬后需將存儲(chǔ)芯片需要引出的電極引出，參見(jiàn)如圖23所示的結(jié)構(gòu)制備若干連接金屬31連接于需引出但又未置于控制芯片介質(zhì)膜表面的頂層金屬，于控制芯片1的上表面沉積一第二介質(zhì)膜10，利用常規(guī)刻蝕工藝于第二介質(zhì)膜10刻蝕形成若干第二開(kāi)口，并于第二開(kāi)口沉積一金屬，形成若干第二金屬結(jié)構(gòu)9 (即控制芯片再布線工藝)，刻蝕形成第二開(kāi)口需滿足一定的預(yù)設(shè)條件，比如，部分第二開(kāi)口下方控制芯片需包含需要將其電極引出的金屬，另外，第二開(kāi)口需與存儲(chǔ)芯片翻轉(zhuǎn)后第一金屬連接孔位置一一對(duì)應(yīng)，以能順利完成后續(xù)鍵合過(guò)程，參見(jiàn)如圖26所示的結(jié)構(gòu)。
[0064]第一金屬結(jié)構(gòu)、第二金屬結(jié)構(gòu)為銀、銅、招中的一種，二者材質(zhì)可以相同，亦可以為不同材質(zhì)。
[0065]步驟33:翻轉(zhuǎn)存儲(chǔ)芯片11，使襯底層12置于頂層，第一介質(zhì)膜7置于底層；使第一介質(zhì)膜與第二介質(zhì)膜緊密接觸同時(shí)使存儲(chǔ)芯片11第一金屬結(jié)構(gòu)8與控制芯片1第二金屬結(jié)構(gòu)9 一一對(duì)應(yīng)面對(duì)面接觸然后利用1X511(11118技術(shù)完成鍵合工藝，參見(jiàn)如圖3所示的結(jié)構(gòu)。
[0066]步驟34:利用化學(xué)機(jī)械研磨工藝減薄襯底層12，減薄到預(yù)設(shè)厚度并且未破壞襯底層電路，參見(jiàn)如圖4所示的結(jié)構(gòu)。
[0067]作為對(duì)優(yōu)選實(shí)施例的一種補(bǔ)充，優(yōu)選實(shí)施例中可以在開(kāi)始本發(fā)明所述工藝前先不做公共源區(qū)離子注入，在鍵合完成并且將襯底層12減薄后于襯底層12上方旋涂一層光刻膠22，參見(jiàn)如圖1Oa所示的結(jié)構(gòu)，將光刻膠圖案化，于離子注入?yún)^(qū)上方形成若干開(kāi)口，參見(jiàn)如圖1Ob所示的結(jié)構(gòu)，然后以圖案化的光刻膠為掩膜，于需引出電極的離子注入?yún)^(qū)以及公共源區(qū)的離子注入?yún)^(qū)進(jìn)行離子注入工藝，形成公共源區(qū)的金屬電極，參見(jiàn)如圖4所示的結(jié)構(gòu)。
[0068]步驟S5:于存儲(chǔ)芯片襯底層上生長(zhǎng)一第三介質(zhì)膜21，并于第三介質(zhì)膜21上旋涂一光刻膠層，然后對(duì)光刻膠進(jìn)行圖案化，形成參見(jiàn)如圖5所示的結(jié)構(gòu)。
[0069]步驟S6:以圖案化的光刻膠為掩膜，刻蝕形成若干硅通孔，于刻蝕形成的硅通孔沉積一第四介質(zhì)膜，沉積第四介質(zhì)膜需滿足一定的預(yù)設(shè)條件，比如，硅通孔兩側(cè)的介質(zhì)膜的總厚度需小于硅通孔的寬度，再比如，介質(zhì)膜沉積完成后需保證硅通孔底部有金屬表面露出，形成參見(jiàn)如圖6所示的結(jié)構(gòu)。
[0070]步驟S7:于硅通孔填充一金屬，填充一金屬需將硅通孔填充滿，而且在硅通孔上方需有預(yù)設(shè)厚度的所述金屬；
[0071]旋涂一層光刻膠于一金屬的上表面及第三介質(zhì)膜21上表面，以圖案化的光刻膠為掩膜，利用化學(xué)機(jī)械研磨技術(shù)去除多余的金屬，形成金屬引線結(jié)構(gòu)，形成參見(jiàn)如圖7所示的結(jié)構(gòu)。
[0072]作為另一種可選的實(shí)施例，存儲(chǔ)芯片公共源區(qū)的電極不通過(guò)第一金屬結(jié)構(gòu)8引出，而是于第三介質(zhì)膜沉積后于部分離子注入?yún)^(qū)上方刻蝕形成若干第一溝槽，然后金屬沉積，使沉積金屬與公共源區(qū)部分離子注入?yún)^(qū)金屬相連接，參見(jiàn)如圖9所示的結(jié)構(gòu)。
[0073]綜上所述，本發(fā)明提供了一種性能的技術(shù)方案，既能有效的完成垂直溝道集成，將需引出的電極引出，采用金屬再布線工藝，利用金屬接觸孔鍵合、相連，在提高器件性能和技術(shù)方案的同時(shí)減少了面積；又能使垂直型存儲(chǔ)器件芯片和控制器件芯片獨(dú)立的設(shè)計(jì)和制作，避免了相互的影響，保證其性能和成本優(yōu)勢(shì)，提高了均一性和產(chǎn)品良率。
[0074]以上對(duì)本發(fā)明的較佳實(shí)施例進(jìn)行了描述。需要理解的是，本發(fā)明并不局限于上述特定實(shí)施方式，其中未盡詳細(xì)描述的設(shè)備和結(jié)構(gòu)應(yīng)該理解為用本領(lǐng)域中的普通方式予以實(shí)施；任何熟悉本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述揭示的方法和技術(shù)內(nèi)容對(duì)本發(fā)明技術(shù)方案作出許多可能的變動(dòng)和修飾，或修改為等同變化的等效實(shí)施例，這并不影響本發(fā)明的實(shí)質(zhì)內(nèi)容。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所做的任何簡(jiǎn)單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護(hù)的范圍內(nèi)。
【權(quán)利要求】
1.一種垂直型溝道存儲(chǔ)器件和控制器件的集成工藝，其特征在于，所述集成工藝包括:提供制備有存儲(chǔ)器件的存儲(chǔ)芯片和制備有控制器件的控制芯片； 于所述存儲(chǔ)芯片的正面上和所述控制芯片的正面上均制備介質(zhì)膜，并在所述介質(zhì)膜中制備金屬結(jié)構(gòu)； 采用正面鍵合工藝將所述存儲(chǔ)芯片垂直鍵合至所述控制芯片上形成一鍵合芯片，所述鍵合芯片通過(guò)所述金屬結(jié)構(gòu)實(shí)現(xiàn)所述存儲(chǔ)器件與所述控制器件的電連接； 繼續(xù)于所述存儲(chǔ)芯片暴露的背面上刻蝕所述鍵合芯片以形成若干硅通孔，并于所述若干硅通孔中填充金屬，以形成將所述存儲(chǔ)器件、所述控制器件分別與所述鍵合芯片外部結(jié)構(gòu)電連接的金屬引線。
2.如權(quán)利要求1所述集成工藝，其特征在于，于所述存儲(chǔ)芯片的正面上和所述控制芯片的正面上均制備介質(zhì)膜，并在所述介質(zhì)膜中制備金屬結(jié)構(gòu)的步驟包括: 于所述存儲(chǔ)芯片的正面上形成第一介質(zhì)膜后，對(duì)所述第一介質(zhì)膜進(jìn)行圖形化工藝形成若干第一開(kāi)口，并于所述若干第一開(kāi)口中沉積金屬材料形成第一金屬結(jié)構(gòu)； 于所述控制芯片的正面上形成第二介質(zhì)膜后，對(duì)所述第二介質(zhì)膜進(jìn)行圖形化工藝形成若干第二開(kāi)口，并于所述若干第二開(kāi)口中沉積金屬材料形成第二金屬結(jié)構(gòu)。
3.如權(quán)利要求2所述集成工藝，其特征在于，所述金屬材料為銀、銅或鋁。
4.如權(quán)利要求2所述集成工藝，其特征在于，所述第一介質(zhì)膜的材質(zhì)為氧化硅或氮化硅。
5.如權(quán)利要求2所述集成工藝，其特征在于，所述第二介質(zhì)膜的材質(zhì)為氧化硅或氮化硅。
6.如權(quán)利要求2所述集成工藝，其特征在于，所述采用正面鍵合工藝將所述存儲(chǔ)芯片垂直鍵合至所述控制芯片上形成一鍵合芯片的具體步驟為: 翻轉(zhuǎn)存儲(chǔ)芯片，使第一介質(zhì)膜置于底層； 采用混合粘合工藝將第一介質(zhì)膜與第二介質(zhì)膜粘合在一起，將第一金屬結(jié)構(gòu)與第二金屬結(jié)構(gòu)粘合在一起。
7.如權(quán)利要求1所述集成工藝，其特征在于，所述存儲(chǔ)芯片包括: 襯底層； 存儲(chǔ)芯片介質(zhì)膜，覆蓋所述襯底層的上表面； 離子注入?yún)^(qū)，位于所述襯底層上方且與位于所述存儲(chǔ)芯片介質(zhì)膜中的部分接觸孔金屬形成接觸； 若干垂直溝道存儲(chǔ)單元串，所述若干垂直溝道存儲(chǔ)單元串與部分離子注入?yún)^(qū)連接；若干第一頂層金屬，位于所述存儲(chǔ)芯片介質(zhì)膜中且所述第一頂層金屬的上表面與所述存儲(chǔ)芯片介質(zhì)膜的上表面齊平； 若干字線連接金屬，位于所述存儲(chǔ)芯片介質(zhì)膜中，且與所述第一頂層金屬相連接。
8.如權(quán)利要求1所述集成工藝，其特征在于，所述控制芯片包含: 娃襯底層； 控制芯片介質(zhì)膜，覆蓋所述硅襯底層的上表面； 有源和無(wú)源器件，位于所述控制芯片介質(zhì)膜的下部區(qū)域； 若干第二頂層金屬，位于所述控制芯片介質(zhì)膜的上部區(qū)域； 若干內(nèi)部金屬，位于所述控制芯片介質(zhì)膜中部區(qū)域。
9.如權(quán)利要求1所述集成工藝，其特征在于，刻蝕形成所述若干硅通孔之前，還包括對(duì)所述鍵合芯片的背面進(jìn)行減薄的工藝。
10.如權(quán)利要求1所述集成工藝，其特征在于，刻蝕形成所述若干硅通孔的過(guò)程還包括: 于所述存儲(chǔ)芯片的背面沉積一第三介質(zhì)膜； 對(duì)所述第三介質(zhì)膜進(jìn)行圖形化工藝，以將所述存儲(chǔ)芯片背部的部分表面予以暴露； 以所述第三介質(zhì)膜為掩膜刻蝕所述存儲(chǔ)芯片，以形成所述若干硅通孔； 繼續(xù)于所述若干硅通孔的側(cè)壁分別形成第四介質(zhì)膜。
11.如權(quán)利要求10所述集成工藝，其特征在于，所述形成金屬引線的步驟包括: 于所述硅通孔填充一金屬； 采用化學(xué)機(jī)械研磨工藝去除多余金屬，形成所述金屬引線。
12.如權(quán)利要求10所述集成工藝，其特征在于， 若所述存儲(chǔ)芯片的公共源區(qū)未通過(guò)所述第一頂層金屬引出，則在形成所述第三介質(zhì)膜后，在所述第三介質(zhì)膜中形成第一溝槽以暴露所述公共源區(qū)的上表面，并于所述第一溝槽中填充金屬以將所述公共源區(qū)引出。
13.如權(quán)利要求1所述集成工藝，其特征在于，所述工藝還包括: 形成所述鍵合芯片后，于所述存儲(chǔ)芯片背面旋涂一層光刻膠，并進(jìn)行圖案化工藝； 以圖案化后的光刻膠為掩膜對(duì)所述存儲(chǔ)芯片進(jìn)行離子注入，以形成所述存儲(chǔ)芯片的公共源區(qū)。
14.如權(quán)利要求1-13任意一項(xiàng)所述集成工藝，其特征在于，所述工藝應(yīng)用于將若干存儲(chǔ)芯片和一個(gè)控制芯片實(shí)現(xiàn)互連或?qū)⒁粋€(gè)存儲(chǔ)芯片和若干控制芯片實(shí)現(xiàn)互連。
【文檔編號(hào)】H01L21/98GK104409421SQ201410621054
【公開(kāi)日】2015年3月11日 申請(qǐng)日期:2014年11月5日 優(yōu)先權(quán)日:2014年11月5日
【發(fā)明者】肖勝安, 高晶, 王晶, 梅紹寧, 程衛(wèi)華 申請(qǐng)人:武漢新芯集成電路制造有限公司