Sonos器件的工藝方法
【專利摘要】本發(fā)明公開了一種SONOS器件的工藝方法，包含步驟為：對硅片上SONOS器件進行整體N型深阱注入；利用P阱的掩膜版對5V NMOS器件的進行P阱注入，同時進行選擇管的阱及閾值電壓調(diào)節(jié)注入；采用隧道注入的掩膜版對SONOS器件區(qū)域同時進行P阱和閾值電壓調(diào)節(jié)注入以使其形成耗盡管；采用爐管工藝生長ONO層；采用ONO層掩膜版刻蝕掉SONOS區(qū)域以外的ONO層；進入爐管生長柵氧化層，淀積多晶硅，定義形成SONOS器件的柵極及選擇管的柵極；采用管芯區(qū)LDD注入的掩膜版，對SONOS器件進行LDD注入，并進行防止源漏穿通的HALO結(jié)構(gòu)注入；采用掩膜版對SONOS器件進行源、漏注入。本發(fā)明對MOS器件、SONOS器件及選擇管器件分開進行阱及閾值電壓調(diào)節(jié)的注入，使得某一器件的注入不受其他器件注入的影響。
【專利說明】SONOS器件的工藝方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及集成電路制造領(lǐng)域，特別是指一種SONOS器件的工藝方法。

【背景技術(shù)】
[0002]非揮發(fā)性存儲器(NVM)技術(shù),主要有浮柵(floating gate)技術(shù)、分壓柵(splitgate)技術(shù)以及 SONOS (Silicon-Oxide-Nitride-Oxide-Silicon)技術(shù)。SONOS 技術(shù)應(yīng)用廣泛，具有操作電壓低，速度快，容量大等優(yōu)點?，F(xiàn)有N型SONOS器件的結(jié)構(gòu)示意圖如圖1所不:包括P型講區(qū)101,第一氧化娃層103、氮化娃層104和第二氧化娃層105,由所述第一氧化娃層103、氮化娃層104和第二氧化娃層105組成ONO層。所述第一氧化娃層103為器件的隧穿氧化層，氮化硅層104為數(shù)據(jù)存儲介質(zhì)層，第二氧化硅105為控制氧化層。在所述ONO層上方形成有柵極多晶硅106及柵極側(cè)墻107。柵極多晶硅106所覆蓋的P型阱區(qū)101為溝道區(qū)，在所述溝道區(qū)中形成有閾值電壓VT調(diào)整注入?yún)^(qū)102，該閾值電壓調(diào)整注入?yún)^(qū)102為N-區(qū)，用于閾值電壓的調(diào)節(jié)。在所述柵極多晶硅106兩側(cè)的所述P型阱區(qū)101形成有對稱設(shè)置的輕摻雜源漏(LDD)區(qū)108和源漏區(qū)109。
[0003]目前的SONOS工藝中，使用5V MOS器件和S0N0S、選擇管(SG)器件共同注入P阱(包含閾值電壓VT注入，使用同一掩膜版)，如圖2所示，而P阱中VT注入的深度與隧道注入的深度相差不太大，所以在調(diào)整5V MOS器件的VT過程中容易影響到SONOS器件，尤其對器件的擊穿電壓BV和漏電的影響不可忽視，會增加整體SONOS陣列的漏電。


【發(fā)明內(nèi)容】

[0004]本發(fā)明所要解決的技術(shù)問題在于提供一種SONOS器件的工藝方法，實現(xiàn)集成工藝中SONOS器件和選擇管器件的分開調(diào)整優(yōu)化。
[0005]為解決上述問題，本發(fā)明所述的SONOS器件的工藝方法，包含如下步驟:
[0006]第一步，對硅片上SONOS器件進行整體N型深阱注入；
[0007]第二步，利用P阱的掩膜版對5V NMOS器件的進行P阱注入，同時進行選擇管器件的阱及閾值電壓調(diào)節(jié)注入；
[0008]第三步，采用隧道注入的掩膜版對SONOS器件區(qū)域同時進行P阱和閾值電壓調(diào)節(jié)注入；
[0009]第四步，采用爐管工藝生長ONO層；
[0010]第五步，采用ONO層掩膜版刻蝕掉SONOS區(qū)域以外的ONO層；
[0011]第六步，進入爐管生長柵氧化層，淀積多晶硅，定義形成SONOS器件的柵極及選擇管器件的柵極；
[0012]第七步，采用管芯區(qū)LDD注入的掩膜版，對SONOS器件進行LDD注入，并進行防止源漏穿通的HALO結(jié)構(gòu)注入；
[0013]第八步，采用掩膜版對SONOS器件進行重摻雜的源、漏注入。
[0014]進一步地，所述第二步中，該注入由于P阱掩膜版的阻擋，SONOS器件區(qū)被阻止，不受注入的影響。
[0015]進一步地，所述第三步中，該注入由于掩膜版的遮擋，選擇管器件區(qū)被阻止，不受注入的影響；p阱和隧道注入的兩層光刻打開的區(qū)域有O?0.18 μ m的重疊區(qū)，以確保所有區(qū)域都有P阱注入。
[0016]本發(fā)明所述的SONOS器件的工藝方法，在不增加掩膜版的條件下，為避免互相影響而降低器件的擊穿電壓BV、增加漏電，借用5V NMOS的P阱掩膜版對SONOS管芯區(qū)的選擇管器件進行P阱和調(diào)整閾值電壓VT的注入，而本步驟對SONOS器件不注入；再采用隧道注入掩膜版對SONOS器件進行P阱和閾值電壓調(diào)節(jié)注入。本發(fā)明使得SONOS器件和選擇管器件得以分開調(diào)整，使器件得到優(yōu)化。

【專利附圖】

【附圖說明】
[0017]圖1是SONOS器件的結(jié)構(gòu)示意圖。
[0018]圖2是傳統(tǒng)SONOS工藝中使用5V MOS器件和SONOS器件以及選擇管(SG)器件共同進行P阱注入的示意圖。
[0019]圖3?7是本發(fā)明SONOS工藝各步驟示意圖。
[0020]圖8是本發(fā)明與傳統(tǒng)工藝對單個器件漏電流影響對比圖。
[0021]圖9是本發(fā)明與傳統(tǒng)工藝對1K級陣列器件漏電流影響對比圖。
[0022]圖10是本發(fā)明工藝步驟流程圖。

【具體實施方式】
[0023]本發(fā)明所述的SONOS器件的工藝方法:
[0024]第一步，對硅片上SONOS器件進行整體N型深阱注入，如圖3所示，圖中11是SONOS器件區(qū)域，12是選擇管(SG)器件區(qū)域；
[0025]第二步，如圖4所示，利用P阱的掩膜版對5V NMOS器件的進行P阱注入，同時進行選擇管(SG)器件的阱及閾值電壓調(diào)節(jié)注入；該注入由于P阱掩膜版的阻擋，掩膜版上SONOS器件區(qū)域13被阻止，不受注入的影響；
[0026]第三步，采用隧道注入的掩膜版對SONOS器件區(qū)域同時進行P阱和閾值電壓調(diào)節(jié)注入，如圖5所示，14是掩膜版上選擇管(SG)器件區(qū)域；該注入由于掩膜版的遮擋，選擇管器件區(qū)被阻止，不受注入的影響；如圖6所示，由于兩個SONOS器件的P阱是分開注入的，因此P阱和隧道注入的兩層光刻打開的區(qū)域有O?0.18 μ m寬度的重疊區(qū)15，以確保所有區(qū)域都有P阱注入；
[0027]第四步，采用爐管工藝生長ONO層；
[0028]第五步，采用ONO層掩膜版刻蝕掉SONOS區(qū)域以外的ONO層；
[0029]第六步，進入爐管生長柵氧化層，淀積多晶硅，定義形成SONOS器件的柵極及選擇管(SG)器件的柵極，如圖7所示；
[0030]第七步，采用管芯區(qū)LDD注入的掩膜版，對SONOS器件進行LDD注入，并進行防止源漏穿通的HALO結(jié)構(gòu)注入；
[0031]第八步，采用掩膜版對SONOS器件進行重摻雜的N型源、漏注入。
[0032]圖8是本發(fā)明與傳統(tǒng)工藝方法實現(xiàn)的單個器件漏電流測試對比圖，從圖中可以看出，在電壓超過大約5V之后，采用本發(fā)明工藝的器件的漏電流與傳統(tǒng)工藝的器件的漏電流開始有了明顯差距，本發(fā)明工藝的器件漏電流明顯低于同電壓下的傳統(tǒng)工藝器件。而對于1K級陣列的器件，其漏電流對比如圖9所示，其整體的漏電流也明顯降低。
[0033]以上僅為本發(fā)明的優(yōu)選實施例，并不用于限定本發(fā)明。對于本領(lǐng)域的技術(shù)人員來說，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進等，均應(yīng)包含在本發(fā)明的保護范圍之內(nèi)。
【權(quán)利要求】
1.一種SONOS器件的工藝方法，其特征在于:包含如下步驟: 第一步，對硅片上SONOS器件進行整體N型深阱注入； 第二步，利用P阱的掩膜版對5V NMOS器件進行P阱注入，同時進行選擇管器件的阱及閾值電壓調(diào)節(jié)注入； 第三步，采用隧道注入的掩膜版對SONOS器件區(qū)域同時進行P阱和閾值電壓調(diào)節(jié)注A ； 第四步，采用爐管工藝生長ONO層； 第五步，采用ONO層掩膜版刻蝕掉SONOS區(qū)域以外的ONO層； 第六步，進入爐管生長柵氧化層，淀積多晶硅，定義形成SONOS器件的柵極及選擇管器件的柵極； 第七步，采用管芯區(qū)LDD注入的掩膜版，對SONOS器件進行LDD注入，并進行防止源漏穿通的halo結(jié)構(gòu)注入； 第八步，采用掩膜版對SONOS器件進行重摻雜的源、漏注入。
2.如權(quán)利要求1所述的SONOS器件的工藝方法，其特征在于:所述第二步中，該注入由于P阱掩膜版的阻擋，SONOS器件區(qū)被阻止，不受注入的影響。
3.如權(quán)利要求1所述的SONOS器件的工藝方法，其特征在于:所述第三步中，該注入由于掩膜版的遮擋，選擇管器件區(qū)被阻止，不受注入的影響；p阱和隧道注入的兩層光刻打開的區(qū)域設(shè)置O?0.18 μ m的重疊區(qū)，以確保所有區(qū)域都有P阱注入。
【文檔編號】H01L21/8247GK104332443SQ201410604580
【公開日】2015年2月4日 申請日期:2014年10月30日 優(yōu)先權(quán)日:2014年10月30日
【發(fā)明者】熊偉, 張可鋼, 陳華倫, 錢文生 申請人:上海華虹宏力半導(dǎo)體制造有限公司