符合iso和esd要求的片上反向極性保護(hù)的制作方法
【專利摘要】本發(fā)明涉及符合ISO和ESD要求的片上反向極性保護(hù)。公開了一種半導(dǎo)體器件。在一個(gè)實(shí)施例中，半導(dǎo)體器件包括：半導(dǎo)體芯片，包括襯底；地端子，被配置為被提供有參考電位；以及供電端子，電耦合到襯底，供電端子被配置為被提供有負(fù)載電流并且被配置為在襯底和地端子之間被提供有供電電壓。半導(dǎo)體器件還包括過壓保護(hù)電路，該過壓保護(hù)電路設(shè)置在半導(dǎo)體芯片中并且耦合在供電端子和地端子之間，過壓保護(hù)電路包括：第一晶體管，具有耦合在供電端子和內(nèi)部地節(jié)點(diǎn)之間的負(fù)載電流路徑；以及第二晶體管，具有耦合在內(nèi)部地節(jié)點(diǎn)和地端子之間的負(fù)載電流路徑。
【專利說明】符合ISO和ESD要求的片上反向極性保護(hù)

【技術(shù)領(lǐng)域】
[0001]本描述涉及提供用于半導(dǎo)體開關(guān)，特別用于包括可以集成在η摻雜襯底中的多個(gè)MOS高側(cè)開關(guān)的半導(dǎo)體器件的反向極性保護(hù)的電路。

【背景技術(shù)】
[0002]多溝道切換器件通常每個(gè)輸出溝道包括一個(gè)功率半導(dǎo)體開關(guān)(通常為M0SFET)，其中電負(fù)載連接到每個(gè)輸出溝道。因此，可以使用相應(yīng)的半導(dǎo)體開關(guān)來(lái)接通和關(guān)斷每個(gè)電負(fù)載。例如，對(duì)于功率半導(dǎo)體開關(guān)的每個(gè)活動(dòng)輸出溝道，ΙΟΟι?Ω的接通電阻和IA的標(biāo)稱負(fù)載電流可以導(dǎo)致10mW的功率損耗。每個(gè)功率半導(dǎo)體開關(guān)通常具有與半導(dǎo)體開關(guān)的負(fù)載電流路徑(例如，在MOSFET情況下的漏極-源極路徑)并聯(lián)耦合的反向二極管。在需要高達(dá)60V的正供電電壓的正常操作期間，這個(gè)反向二極管被反向偏置并且處于阻斷狀態(tài)。然而，當(dāng)施加負(fù)供電電壓時(shí)，反向二極管變?yōu)檎蚱?，并且?fù)載電流可以從地通過負(fù)載和反向二極管被弓丨導(dǎo)到負(fù)供電電位。假設(shè)二極管正向電壓至少0.7V，在反向二極管中(以及因此在切換器件中)產(chǎn)生的功率損耗是每個(gè)輸出溝道700mW，至少是正常操作期間的7倍。這樣的狀況對(duì)于切換器件可能是危險(xiǎn)的并且需要適當(dāng)?shù)姆聪驑O性保護(hù)電路。通常，在反向極性的情況下(例如負(fù)供電電壓為-16V或更多)，半導(dǎo)體器件的供電端子和地端子之間的電流應(yīng)當(dāng)被限制為幾毫安。然而，由于靜電放電(ESD)或類似物，在切換器件的供電端子處可能發(fā)生過壓(例如，正供電電壓多于60V或負(fù)供電電壓小于-16V)。在這樣的事件中，應(yīng)當(dāng)提供低電阻性電流路徑以耗散能量和把電壓鉗位到所限定的限制。
[0003]為智能半導(dǎo)體開關(guān)提供反向極性保護(hù)和ESD保護(hù)的已知電路是相對(duì)復(fù)雜的并且需要顯著的芯片空間。因此，存在對(duì)包括高效反向極性保護(hù)的智能半導(dǎo)體開關(guān)的需要(就電路復(fù)雜性和芯片空間要求而言)。


【發(fā)明內(nèi)容】

[0004]本文中公開了半導(dǎo)體器件。半導(dǎo)體器件包括半導(dǎo)體芯片，半導(dǎo)體芯片包括襯底。根據(jù)本發(fā)明的一個(gè)示例，半導(dǎo)體器件包括被提供有參考電位的地端子，以及電耦合到襯底以向襯底提供負(fù)載電流并且在襯底和地端子之間施加供電電壓的供電端子。半導(dǎo)體器件還包括過壓保護(hù)電路，其被集成在半導(dǎo)體芯片中并且耦合在供電端子和地端子之間。過壓保護(hù)電路包括:具有耦合在供電端子和內(nèi)部地節(jié)點(diǎn)之間的負(fù)載電流路徑的第一晶體管；以及具有耦合在內(nèi)部地節(jié)點(diǎn)和地端子之間的負(fù)載電流路徑的第二晶體管。當(dāng)襯底和地端子之間的供電電壓為正時(shí)，第二晶體管可操作地被接通。當(dāng)襯底和地端子之間的供電電壓為負(fù)時(shí)，第一晶體管可操作地被接通。當(dāng)襯底和地端子之間的供電電壓為負(fù)但是低于預(yù)先限定的最大電壓時(shí)，第一晶體管可操作地被關(guān)斷。當(dāng)襯底和地端子之間的供電電壓為負(fù)但是高于預(yù)先限定的最小電壓時(shí)，第二晶體管可操作地被關(guān)斷。然而，第一晶體管被配置為當(dāng)襯底和地端子之間的供電電壓為正并且超過預(yù)先限定的最大電壓時(shí)被接通；并且第二晶體管被配置為當(dāng)襯底和地端子之間的供電電壓為負(fù)并且低于預(yù)先限定的最小電壓時(shí)被接通。

【專利附圖】

【附圖說明】
[0005]參考后面的附圖和描述可以更好地理解本發(fā)明。圖中的部件不一定按比例，相反的，重點(diǎn)放在圖示本發(fā)明的原理。此外，在圖中，相似的數(shù)字指示對(duì)應(yīng)的部分。在圖中:
圖1是具有多個(gè)輸出溝道的示例性切換器件，每個(gè)溝道包括一個(gè)高側(cè)η溝道MOS晶體管，針對(duì)正常操作指定示例性電壓電平；
圖2圖示與圖1相同的電路，針對(duì)反向極性操作指定示例性電壓電平；
圖3以示例性方式圖示包括智能開關(guān)的一些部分的框圖；
圖4以示例性方式圖示通過形成例如智能開關(guān)的半導(dǎo)體主體的部分的示意橫截面；
圖5圖示通常用在具有集成的半導(dǎo)體開關(guān)的半導(dǎo)體器件中的過壓(OV)保護(hù)電路；
圖6圖示改進(jìn)的OV保護(hù)電路的示例性實(shí)施例，其不需要用于保護(hù)以免于反向電流的外部二極管；
圖7以示例性方式圖示通過用在圖6的OV保護(hù)電路中的MOS晶體管的示意橫截面；圖8圖示處于反向極性不超過給定量值的狀況中的改進(jìn)的OV保護(hù)電路的另一示例性實(shí)施例；
圖9圖示處于反向極性超過給定量值的狀況中的圖8的實(shí)施例；
圖10以示例性方式圖示通過用于圖6和8的OV保護(hù)電路中的齊納二極管的示意橫截面；以及
圖11圖示改進(jìn)的OV保護(hù)的另一示例性實(shí)施例。

【具體實(shí)施方式】
[0006]圖1圖示包括多個(gè)輸出溝道的示例性多溝道切換器件。每個(gè)溝道包括一個(gè)高側(cè)半導(dǎo)體開關(guān)。本文中呈現(xiàn)的示例與用作高側(cè)功率半導(dǎo)體開關(guān)的η溝道MOS晶體管有關(guān)。具體來(lái)說，考慮垂直功率MOS晶體管(例如具有或不具有溝槽-柵極的垂直MOS晶體管)。圖1包括指示正常操作情況中(正供電電壓Vs = 12 V，地電位Vem = O V)的不同電路節(jié)點(diǎn)的電壓電平的標(biāo)簽。圖2圖示相同的電路。然而圖2中包括的標(biāo)簽指示反向極性操作情況中(正供電電壓Vs = 0V，地電位VeND = 12V直到60V)的電路節(jié)點(diǎn)的電壓電平。
[0007]圖1和2的示例性電路包括切換器件I，其在供電端子SUP處被供應(yīng)有供電電壓Vs,并且在地端子GND處被供應(yīng)有對(duì)應(yīng)的參考電位，還被稱為地電位V_。供電電壓例如可以由機(jī)動(dòng)車電池提供。切換器件包括多個(gè)η溝道高側(cè)MOS晶體管Ι\、Τ2、…、Tn，其中每一個(gè)晶體管與相應(yīng)的輸出溝道相關(guān)聯(lián)。每個(gè)晶體管?\、Τ2、…、Tn具有負(fù)載電流路徑(例如在MOS晶體管的情況中為漏極-源極電流路徑)，負(fù)載電流路徑把相應(yīng)的輸出端子OUTpOUTy…、OUTn (內(nèi)部地)耦合到供電端子(電位Vs)。也即是說，依賴于每一個(gè)晶體管?\、Τ2、…、1；的切換狀態(tài)(接通或關(guān)斷)，相應(yīng)的低電阻電流路徑被提供為(經(jīng)由晶體管的負(fù)載路徑)從供電端子SUP到與輸出溝道相關(guān)聯(lián)的輸出端子0UI\、ουτ2、…、ουτη。電負(fù)載可以連接在輸出端子OUTpOUTy…、OUTn和地之間。根據(jù)相應(yīng)的控制信號(hào)(例如在MOSFET的情況中為柵極電流或柵極電壓)來(lái)設(shè)置晶體管?\、Τ2、…、Tn的切換狀態(tài)，控制信號(hào)例如使用柵極驅(qū)動(dòng)器電路(未示出)提供，其中柵極驅(qū)動(dòng)器電路根據(jù)供應(yīng)給相應(yīng)的輸入管腳IN1UN2'…、INn的輸入信號(hào)來(lái)生成控制信號(hào)。一個(gè)輸入信號(hào)可以被提供給每個(gè)輸出溝道?？梢圆捎眠壿嬰娐?0用于預(yù)處理(其可以包括例如電平移動(dòng))供應(yīng)給輸入管腳IR、IN2、…、1義的信號(hào)。通常，邏輯電路依賴于供應(yīng)給輸入管腳IR、IN2,…、INn的信號(hào)來(lái)生成供應(yīng)給柵極驅(qū)動(dòng)器的控制信號(hào)。
[0008]每個(gè)晶體管1\、T2,…、Tn具有與晶體管的負(fù)載電流路徑并聯(lián)連接的反向二極管Dei> De2,…、Dsntl對(duì)于MOS晶體管，這些二極管Dk1、Dk2、…、DKn通常是本征反向二極管，其由于晶體管的內(nèi)部結(jié)構(gòu)而總是存在。不具有本征反向二極管的其它晶體管可以具有外部反向二極管以在切換電感性負(fù)載時(shí)允許續(xù)流。
[0009]為了提供對(duì)切換器件I的內(nèi)部電路的反向極性保護(hù)，已知的是把二極管(例如肖特基二極管Ds)連接在切換器件的地端子和由電源(例如，機(jī)動(dòng)車電池)提供的實(shí)際地電位之間。替代二極管，可以使用電阻器以便在電源反向極性(反向電池)的情況下限制反向電流。100Ω的電阻可以是適當(dāng)?shù)?。在這種情況下，電阻器兩端的電壓降將不顯著超過500mV(假設(shè)在正常操作期間為5mA的負(fù)載電流)。然而,在反向極性操作期間，負(fù)載電流將僅受這個(gè)電阻器的限制。假設(shè)反向供電電壓為-16V，則電阻器中的功率耗散將達(dá)到2.56W。因此，電阻器將必須是功率電阻器，出于幾個(gè)原因這是不期望的。然而，肖特基二極管或替代地，所提到的電阻器可以由更復(fù)雜的電路代替，如將在后面描述的那樣。
[0010]存在于各個(gè)電路節(jié)點(diǎn)處的指示電壓電平的標(biāo)簽指代圖1中的正常操作期間的電壓電平以及圖2中反向極性操作期間的電壓電平。在正常操作期間，地端子具有OV的電壓電平，由此在機(jī)動(dòng)車電池的情況下，供電端子具有例如Vs = 12 V的正電壓電平。當(dāng)輸出晶體管I\、T2、…、Tn是活動(dòng)的時(shí)，接通電阻以及因此的晶體管負(fù)載路徑兩端的電壓降為低(并且與供電電壓相比是可忽略的)。在本示例中，假設(shè)輸出晶體管?\、τ2、…、Tn兩端10mV電壓降，以使得輸出端子OUVOUTy…、OUTn處的電壓為11.9V。
[0011]在反向極性操作期間(參見圖2)，12V的供電電壓被反向施加到切換器件I。也即是說，地端子處于12V并且供電端子處于OV的電壓電平。因此，反向二極管DK1、DK2、-,DEn變?yōu)檎蚱貌⑶乙虼藢?dǎo)電。每個(gè)二極管兩端的電壓降通常至少為0.7V(與前面正常操作情況下的0.1V相比)并且因此功率損耗是正常操作情況下的至少7倍。
[0012]圖3如框圖那樣圖示包括圖2的智能功率開關(guān)I和微控制器2的電子模塊，該微控制器2被配置為(例如使用適當(dāng)?shù)能浖?控制智能功率開關(guān)I的操作。智能功率開關(guān)可以實(shí)際上包括多于一個(gè)(在本情況中為5個(gè))輸出溝道，其中每個(gè)輸出溝道提供從電池供電管腳Vbb到相應(yīng)的輸出管腳OUTtl到OUT4的電流路徑。每個(gè)電流路徑可以通過接通和關(guān)斷相應(yīng)的功率MOS晶體管(參照?qǐng)D1中的晶體管T1到Tn)而被激活和去激活。
[0013]為了提供過壓(OV)保護(hù)，OV保護(hù)器件D1內(nèi)部耦合在智能開關(guān)I的地端子GND和供電端子Vbb之間。OV保護(hù)器件可以是齊納二極管、操作在有源鉗位模式中的高電壓MOS晶體管等。可以從圖3的示例中看到的是，在反向極性操作中，OV保護(hù)器件將實(shí)際上使智能開關(guān)的地端子GND和供電端子Vbb短路，并且破壞性過電流僅由(外部)肖特基二極管Ds來(lái)阻斷。
[0014]圖3中圖示的電子模塊通常包括印刷電路板(PCB，未示出)，智能功率開關(guān)I和微控制器2 (除了其它部件之外)附著到該印刷電路板。智能功率開關(guān)I的地管腳GND和模塊的地端子GNDra (與電池連接)經(jīng)由所提到的肖特基二極管Ds耦合，提供該肖特基二極管Ds以便保護(hù)模塊免于反向極性。如可以從圖3看到的，例如2k Ω的電阻器可以被提供為與SPI總線線路串聯(lián)，從而把智能功率開關(guān)的SPI接口(S1、SO、SCLK, CS)連接到微控制器2的對(duì)應(yīng)SPI接口。應(yīng)當(dāng)注意，許多共同使用的微控制器被提供有集成SPI接口。不同于智能功率開關(guān)，微控制器2不需要肖特基二極管來(lái)保護(hù)免于供電電壓的反向極性，因?yàn)槲⒖刂破?通常經(jīng)由電壓調(diào)節(jié)器(例如，5V調(diào)節(jié)器)供電，電壓調(diào)節(jié)器通常包括足夠的反向極性保護(hù)。
[0015]輸入端口 IN。到IN4 (簡(jiǎn)寫為INX，X=OU>…、4)提供一個(gè)選項(xiàng)用于激活或去激活耦合到對(duì)應(yīng)的輸出OUTO到0UT4 (簡(jiǎn)寫為0υτχ，χ=0、1、...、4)的相應(yīng)的功率半導(dǎo)體開關(guān)。如果利用高電壓電平(例如5V)來(lái)驅(qū)動(dòng)輸入端口 INx，則通過接通對(duì)應(yīng)的功率半導(dǎo)體開關(guān)(參照?qǐng)D1)來(lái)激活相應(yīng)的輸出0UTx。相反，低電平(例如，0V)可以關(guān)斷相應(yīng)的功率半導(dǎo)體開關(guān)。替代地，使用經(jīng)由串行SPI接口接收的適當(dāng)?shù)腟PI命令來(lái)激活或去激活開關(guān)。
[0016]圖4圖示(幾部分的)集成在η襯底(B卩，η摻雜硅襯底)中的智能開關(guān)I (諸如圖3的智能開關(guān)I)的一個(gè)示例性實(shí)施方式。該圖示的目的是精確指出可能在智能開關(guān)的反向極性操作期間發(fā)生的一些問題。圖4圖示了垂直η溝道功率MOSFET的典型組織結(jié)構(gòu)(set-up)。也即是說，η摻雜外延層101形成在η摻雜半導(dǎo)體襯底100上。MOSFET的一個(gè)晶體管單元200由布置在外延層100中的、兩個(gè)溝槽202之間的P摻雜主體區(qū)域201形成，在溝槽202中提供柵極電極203 (通常通過利用多晶硅填充溝槽)。鄰接主體區(qū)域201的頂表面和溝槽202的側(cè)壁形成η+-摻雜的源極區(qū)域204，源極區(qū)域204連接到源極電極S。漏極電極D在半導(dǎo)體襯底100的底表面連接到η襯底100。本晶體管單元200被認(rèn)為是一個(gè)說明性示例。在實(shí)際實(shí)施方式中，多個(gè)晶體管單元并聯(lián)耦合以形成單個(gè)晶體管。
[0017]在本示例中，晶體管單元200的源極電極連接到地端子，由此“正常”功率MOSFET的源極電極將連接到相應(yīng)的輸出端子，諸如圖3中示出的輸出端子OUTc^OUT4t5與此相反，晶體管單元200形成OV保護(hù)器件D1的部分，并且因此耦合(經(jīng)由漏極電極D)供電端子Vbb與地端子GND (經(jīng)由源極電極)。晶體管單元200的柵極電極G經(jīng)由鉗位電路(未示出)耦合到漏極電極D，鉗位電路被配置為:當(dāng)漏極電壓(即在供電端子處存在的電壓)超過限定的閾值時(shí)，激活(接通)晶體管單元200。以這種方式，漏極電壓被“鉗位”到限定的最大電壓。晶體管被認(rèn)為操作在“有源鉗位模式”并且稍微表現(xiàn)為像齊納二極管。在實(shí)踐中，多個(gè)晶體管單元可以出于這個(gè)目的被并聯(lián)耦合。然而，當(dāng)智能開關(guān)經(jīng)受反向極性時(shí)，由P-主體201和η-外延層101之間的ρη結(jié)形成的本征主體-漏極二極管將變得活動(dòng)。這個(gè)本征主體_漏極二極管在圖4中圖示并且標(biāo)示為Dlint。在沒有肖特基二極管Ds在外部連接在智能開關(guān)的地端子GND和PCB的地端子GNDpra之間的情況下，在反向極性操作期間將發(fā)生過電流擊穿，因?yàn)楸菊髦黧w-漏極二極管Dlint將使(反向)供電電壓短路。
[0018]除了垂直(功率)M0SFET 200之外，逆變器300 (其可以形成邏輯電路的部分)可以集成在包括η摻雜襯底100和η摻雜外延層101的半導(dǎo)體主體中。逆變器300通過ρ摻雜隔尚講102與功率晶體管200分尚,P摻雜隔尚講102在操作期間被接地(標(biāo)不為GND的芯片管腳)以使得在隔離阱102和外延層101之間的結(jié)處形成的二極管被反向偏置。η摻雜阱103和對(duì)應(yīng)的ρ摻雜阱104 (標(biāo)示為“cp-阱”，其是“CMOS ρ-阱”的簡(jiǎn)寫)被外延層101和隔離阱102的頂表面110包圍。η摻雜和ρ摻雜阱103和104分別形成對(duì)應(yīng)的ρ溝道和η溝道低功率MOS晶體管的主體區(qū)域，主體區(qū)域被電連接以形成CMOS逆變器電路300，其中η溝道MOS晶體管的源極區(qū)域(η+-摻雜)連接到地GND，η溝道MOS晶體管的漏極區(qū)域(η+-摻雜)和ρ溝道MOS晶體管的漏極區(qū)域(ρ+-摻雜)被連接到逆變器輸出，并且P溝道MOS晶體管的源極區(qū)域(P+-摻雜)被連接到芯片管腳VDD，以提供對(duì)應(yīng)的正供電電位(不要將其與在從電池連續(xù)供應(yīng)(Ply)到芯片管腳Vbb的供電線路上存在的電池供電電位混淆)。在這個(gè)說明性示例中，逆變器300表示智能開關(guān)內(nèi)的所有邏輯電路，其可以包括用于信號(hào)處理的電路(參見圖1中的邏輯電路20)、通信接口(例如SPI接口)和通常包括在智能開關(guān)中的各種其它電路。
[0019]圖5圖示了包括在智能開關(guān)I中的OV保護(hù)器件D1的一個(gè)示例性實(shí)施方式。標(biāo)示為“邏輯和模擬電路”的方框表示除了 OV保護(hù)器件D1之外的智能開關(guān)的所有電路元件，OV保護(hù)器件D1使用至少一個(gè)MOS晶體管M1來(lái)實(shí)施，MOS晶體管M1耦合在智能開關(guān)I的供電端子Vbb和地端子GND之間。因?yàn)镸OS晶體管M1必須處于其阻斷狀態(tài)，所以MOS晶體管M1的源極連接到地端子GND，并且MOS晶體管M1的漏極連接到供電端子VBB。因此，當(dāng)例如12V的正供電電壓被施加到供電端子Vbb時(shí)，本征(主體-漏極)二極管Dlint被反向偏置。MOS晶體管札的柵極經(jīng)由鉗位電路連接到供電端子Vbb (并且因此與漏極電極連接)，鉗位電路可以是例如簡(jiǎn)單的齊納二極管DZ1。在供電端子Vbb處發(fā)生電壓沖擊的情況下，柵極電壓將上升為高于MOS晶體管的閾值電壓，并且MOS晶體管變?yōu)閷?dǎo)電，因此鉗位MOS晶體管的負(fù)載路徑(漏極-源極)兩端的電壓降。為了防止當(dāng)端子供電Vbb處的電壓為負(fù)(即處于反向極性)時(shí)本征二極管Dlint的破壞性正向偏置，需要外部二極管Ds以便避免破壞性的高反向電流。為了在正常操作期間保持節(jié)點(diǎn)GNDpra處的外部地電位和節(jié)點(diǎn)GND處的內(nèi)部地電位之間的電壓差Vemint為低，二極管隊(duì)可以是肖特基二極管，肖特基二極管的正向電壓大約為普通硅二極管的電壓的一半。然而，仍然保持大約200mV到300mV的電壓差。
[0020]如提到的，通常需要肖特基二極管Ds或替代地，需要功率電阻器以在反向供電電壓的情況下避免智能功率開關(guān)的過電流擊穿。肖特基二極管Ds是在外部連接到智能開關(guān)的器件，需要PCB上的空間并且增加圖3中圖示的電子模塊的整體成本。這可以是克服對(duì)外部二極管Ds的需要將合乎期望的原因。二極管Ds的另一非期望的“副作用”是被智能開關(guān)I內(nèi)的電路“看見”的地電位不同于在PCB處存在的地電位。這樣的地電位偏移不利地影響芯片設(shè)計(jì)并且導(dǎo)致增加的芯片空間(與不具有這樣的偏移的情況相比)。
[0021 ] 下面討論的示例涉及智能開關(guān)，諸如在圖3和4中圖示的那個(gè)，但是包括修改的OV保護(hù)器件01，該OV保護(hù)器件01在一方面允許過電壓保護(hù)，并且在另一方面阻斷反向電流(在反向供電電壓的情況下)以使得不再需要外部肖特基二極管D1。
[0022]圖6類似圖5圖示OV保護(hù)器件。然而，圖6的OV保護(hù)器件D1是更復(fù)雜的實(shí)施方式，其不需要外部肖特基二極管Ds。類似于先前的圖5的示例，考慮第一供電端子Vbb、第二(即，外部地)端子GND和內(nèi)部地節(jié)點(diǎn)GNDint。外部地端子被限定為處于零伏特(0V)。在正常操作期間，在近似9V和16V(通常為13.8V)之間的供電電壓可以被施加在供電端子Vbb和外部地端子GND之間。在反向極性期間，相應(yīng)的負(fù)電壓(-16V到-9V)可以存在于端子Vbb處。然而，更高的電壓沖擊(即，大于16V或低于-16V)可以由于靜電放電(ESD)而發(fā)生。通常，希望把在內(nèi)部地節(jié)點(diǎn)GNDint處的電位緊密“束縛”到最低電位(即，0V);在正常操作期間，最低電位處于外部地端子GND處，由此在反向極性操作期間，最低電位處于供電端子Vbb處。
[0023]類似于先前圖5的示例，MOS晶體管M1耦合在內(nèi)部地節(jié)點(diǎn)GNDint和供電端子Vbb之間。MOS晶體管M1的本征主體-漏極二極管Dlint在正常操作期間反向偏置，即晶體管M1的源極連接到內(nèi)部地節(jié)點(diǎn)GNDint,并且晶體管M1的漏極連接到供電端子VBB。MOS晶體管M1的柵極經(jīng)由鉗位電路連接到供電端子Vbb (并且因此連接到漏極)，鉗位電路包括齊納二極管DZ1。作為選項(xiàng)，齊納二極管Dzi可以具有串聯(lián)耦合的電阻器。MOS晶體管M1-連同鉗位電路-與圖4的示例類似地操作。晶體管M1在正常操作期間處于關(guān)斷狀態(tài)并且把供電端子Vbb處的電壓鉗位為例如40到60V的這樣的最大值(依賴于使用的芯片技術(shù))，因此，抑制比提到的最大值更高的電壓沖擊。
[0024]肖特基二極管Ds的功能(在先前圖5的示例中所需要的)在本示例中由第二MOS晶體管M2提供，第二 MOS晶體管M2耦合在內(nèi)部地節(jié)點(diǎn)GNDint和外部地端子GND之間。晶體管M2的源極連接到內(nèi)部地節(jié)點(diǎn)GNDint,并且晶體管M2的漏極連接到外部地端子GND。因此，晶體管M2的本征主體-漏極二極管D2int在正常操作期間(即，在端子Vbb處為正供電電壓)將正向偏置，并且在反向極性操作期間(即，在端子Vbb處為負(fù)電壓)反向偏置(即阻斷)。在先前圖5的示例中使用的肖特基二極管Ds (尤其)由MOS晶體管M2的本征二極管D2int代替。在沒有進(jìn)一步措施的情況下，內(nèi)部地電位Vramnt將為大約0.7V，這對(duì)應(yīng)于MOS晶體管M2的主體-漏極二極管D2int的正向電壓。然而，在正常操作期間，可以使用P溝道MOS晶體管P1而激活(即，接通)MOS晶體管M2，因此把內(nèi)部地電位(Vcroint)和外部地電位(OV)之間的電壓差減小到近似0.1V，這甚至小于肖特基二極管的正向電壓。出于這個(gè)目的，MOS晶體管P1的負(fù)載路徑耦合在晶體管M2的柵極和例如供電端子Vbb (或者在正常操作期間提供足夠高的電位的任何其它電路節(jié)點(diǎn))之間。當(dāng)MOS晶體管P1的柵極被拉到低電位(EN=O)時(shí)，那么MOS晶體管M2被激活，以把內(nèi)部地電位從大約0.7V減小到0.1V或甚至更小。
[0025]在反向極性操作期間，MOS晶體管M2—般應(yīng)當(dāng)被去激活(S卩，處于關(guān)斷狀態(tài))。然而，為了抑制量值高于預(yù)先限定的閾值(例如16V)的負(fù)電壓沖擊，MOS晶體管M2可以(也在負(fù)供電電壓期間)被臨時(shí)激活以把供電端子處的電壓鉗位到對(duì)應(yīng)的負(fù)最小值(例如-16V)。換句話說，在供電電壓為負(fù)但是高于例如-16V時(shí)，MOS晶體管M2關(guān)斷。另外，當(dāng)供電電壓由于負(fù)電壓沖擊(例如靜電放電)而低于例如-16V時(shí)，晶體管M2處于有源鉗位模式。出于這個(gè)目的，偏置電路X1連接在MOS晶體管M2的柵極和漏極之間。偏置電路X1的一些示例性實(shí)施方式下面在圖8和9中進(jìn)一步圖示。耦合在MOS晶體管M2的柵極和源極之間的齊納二極管Dz2限制晶體管的柵極-源極電壓，以便保護(hù)柵極氧化物在靜電放電期間(ESD)免于過壓擊穿。在本示例中，二極管Dfflros連接在內(nèi)部地節(jié)點(diǎn)GNDint和MOS晶體管P1的源極電極之間。在正常操作期間，二極管Dfflros通過把柵極-源極電壓限制到近似2V (對(duì)應(yīng)于二極管Dms的正向電壓)來(lái)限制MOS晶體管M2的柵極-源極電壓。在沒有二極管Dms的情況下，當(dāng)激活晶體管P1時(shí)，MOS晶體管M2的柵極-源極電壓將等于整個(gè)供電電壓，并且M2的柵極氧化物可能被損壞。
[0026]圖7圖示MOS晶體管M2的一個(gè)示例性實(shí)施方式。相應(yīng)地，MOS晶體管M2被集成在具有沉積到其上的η摻雜外延層101的η摻雜硅襯底100中(也參見圖4)。晶體管M2實(shí)際上由主體區(qū)301、漏極區(qū)302、漂移區(qū)303和源極區(qū)304形成。主體區(qū)301被形成為外延層101內(nèi)的P摻雜阱(P阱)。漏極區(qū)302和鄰接的漂移區(qū)303形成在P阱中并且延伸到半導(dǎo)體主體的頂表面。源極區(qū)304也形成在P阱中并且也延伸到頂表面。漏極區(qū)302、漂移區(qū)303和源極區(qū)304是η摻雜的，其中漂移區(qū)通常具有比漏極區(qū)低的摻雜劑濃度，以便提供足夠高的擊穿電壓。漂移區(qū)303和源極區(qū)304被隔開。漂移區(qū)303和源極區(qū)304之間的主體區(qū)302的部分形成溝道區(qū)，在溝道區(qū)上方(但與其隔離)定位柵極電極306。漏極區(qū)302與金屬漏極電極D連接，源極區(qū)304與金屬源極電極S連接，并且ρ阱(主體區(qū)301)經(jīng)由主體接觸區(qū)305與金屬主體觸點(diǎn)B連接，主體接觸區(qū)305是ρ摻雜的但是具有比周圍的主體區(qū)301高的摻雜劑濃度。
[0027]在圖7中，人們可以看見寄生的npn類型的雙極結(jié)型晶體管(BJT)Qpml，其由漏極區(qū)302、主體區(qū)301和η摻雜襯底100形成。在反向極性操作期間，尤其在具有-100V (或甚至更小)和-16V之間的負(fù)電壓的ESD事件期間，應(yīng)當(dāng)避免這個(gè)寄生BJT Qparl的激活(閉鎖)。使用MOS晶體管M2來(lái)抑制這樣強(qiáng)烈的負(fù)電壓沖擊，然而MOS晶體管M2僅在防止寄生BJT Qipak的激活時(shí)適當(dāng)?shù)仄鹱饔谩３鲇谶@個(gè)目的，主體區(qū)301、主體接觸區(qū)305和源極區(qū)304的電位被束縛到最低供電電位，在反向極性或負(fù)電壓沖擊(ESD)的情況下，這存在于供電端子Vbb處，并且因此存在于襯底100處。這可以通過以下方式來(lái)完成:在反向極性操作期間以及在歸因于靜電放電(ESD)等的負(fù)電壓沖擊的事件中，激活MOS晶體管札。MOS晶體管M1的激活通過耦合在地端子GND和供電端子Vbb (經(jīng)由二極管Dzi)之間因此形成分壓器的電阻器R1和R2來(lái)完成，該分壓器的中間抽頭連接到晶體管M1的柵極(參見圖6)。對(duì)于近似9V和16V (或高達(dá)60V)之間的供電電壓，電阻器R1和R2可以例如分別具有2k Ω和13k Ω的電阻值?？梢允褂枚嘟Y(jié)晶硅(多晶硅)作為電阻性材料來(lái)實(shí)施電阻器R1和R2兩者。
[0028]圖8和9中圖示的示例基本上對(duì)應(yīng)于圖6的示例。然而，偏置電路Xl被更詳細(xì)地圖示。使用偏置電路Xl的目前的實(shí)施方式，在圖1的示例中使用的P溝道MOS晶體管？1可以(但不一定)由耗盡型場(chǎng)效應(yīng)晶體管M3代替，例如JFET (參見圖8)。然而，在圖8的目前的示例中，MOS晶體管M1和M2、齊納二極管Dzi以及由電阻器R1和R2形成的分壓器被布置為類似于先前圖6的示例，并且以相同的方式操作。偏置電路Xl包括另外的MOS晶體管M4,其與至少一個(gè)齊納二極管串聯(lián)耦合(在本示例中為兩個(gè)齊納二極管Dz3和DZ3)。耗盡型晶體管M3和齊納二極管DZ3、DZ4的串聯(lián)電路連接在MOS晶體管M2的柵極電極和漏極之間(如圖6中的偏置電路XI)。MOS晶體管M4的柵極電極和漏極互連,并且因此MOS晶體管操作為MOS二極管。耗盡型晶體管M3與另外的電阻器R3串聯(lián)連接，并且JFET 13和電阻器&的串聯(lián)電路耦合在MOS晶體管M2的柵極和供電端子Vbb之間。MOS晶體管M3的柵極電極和源極也互連，以使得耗盡型晶體管M3操作為電流源。然而，本解決方案在正常操作期間比使用PMOS晶體管Pl和二極管Dms的示例(參見圖6)需要的電流消耗少。兩個(gè)晶體管M3和M4的主體觸點(diǎn)都連接到內(nèi)部地節(jié)點(diǎn)GNDint。晶體管M4是η溝道MOS晶體管。
[0029]在正常操作中(在端子Vbb處為正供電電壓)，晶體管M3是導(dǎo)電的并且因此把MOS晶體管M2的柵極拉到高電平(例如，歸因于耗盡型晶體管M3的夾斷特性而為2到3V)，因此激活晶體管M2 (經(jīng)由電阻器R3)。因此，內(nèi)部地節(jié)點(diǎn)GNDint處的電位緊密束縛到外部地端子GND的電位。
[0030]在圖8中指示電壓電平的標(biāo)簽表示反向極性操作的狀況，其中外部地端子處于16V，并且供電端子處于0V。換句話說，供電端子Vbb處的電壓相對(duì)于地端子GND為負(fù)的。齊納二極管Dz3和Dz4具有9V的齊納電壓，并且因此偏置電路X1 (處于MOS 二極管配置的MOS晶體管M4和齊納二極管Dz3和Dz4)不產(chǎn)生足夠激活MOS晶體管M2的偏置電壓。因此晶體管仏處于關(guān)斷并且晶體管M1被激活(B卩，接通)，因?yàn)橛呻娮杵鱎1和R2形成的分壓器(通過分壓器的電流例如ImA)把晶體管M1的柵極拉到足夠的高電平。因此，內(nèi)部地節(jié)點(diǎn)GNDint處的電位被束縛到接近0V，在該情況中被指定為小于200mV。
[0031]在圖9中指示電壓電平的標(biāo)簽表示負(fù)電壓沖擊超過例如20V的閾值的狀況(例如靜電放電的結(jié)果)。這個(gè)閾值與偏置電路X1兩端的總電壓降匹配，其是9V的齊納電壓的兩倍加上大約2V的MOS晶體管M4的閾值電壓。因此，偏置電路X1兩端的電壓降被限制為9+9+2=20V的總壓降。當(dāng)發(fā)生多于20V的負(fù)電壓沖擊時(shí)，激活MOS晶體管M2,因此把內(nèi)部地節(jié)點(diǎn)GNDint和外部地端子之間的電壓降鉗位到大約20V。晶體管M1被激活，因?yàn)橛呻娮杵鱎1和R2形成的分壓器(通過分壓器的電流例如1.5mA)把晶體管M1的柵極拉到足夠的高電平以打開晶體管M1,并且把晶體管M2的主體處的電位束縛到襯底100處的電位，因此避免寄生BJT Qpaei的激活。如在圖8中那樣，內(nèi)部地節(jié)點(diǎn)GNDint處的電位被束縛為接近0V。
[0032]圖10圖示齊納二極管Dz3和Dz4的一個(gè)示例性實(shí)施方式。如在先前示例中那樣，半導(dǎo)體主體由η摻雜襯底100和設(shè)置到襯底100上的η摻雜外延層101形成。ρ摻雜阱110形成在半導(dǎo)體主體中，并且在這個(gè)阱110內(nèi)，η摻雜阱111 (η阱)形成陰極區(qū)，其由金屬電極C經(jīng)由陰極接觸區(qū)113接觸，陰極接觸區(qū)113具有比周圍的η阱111更高的η型摻雜劑濃度。P摻雜陽(yáng)極區(qū)112形成在η阱中，并且由金屬電極接觸。ρ阱110可以電連接到內(nèi)部地節(jié)點(diǎn)GNDint以在反向極性和由于ESD等的負(fù)電壓沖擊的情況下避免寄生BJT Qpae2的閉鎖。
[0033]圖11圖示了類似于圖6的示例的另外的替代實(shí)施方式。圖11的示例基本上與圖6的示例相同，但更詳細(xì)地示出了偏置電路X1的一個(gè)示例性實(shí)施方式。在正常操作的情況下，可以通過向P溝道MOS晶體管P1提供使能信號(hào)來(lái)激活(接通)M0S晶體管M2，這將把MOS晶體管M2的柵極拉到高電平并且接通該晶體管。MOS晶體管M1僅響應(yīng)于供電端子Vbb處的正超越電壓(在這種情況下，齊納二極管Dzi變?yōu)閷?dǎo)電，因此激活晶體管M1)或者響應(yīng)于反向極性(在這種情況下，齊納二極管Dzi正向偏置并且由電阻器R1和R2形成的分壓器提供足夠高的柵極電壓以激活晶體管M1)而接通。
[0034]此外，在反向極性狀況中，與(反向)供電電壓(即外部地端子GND和供電端子Vbb之間的電壓)成比例的電壓與參考電壓Vkef (由圖11的示例中的電壓源表示)相比較。通過比較器K1完成該比較。當(dāng)(反向)供電電壓的實(shí)際量值低于參考電壓時(shí)，MOS晶體管M2的柵極(使用開關(guān)S1)與供電端子Vbb短路，因此防止晶體管M2被激活。當(dāng)(反向)供電電壓的實(shí)際量值超過參考電壓時(shí)，則開關(guān)SW1開路并且MOS晶體管的柵極可以經(jīng)由電阻器R3充電，電阻器R3連接在晶體管M2的柵極與外部地端子GND之間。也即是說，當(dāng)反向供電電壓超過預(yù)先限定的最大值(例如20V)時(shí)，則晶體管M2被激活以把供電電壓鉗位到近似最大值。
[0035]雖然已詳細(xì)描述了示例性實(shí)施例及其優(yōu)點(diǎn)，但是應(yīng)當(dāng)理解的是，在不脫離由所附的權(quán)利要求限定的本發(fā)明的精神和范圍的情況下，在本文中可以做出各種改變、替代和變化。具體來(lái)說，僅出于說明性目的提供電壓、電流和電阻的數(shù)字值，并且不以任何方式被認(rèn)為是限制?？紤]上面的變型和應(yīng)用的范圍，應(yīng)當(dāng)理解本發(fā)明不由前面的描述限制，其也不由附圖限制。相反地，本發(fā)明僅由所附的權(quán)利要求及其法律等同物限制。
[0036]為了便于描述，空間相對(duì)術(shù)語(yǔ)(諸如“之下”、“下方”、“下”、“上方”、“上”等)用于解釋一個(gè)元件相對(duì)于第二元件的定位。這些術(shù)語(yǔ)意圖包含除了與圖中描繪的那些的不同定向之外的器件的不同定向。此外，諸如“第一”、“第二”等的術(shù)語(yǔ)也用于描述各種元件、區(qū)域、區(qū)段等，并且也不意圖限制。貫穿本描述，類似的術(shù)語(yǔ)指代類似的元件。
【權(quán)利要求】
1.一種半導(dǎo)體器件，包括: 半導(dǎo)體芯片，包括襯底； 地端子，被配置為被提供有參考電位； 供電端子，電耦合到襯底，供電端子被配置為被提供有負(fù)載電流并且被配置為在襯底和地端子之間被提供有供電電壓； 過壓保護(hù)電路，設(shè)置在半導(dǎo)體芯片中，并且耦合在供電端子和地端子之間，過壓保護(hù)電路包括: 第一晶體管，具有耦合在供電端子和內(nèi)部地節(jié)點(diǎn)之間的負(fù)載電流路徑；以及 第二晶體管，具有耦合在內(nèi)部地節(jié)點(diǎn)和地端子之間的負(fù)載電流路徑， 其中第二晶體管被配置為當(dāng)供電電壓為正時(shí)被接通，并且第一晶體管被配置為當(dāng)供電電壓為負(fù)時(shí)被接通， 其中第一晶體管被配置為當(dāng)供電電壓為正但是低于預(yù)先限定的最大電壓時(shí)被關(guān)斷，并且第二晶體管被配置為當(dāng)供電電壓為負(fù)但是高于預(yù)先限定的最小電壓時(shí)被關(guān)斷，以及其中第一晶體管被配置為當(dāng)供電電壓為正并且超過預(yù)先限定的最大電壓時(shí)被接通，并且第二晶體管被配置為當(dāng)供電電壓為負(fù)并且低于預(yù)先限定的最小電壓時(shí)被接通。
2.根據(jù)權(quán)利要求1的半導(dǎo)體器件， 其中襯底是η摻雜襯底； 其中第二晶體管是η溝道MOS晶體管，其集成在布置于襯底中的P摻雜阱中并且具有η摻雜的漏極和源極區(qū)，以使得寄生ηρη型雙極結(jié)型晶體管由第二晶體管的漏極區(qū)、P摻雜阱和襯底形成； 其中P摻雜阱被連接到內(nèi)部地節(jié)點(diǎn)；并且 其中，當(dāng)襯底和地端子之間的供電電壓為負(fù)時(shí)，通過激活第一晶體管來(lái)把P摻雜阱連接到襯底，由此防止寄生BJT的激活。
3.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中襯底是η摻雜襯底，并且其中第一晶體管和第二晶體管是η溝道MOS晶體管，兩者都具有本征主體-漏極二極管。
4.根據(jù)權(quán)利要求3的半導(dǎo)體器件， 其中第一晶體管和第二晶體管均具有電連接到內(nèi)部地節(jié)點(diǎn)的源極電極； 其中第一晶體管具有電連接到襯底的漏極電極；以及 其中第二晶體管具有電連接到器件的地端子的漏極電極。
5.根據(jù)權(quán)利要求4的半導(dǎo)體器件，其中第一晶體管的漏極電極由襯底形成。
6.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中第一晶體管具有柵極電極和漏極電極，漏極電極連接到襯底，并且柵極電極經(jīng)由鉗位電路耦合到襯底。
7.根據(jù)權(quán)利要求6的半導(dǎo)體器件，其中鉗位電路包括至少一個(gè)齊納二極管。
8.根據(jù)權(quán)利要求6的半導(dǎo)體器件，其中預(yù)先限定的最大電壓依賴于鉗位電路的閾值電壓，其中閾值電壓限定鉗位電路兩端的電壓降，鉗位電路在所述電壓降時(shí)變?yōu)閷?dǎo)電。
9.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中第一晶體管具有柵極電極、源極電極和漏極電極，漏極電極連接到襯底，源極電極耦合到內(nèi)部地節(jié)點(diǎn)，并且柵極電極經(jīng)由電阻器耦合到地端子，以使得當(dāng)襯底和地端子之間的供電電壓為負(fù)時(shí)第一晶體管被接通。
10.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中第二晶體管具有柵極電極、源極電極和漏極電極，漏極電極連接到地端子，源極電極耦合到內(nèi)部地節(jié)點(diǎn)，并且柵極電極經(jīng)由偏置電路耦合到源極電極。
11.根據(jù)權(quán)利要求10的半導(dǎo)體器件，其中偏置電路被配置為當(dāng)襯底和地端子之間的供電電壓為負(fù)并且落到預(yù)先限定的最小電壓以下時(shí)提供足夠的柵極電壓以激活第二晶體管。
12.根據(jù)權(quán)利要求10的半導(dǎo)體器件，其中偏置電路包括具有齊納電壓的至少一個(gè)齊納二極管，預(yù)先限定的最小電壓依賴于齊納電壓。
13.根據(jù)權(quán)利要求10的半導(dǎo)體器件，其中偏置電路包括至少一個(gè)比較器，所述比較器被配置為:把襯底和地端子之間的供電電壓與參考電壓相比較，并且依賴于比較結(jié)果把第二晶體管的柵極電極連接到襯底和內(nèi)部地節(jié)點(diǎn)中的任一個(gè)或者連接到地端子。
14.根據(jù)權(quán)利要求13的半導(dǎo)體器件，其中，當(dāng)襯底和地端子之間的供電電壓為負(fù)時(shí)，依賴于比較結(jié)果，把第二晶體管的柵極電極直接連接到襯底和內(nèi)部地節(jié)點(diǎn)中的任一個(gè)，或者經(jīng)由電阻器連接到地端子。
15.根據(jù)權(quán)利要求13的半導(dǎo)體器件，其中，當(dāng)襯底和地端子之間的供電電壓為負(fù)時(shí)，第二晶體管的柵極電極在負(fù)供電電壓的量值低于參考電壓時(shí)連接到襯底和內(nèi)部地節(jié)點(diǎn)中的任一個(gè)。
16.根據(jù)權(quán)利要求13的半導(dǎo)體器件，其中，當(dāng)襯底和地端子之間的供電電壓為負(fù)時(shí)，第二晶體管的柵極電極在負(fù)供電電壓的量值超過參考電壓時(shí)連接到地端子，由此允許激活第二晶體管。
17.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中，第二晶體管具有柵極電極、源極電極和漏極電極，漏極電極連接到地端子，源極電極耦合到內(nèi)部地節(jié)點(diǎn)，并且柵極電極經(jīng)由另外的晶體管耦合到襯底，所述另外的晶體管被配置為當(dāng)襯底和地端子之間的供電電壓為正時(shí)激活第二晶體管。
【文檔編號(hào)】H01L27/02GK104518769SQ201410514545
【公開日】2015年4月15日 申請(qǐng)日期:2014年9月30日 優(yōu)先權(quán)日:2013年9月30日
【發(fā)明者】L.佩特魯齊 申請(qǐng)人:英飛凌科技股份有限公司