一種芯殼型納米線三維nand閃存器件及其制備方法
【專利摘要】本發(fā)明公開了一種非易失性高密度三維半導體存儲器件，該存儲器件由芯殼型納米線作為NAND串組成，所述NAND串垂直于襯底。利用芯殼型納米線作為NAND串制作存儲器件，不僅使器件的結(jié)構(gòu)更加簡單，也減少了原有器件制作過程中復雜的制造工藝步驟，簡化了制備過程，對降低制造成本有積極作用。
【專利說明】一種芯殼型納米線三維NAND閃存器件及其制備方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于微電子存儲器件【技術(shù)領(lǐng)域】，更具體地，涉及一種由芯殼型納米線組成的三維半導體閃存存儲器件陣列及其制備方法。

【背景技術(shù)】
[0002]雖然20nm(或者更小)多晶硅浮柵非易失性存儲陣列有著完善的制造技術(shù)，但為了進一步提高集成度、增大存儲密度，往往需要繼續(xù)減小平面存儲陣列的特征尺寸(即浮柵晶體管柵極長度)，這對制備工藝(如光刻、沉積技術(shù)等)提出了更高的要求，現(xiàn)有的制作工藝難以支持平面存儲陣列特征尺寸的繼續(xù)減小。另一方面，進一步減小的特征尺寸也會使得存儲器件中出現(xiàn)臨近單元的相互串擾、浮柵存儲電子數(shù)目過少等問題，影響存儲器件的實際應用。三維垂直堆疊存儲器件被視為是繼續(xù)提高存儲器件存儲密度的有利途徑之
O
[0003]三維垂直NAND (即與非型)存儲串在2001年被首次公開(“Novel Ultra HighDensity Memory with a Stacked-Surrounding Gate Transistor (S-SGT) StructuredCell", IEDM Proc.(2001) 33-36)，但是這種三維NAND存儲串的有源區(qū)是通過包括重復形成側(cè)墻隔離層和刻蝕襯底等工藝來制備的，對操作的要求嚴格、耗時且生長難度大，成本高。


【發(fā)明內(nèi)容】

[0004]針對現(xiàn)有技術(shù)的缺陷，本發(fā)明的目的在于提供一種三維半導體閃存器件及其制備方法，旨在解決現(xiàn)有三維NAND存儲串制備工藝復雜、成本高的問題。
[0005]為實現(xiàn)上述目的，本發(fā)明提供了一種芯殼型納米線三維NAND閃存器件，其自下而上包括半導體襯底、共源平面、多個NAND串、與所述多個NAND串一一對應的多個漏極電極、位線，所述的NAND串均垂直地延伸至共源平面，NAND串之間通過堆疊的字線電極連接，所述的NAND串為芯殼型納米線結(jié)構(gòu)；所述各漏極電極連接NAND串與位線。
[0006]作為本發(fā)明的進一步優(yōu)選，所述的NAND串芯殼型納米線至少包含4層材料。
[0007]作為本發(fā)明的進一步優(yōu)選，所述NAND串芯殼型納米線由中心向外依次為半導體溝道、溝道絕緣層、電荷存儲層和柵極絕緣層，所述半導體溝道為納米線結(jié)構(gòu)；所述溝道絕緣層、電荷存儲層和柵極絕緣層均為納米管結(jié)構(gòu)，依次覆蓋在半導體溝道納米線結(jié)構(gòu)外，形成芯殼形納米線結(jié)構(gòu)。
[0008]作為本發(fā)明的進一步優(yōu)選，所述NAND串通過字線電極連接，形成至少一個存儲層；同一存儲層由同一字線電極連接。
[0009]作為本發(fā)明的進一步優(yōu)選，所述字線電極由字線電極層和字線絕緣層交替堆疊構(gòu)成，所述字線電極層和字線絕緣層均與所述NAND串芯殼型納米線的軸向垂直、與所述半導體襯底和共源平面平行，所述字線電極層將同一存儲層的多個NAND串的柵極絕緣層連接起來，所述字線絕緣層直接與共源平面連接。
[0010]作為本發(fā)明的進一步優(yōu)選，所述位線為長方體結(jié)構(gòu)，與所述NAND串芯殼型納米線的軸向垂直、與所述半導體襯底和共源平面平行，連接不同存儲層。
[0011]通過本發(fā)明所構(gòu)思的以上技術(shù)方案，與現(xiàn)有技術(shù)相比，由于采用芯殼型納米線結(jié)構(gòu)，制備工藝簡單，無需重復形成側(cè)墻隔離層和刻蝕襯底，能夠取得簡化制備工藝、降低成本的有益效果。
[0012]本發(fā)明的另一目的在于提供一種三維半導體閃存器件的制備方法，旨在解決現(xiàn)有三維NAND存儲串制備工藝復雜、成本高的問題。
[0013]為實現(xiàn)上述目的，本發(fā)明提供了一種制備芯殼型納米線三維NAND閃存器件的方法，其特征在于，包括以下步驟:
[0014](I)在半導體襯底上沉積一層共源平面；接著，在所述共源平面上通過濺射鍍膜沉積一層鋁；然后，通過陽極氧化法在所述鋁層上制備多孔氧化鋁模板；并使所述多孔氧化鋁模板內(nèi)的通孔直接與共源平面連通；
[0015](2)在所述多孔氧化鋁模板的通孔內(nèi)沉積納米線，然后在納米線上方通過濺射鍍膜沉積漏極電極；
[0016](3)除掉所述多孔氧化鋁模板；接著沉積芯殼型納米線；然后再沉積字線電極、位線.
[0017]在此過程中，步驟(2)中所述沉積的納米線為半導體溝道，步驟(3)中所述的沉積芯殼型納米線是在所述納米線表面依次形成溝道絕緣層、電荷存儲層和柵極絕緣層。
[0018]作為本發(fā)明的進一步優(yōu)選，所述字線電極由字線電極層和字線絕緣層交替堆疊構(gòu)成。
[0019]作為本發(fā)明的進一步優(yōu)選，所述步驟(I)通過陽極氧化法在鋁層制備多孔氧化鋁模板是在草酸溶液里、以所述襯底為陽極、以石墨為陰極分兩步進行的。
[0020]通過本發(fā)明所構(gòu)思的以上技術(shù)方案，與現(xiàn)有技術(shù)相比，由于采用簡化的方法制備芯殼型納米線結(jié)構(gòu)，能夠取得簡化制備工藝、降低成本的有益效果。

【專利附圖】

【附圖說明】
[0021]圖1是三維芯殼型納米線NAND存儲串的結(jié)構(gòu)示意圖；
[0022]圖2是圖1中芯殼型納米線NAND存儲串沿水平方向的截面圖；
[0023]圖3是制作三維芯殼型納米線NAND存儲串的工藝流程圖；
[0024]圖4是進行兩步陽極氧化法制備多孔氧化鋁模板前襯底的三維示意圖；
[0025]圖5是利用兩步陽極氧化法制備的多孔氧化鋁模板及其襯底的三維示意圖；
[0026]圖6是圖5中多孔氧化鋁模板及其襯底沿豎直方向的截面圖，其中孔底阻擋層未去除；
[0027]圖7是圖5中多孔氧化鋁模板及其襯底沿豎直方向的截面圖，其中孔底阻擋層已被去除；
[0028]圖8是沉積納米線和漏極電極后的二維不意圖；
[0029]圖9是去掉多孔氧化鋁模板后的三維示意圖；
[0030]圖10是沉積芯殼型納米線后的三維示意圖；
[0031]圖11是沉積字線電極后的二維不意圖；
[0032]圖12是沉積位線電極后的二維不意圖。

【具體實施方式】
[0033]為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點更加清楚明白，以下結(jié)合附圖及實施例，對本發(fā)明進行進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。
[0034]實施例1
[0035]一種一體三維NAND Flash(即閃存)，自下而上包括半導體襯底100、共源平面101、多個NAND串105、與多個NAND串105——對應的多個漏極電極106、位線201 ;其中多個NAND串105垂直地延伸至共源平面101 ;多個NAND串105通過字線電極連接，由同一字線電極連接起來的多個NAND串105形成一個存儲層；所述各漏極電極106連接NAND串105與位線201 ;多個不同的存儲層通過位于漏極電極106上部的位線201連接。字線電極是由字線電極層103和字線絕緣層102交替堆疊構(gòu)成的多層膜結(jié)構(gòu)。源/漏電極分別對應于由位于NAND串105下方的下電極共源平面101和位于漏極電極106上方的位線201，源/漏電極的位置可互換。
[0036]NAND串105是一種多層的芯殼型納米線結(jié)構(gòu)。如圖2所示，NAND串105的中心是半導體溝道1，由中心向外依次是溝道絕緣層2、電荷存儲層3和柵極絕緣層4。半導體溝道I可以通過一切合適的方法制備，例如電化學沉積法、化學氣相沉積等；半導體溝道I可以用任何合適的半導體材料制成，例如硅、鍺、鍺化硅，或者其它化合物半導體材料，譬如II1-V、I1-VI半導體，或者導體或者半導體氧化物等材料，這些半導體材料可以是非晶、多晶或者單晶。溝道絕緣層2采用氧化硅或者其他high-K(即高介電)材料。電荷存儲層3采用氮化硅或其他電荷在其中不能自由移動的材料。柵極絕緣層4采用氧化硅或者其他high-K材料。溝道絕緣層2、電荷存儲層3和柵極絕緣層4可以采用一切合適的方法在半導體溝道I表面沉積，例如PECVD等。
[0037]漏極電極106位于NAND串105上方，由惰性金屬沉積而成,例如鉭,鈦鶴合金,金等，并直接與NAND串105中的半導體溝道I接觸，避免半導體溝道I的末端被溝道絕緣層2、電荷存儲層3和柵極絕緣層4覆蓋。漏極電極106可以采用采用一切合適的方法在半導體溝道I上方沉積，例如剝離工藝。
[0038]襯底100可以是任何半導體襯底，例如單晶硅、IV-1V族化合物(例如鍺化硅或者硅鍺碳化合物)、II1-V族化合物、I1-VI族化合物或其他的半導體材料，或者是外延有上述半導體材料的非半導體襯底(如氧化硅、玻璃、塑料、金屬或者陶瓷襯底)。襯底100還可以包括在襯底上預先制備的集成電路層(例如存儲器件的驅(qū)動電路等)。
[0039]共源平面101可以采用一種或多種合適的導體或半導體材料，例如摻雜的多晶硅(如N型或P型多晶硅)、鎢、銅、鋁、鉭、鈦、鈷、氮化鈦或者它們的合金。例如，在一些實施例中，多晶硅因為容易制備而被采用。
[0040]字線電極由字線絕緣層102和字線電極層103交替沉積而成。字線電極層103的材料可以包括一種或多種任何合適的導體或半導體材料，譬如摻雜多晶硅(如N型或P型多晶硅)、鎢、銅、鋁、鉭、鈦、鈷、氮化鈦或者它們的合金。字線絕緣層102的材料可以包括任何電學絕緣材料，譬如氧化硅、氮化硅、氮氧化硅，或者其它high-k絕緣材料。
[0041]位線201位于漏極電極106的上方，與漏極電極106直接接觸，位線材料可以包括一種或多種任何合適的導體或半導體材料，譬如摻雜多晶硅(如N型或P型多晶硅)、鎢、銅、鋁、鉭、鈦、鈷、氮化鈦或者它們的合金。
[0042]如實施例1中的一體三維NAND Flash的制備方法，包括:
[0043](I)在半導體襯底100上沉積一層共源平面101 ；
[0044](2)在共源平面101上沉積一層鋁，如圖4所示；
[0045](3)用兩步陽極氧化法制備多孔氧化鋁模板，得到多孔結(jié)構(gòu)，孔的軸向垂直于共源平面101，如圖5所示，具體步驟如下:1)把整個襯底浸泡在丙酮中超聲清洗15分鐘去油；2)在lmol/L的NaOH溶液浸泡5分鐘去掉表面氧化層，之后用去離子水沖洗干凈；3)以整個襯底為陽極、石墨為陰極，在高氯酸與無水乙醇以體積比為1:4混合的混合溶液里進行電化學拋光3分鐘，電壓為20V，然后用去離子水沖洗干凈；4)以整個襯底為陽極、石墨為陰極，在濃度為0.3mol/L的草酸溶液里進行第一次陽極氧化10小時，電壓為40V，得到第一次氧化層；5)在質(zhì)量百分比為6%的磷酸和質(zhì)量百分比為1.5%的鉻酸的混合溶液中浸泡(12小時，20°C)，以去除第一次氧化層；6)以整個襯底為陽極、石墨為陰極，在0.3mol/L的草酸溶液里進行第二次陽極氧化4小時，電壓為40V，然后用去離子水沖洗干凈；
[0046](4)用一切合適的方法(例如階降電流法等，所謂階降電流法是指在第二次陽極氧化完成以后，將電流減半；電壓隨之下降，并發(fā)生波動，待電壓變化波動量小于0.1V時，再次將電流減半，重復上述操作，直到電壓和電流都接近O為止)除掉多孔結(jié)構(gòu)中孔底的阻擋層104(如圖6所示)，得到直接與共源平面101連通的通孔結(jié)構(gòu)，如圖6所示；
[0047](5)沉積納米線和漏極電極:進行電化學沉積，將溝道材料(例如硅)沉積到上述通孔(即，納米孔)中，通過控制例如沉積時間來控制沉積厚度，使沉積得到的納米線長度剛好到達多孔結(jié)構(gòu)的表面，然后在納米線上通過光刻濺射剝離沉積一層漏極電極106(即，在電子顯微鏡下對氧化鋁模板表面進行拍照，并對表面上孔的位置進行定位，制作相應的掩膜板；在氧化鋁模板表面涂上光刻膠后采用上述掩膜板利用電子束光刻機曝光，再用顯影液顯影得到相應掩膜；然后濺射相應的漏極電極材料，并用丙酮剝離多余掩膜，最終得到漏極電極)；
[0048](6)用氫氧化鈉溶液除掉多孔氧化鋁模板，得到一個個垂直于共源平面101的納米線(即半導體溝道I);
[0049](7)沉積殼型納米線:在納米線表面利用熱氧化等一切合適的方法形成溝道絕緣層2(如二氧化硅)；接下來在溝道絕緣層2上沉積一層電荷存儲層3 (如氮化硅)，然后再在電荷存儲層3上沉積一層柵極絕緣層4(如二氧化硅)，形成的芯殼型納米線即NAND串105 ；
[0050](8)在芯殼形納米線周圍交替沉積字線電極層103和字線絕緣層102，可以用任何合適的沉積方法,例如濺射、CVD、MBE等，如圖9所示；
[0051](9)在漏極電極106上方沉積一層位線201，可以用任何合適的沉積方法，例如濺射、CVD、MBE等，如圖10所示。
[0052]本領(lǐng)域的技術(shù)人員容易理解，以上所述僅為本發(fā)明的較佳實施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進等，均應包含在本發(fā)明的保護范圍之內(nèi)。
【權(quán)利要求】
1.一種制備芯殼型納米線三維NAND閃存器件的方法，其特征在于，包括以下步驟: (1)在半導體襯底上沉積一層共源平面；接著，在所述共源平面上通過濺射鍍膜沉積一層鋁；然后，通過陽極氧化法在所述鋁層上制備多孔氧化鋁模板；并使所述多孔氧化鋁模板內(nèi)的通孔直接與共源平面連通； (2)在所述多孔氧化鋁模板的通孔內(nèi)沉積納米線，然后在納米線上方通過濺射鍍膜沉積漏極電極； (3)除掉所述多孔氧化鋁模板；接著沉積芯殼型納米線；然后再沉積字線電極、位線； 在此過程中，步驟(2)中所述沉積的納米線為半導體溝道，步驟(3)中所述的沉積芯殼型納米線是在所述納米線表面依次形成溝道絕緣層、電荷存儲層和柵極絕緣層。
2.如權(quán)利要求1所述的芯殼型納米線三維NAND閃存器件的制備方法，其特征在于，所述字線電極由字線電極層和字線絕緣層交替堆疊構(gòu)成。
3.如權(quán)利要求1所述的芯殼型納米線三維NAND閃存器件的制備方法，其特征在于，所述步驟(I)通過陽極氧化法在鋁層制備多孔氧化鋁模板是在草酸溶液里、以所述襯底為陽極、以石墨為陰極分兩步進行的。
4.一種芯殼型納米線三維NAND閃存器件，其特征在于自下而上包括半導體襯底(100)、共源平面(101)、多個NAND串(105)、與所述多個NAND串(105)——對應的多個漏極電極(106)、位線(201);所述的各NAND串(105)均垂直地延伸至共源平面(101)，NAND串(105)之間通過堆疊的字線電極連接，所述的各NAND串(105)均為芯殼型納米線結(jié)構(gòu)；所述各漏極電極(106)連接所述NAND串(105)與所述位線(201)。
5.如權(quán)利要求4所述的閃存器件，其特征在于，所述的各NAND串(105)芯殼型納米線均至少包含4層材料。
6.如權(quán)利要求4所述的閃存器件，其特征在于，所述的各NAND串(105)芯殼型納米線的4層結(jié)構(gòu)分別由以下材料構(gòu)成:半導體溝道(I)采用Si材料，溝道絕緣層(2)采用S12材料，電荷存儲層(3)采用Si3N4材料，柵極絕緣層(4)采用S12材料。
7.如權(quán)利要求5所述的閃存器件，其特征在于，所述各NAND串(105)芯殼型納米線由中心向外均依次為半導體溝道(I)、溝道絕緣層(2)、電荷存儲層(3)和柵極絕緣層(4)，所述半導體溝道(I)為納米線結(jié)構(gòu)；所述溝道絕緣層(2)、電荷存儲層(3)和柵極絕緣層(4)均為納米管結(jié)構(gòu)，依次覆蓋在半導體溝道(I)納米線結(jié)構(gòu)外，形成芯殼形納米線結(jié)構(gòu)。
8.如權(quán)利要求4所述的閃存器件，其特征在于，所述NAND串(105)通過字線電極連接，形成至少一個存儲層；同一存儲層由同一字線電極連接。
9.如權(quán)利要求4一 7任意一項所述的閃存器件，其特征在于，所述字線電極由字線電極層(103)和字線絕緣層(102)交替堆疊構(gòu)成，所述字線電極層(103)和字線絕緣層(102)均與各所述NAND串(105)芯殼型納米線的軸向垂直、與所述半導體襯底(100)和共源平面(101)平行，所述字線電極層(103)將同一存儲平面的多個NAND串(105)的柵極絕緣層(4)連接起來，所述共源平面(101)直接與字線絕緣層(102)連接。
10.如權(quán)利要求4一 8任意一項所述的閃存器件，其特征在于，所述位線(201)為長方體結(jié)構(gòu)，與所述NAND串(105)芯殼型納米線的軸向垂直、與所述半導體襯底(100)和共源平面(101)平行，連接不同存儲層。
【文檔編號】H01L27/115GK104269406SQ201410471320
【公開日】2015年1月7日 申請日期:2014年9月16日 優(yōu)先權(quán)日:2014年9月16日
【發(fā)明者】繆向水, 邢鈞, 童浩 申請人:華中科技大學