超級結半導體器件制造方法
【專利摘要】本發(fā)明公開了一種超級結半導體器件制造方法，包括步驟：提供一帶N型硅外延層的硅片做襯底；形成硬掩膜層，進行光刻刻蝕形成第一光刻膠圖形，刻蝕形成深溝槽；在深溝槽內填充P型單晶硅；CMP去除硬掩膜層表面的P型多晶硅，形成由P柱和N型薄層組成交替排列的超級結結構；以剩余的硬掩膜層為掩模進行P型雜質注入并形成P型層，P型層自對準形成在各P柱的頂部并擴散后作為超級結半導體器件的P型體區(qū)。本發(fā)明能減少光罩層次，節(jié)省工藝成本；還能優(yōu)化超結器件的體二極管以及動態(tài)特性。
【專利說明】超級結半導體器件制造方法

【技術領域】
[0001] 本發(fā)明涉及一種半導體集成電路制造方法，特別是涉及一種超級結半導體器件制 造方法。

【背景技術】
[0002] 超級結M0SFET (金氧半場效晶體管）器件采用新的耐壓層結構-利用一系列的交 替排列的P型和N型半導體薄層來在截止狀態(tài)下在較低電壓下就將P型N型區(qū)耗盡，實現 電荷相互補償，從而使P型N型區(qū)在高摻雜濃度下能實現高的擊穿電壓，從而同時獲得低導 通電阻和高擊穿電壓，打破傳統(tǒng)功率M0SFET理論極限。
[0003] 如圖1所示，是現有超級結半導體器件的結構示意圖；圖1所示超級結構半導體器 件是一超級結M0SFET器件為例進行說明，以虛線AA'為界所述超級結半導體器件包括電流 流動區(qū)201和終端區(qū)202,所述電流流動區(qū)201為有源區(qū)且是由多個M0SFET器件單元結構 周期排列而成，終端區(qū)202不流動電流且終端區(qū)202圍繞在所述電流流動區(qū)201的周側并 用于對所述電流電流區(qū)201的器件進行保護。超級結結構形成于N型硅外延層101中，包 括交替排列的P柱即P型薄層102和N型薄層101a，P柱102由填充于深溝槽中的P型單 晶硅組成，N型薄層101a由P柱102之間的所述N型硅外延層101組成。
[0004] 在所述電流流動區(qū)201中，一個所述M0SFET器件單元結構中包括P阱104、源區(qū) 105、柵氧106、多晶硅柵107、N型緩沖層111和N+接觸層，所述P阱104通過光刻定義形成 于所述N型薄層101a中且和所述P柱102鄰接，所述源區(qū)105形成于所述P阱104中，所 述柵氧106和所述多晶硅柵107依次疊加在所述所述N型硅外延層101表面形成平面柵結 構，當然也能采用溝槽柵結構來替換。被所述多晶硅柵107所覆蓋的所述P阱104的表面 用于形成溝道以連接所述源區(qū)105和N型薄層101a，所述P阱104主要用于調節(jié)超級器件 的閾值電壓，即通過改變所述P阱104的摻雜濃度改變超級結器件的閾值電壓；所述N型緩 沖層111位于所述N型薄層101a的背面；源極109由正面金屬圖形組成且和所述源區(qū)105 以及所述P柱102接觸；漏極112由背面金屬組成，所述N+接觸層形成在所述N型緩沖層 111和漏極112的接觸位置處。
[0005] 在所述終端區(qū)202中，也包括多個交替排列的所述N型薄層101a和所述P柱102 組成的超級結結構；介質層108覆蓋在所述終端區(qū)202的N型硅外延層101表面，介質層 108在最內側的所述P柱102的上方形成有一臺階結構，且在該臺階結構處覆蓋有由正面金 屬圖形組成的金屬場板110,金屬場板110還向臺階結構的外側延伸并覆蓋幾個所述P柱 102。在靠外側的所述P柱102頂部連成形成有P型體區(qū)（body) 103,在臺階結構的下方包 括一個連接覆蓋兩個所述P柱102的P型體區(qū)103,所述P型體區(qū)103都需要采用光刻工 藝定義，所述P型體區(qū)103能夠提高器件在感性電路中應用時的電流處理能力。在所述終 端區(qū)202中還能該設置多個多晶硅場板107a，多晶硅硅場板107a能夠和所述多晶硅柵107 同時形成。在所述終端區(qū)202的最外側的所述P柱102的外側的N型硅外延層101中還形 成有溝道截止環(huán)l〇5a，所述溝道截止環(huán)105a的摻雜條件和所述源區(qū)105相同。
[0006] 如圖2A至圖2C所示，是現有超級結半導體器件制造方法中形成超級結的步驟中 的器件結構圖；現有超級結半導體器件制造方法中形成超級結的步驟包括：
[0007] 首先、如圖2A所示，采用光刻刻蝕工藝在所述N型硅外延層101中刻蝕形成深溝 槽；光刻刻蝕時能夠采用硬掩膜層113,這些需要先在所述N型硅外延層101表面形成硬掩 膜層113,接著光刻刻蝕是依次刻蝕所述硬掩膜層113和所述N型硅外延層101。
[0008] 其次、如圖2A所示，在形成了所述深溝槽之后，進行外延生長形成P型單晶硅填充 在所述深溝槽中并形成P柱102,外延生長的硅在所述深溝槽外部的所述硬掩膜層113表面 為P型多晶硅l〇2a。
[0009] 接著、如圖2B所示，采用化學機械研磨（CMP)工藝去除所述P型多晶硅102a。
[0010] 接著、如圖2C所示，去除所述硬掩膜層113。形成所述P型102和N型薄層101a 交替排列的超級結結構。
[0011] 如圖1所示，在現有超級結半導體器件制造方法中，在形成所述超級結結構之后， 需要采用光刻工藝定義出所述P型體區(qū)103的形成區(qū)域位置，采用光刻工藝不僅增加了光 刻層次，從而造成成本較高，而且，光刻工藝定義的P型體區(qū)103無法完全和所述P柱102 對準，即對準的精度有限。對于現有超級結平面柵結構的M0SFET器件，現有方法最少需要 采用10塊光罩即光刻掩膜版，分別為：
[0012] 1、形成JFET的掩膜版，在平面柵超級結器件中，平面柵從頂部覆蓋所述P阱104 和所述N型薄層101a，會形成一 JFET背柵效應，需要采用JFET掩膜版進行JFET定義調節(jié) JFET背柵效應；而在溝槽柵超級結器件中，溝槽柵從側面覆蓋P阱，不存在JFET背柵效應， 故溝槽柵超級結器件不需要進行JFET注入，也不需要采用JFET掩膜版。2、形成體區(qū)的掩 膜版；體區(qū)形成于超級結器件的終端區(qū)，由于終端區(qū)是環(huán)繞在有源區(qū)的周側，故P型體區(qū)也 稱P型環(huán)。3、形成超級結構的深溝槽的掩膜版，該深溝槽即為定義P柱的深溝槽。4、定義 有源區(qū)的掩膜版；該有源區(qū)也稱電流流動區(qū)201，即有源區(qū)的掩膜版用于定義所述電流流 動區(qū)201。5、定義P阱的掩膜版，所述P阱主要在有源區(qū)中用于定義器件的閾值電壓。6、定 義多晶硅柵的掩膜版。7、NP掩膜版；NP掩膜版用于定義源區(qū)的N+離子注入的區(qū)域。8、定 義接觸孔的掩膜版。9、定義正面金屬圖形的掩膜版；10、定義鈍化層圖形的掩膜版。


【發(fā)明內容】

[0013] 本發(fā)明所要解決的技術問題是提供一種超級結半導體器件制造方法，能減少光罩 層次，節(jié)省工藝成本；還能優(yōu)化超級結器件的體二極管以及動態(tài)特性。
[0014] 為解決上述技術問題，本發(fā)明提供的超級結半導體器件制造方法包括如下步驟：
[0015] 步驟一、提供一硅片做襯底，在所述硅片上形成有N型硅外延層。
[0016] 步驟二、在所述N型硅外延層表面形成硬掩膜層，采用光刻刻蝕形成第一光刻膠 圖形，由所述第一光刻膠圖形定義出深溝槽的圖案；以所述第一光刻膠圖形為掩膜依次對 所述硬掩膜層和所述N型硅外延層進行刻蝕形成所述深溝槽；去除所述第一光刻膠圖形。
[0017] 步驟三、采用選擇性外延工藝在所述深溝槽內填充P型單晶硅，外延工藝同時在 所述硬掩膜層表面形成P型多晶硅。
[0018] 步驟四、采用化學機械研磨工藝方法去除所述硬掩膜層表面的P型多晶硅及部分 所述硬掩膜層；由填充于所述深溝槽中的所述P型單晶硅形成P柱；由各所述P柱之間的所 述N型硅外延層組成N型薄層，所述P柱和所述N型薄層組成交替排列的超級結結構。 [0019] 步驟五、以剩余的所述硬掩膜層為掩模進行P型雜質注入并形成P型層，所述P型 層自對準形成在各所述P柱的頂部，之后去除所述硬掩模層；所述P型層在后續(xù)熱過程會擴 散并延伸到對應的所述P柱的兩側的所述N型薄層中，由擴散后的所述P型層作為超級結 半導體器件的終端區(qū)的P型體區(qū)。
[0020] 進一步的改進是，還包括如下正面工藝步驟：
[0021] 步驟六、形成場氧化層、柵氧、多晶硅柵、P型阱區(qū)、源區(qū)、層間膜、接觸孔、正面金屬 和鈍化層。
[0022] 進一步的改進是，所述超級結半導體器件的多晶硅柵為溝槽柵結構，形成所述柵 氧和所述多晶硅柵的步驟包括：
[0023] 步驟61a、采用光刻刻蝕工藝形成第二光刻膠圖形，所述第二光刻膠膠圖形定義出 柵溝槽的的圖案；以所述第二光刻膠圖形為掩膜所述N型硅外延層進行刻蝕形成所述柵溝 槽；去除所述第二光刻膠圖形。
[0024] 步驟62a、在所述柵溝槽的底部表面和側面形成氧化層，由所述柵溝槽的側面的氧 化層組成所述柵氧。
[0025] 步驟63a、在形成所述柵氧的所述柵溝槽中填充多晶硅形成所述多晶硅柵，所述多 晶硅柵從側面覆蓋所述P型阱區(qū)，被所述多晶硅柵側面覆蓋的所述P型阱區(qū)的表面用于形 成連接所述源區(qū)和所述N型硅外延層的溝道。
[0026] 進一步的改進是，所述超級結半導體器件的多晶硅柵為平面柵結構，形成所述柵 氧和所述多晶硅柵的步驟包括：
[0027] 步驟61b、在所述N型硅外延層表面依次形成第一氧化層和第二多晶硅層。
[0028] 步驟62b、采用光刻刻蝕工藝對依次對所述第二多晶硅層和所述第一氧化層進行 刻蝕形成所述柵氧和所述多晶硅柵并組成所述平面柵結構；所述多晶硅柵從頂部覆蓋所述 P型阱區(qū)，被所述多晶硅柵頂部覆蓋的所述P型阱區(qū)的表面用于形成連接所述源區(qū)和所述N 型硅外延層的溝道。
[0029] 進一步的改進是，在所述硅片上形成的所述N型硅外延層為20微米?70微米，電 阻率范圍為0. 5歐姆?厘米?5歐姆?厘米。
[0030] 進一步的改進是，所述深溝槽的深度為30微米?60微米。
[0031] 進一步的改進是，所述硬掩膜層為氧化物，氮化物，氧化物和氮化物的組合。
[0032] 進一步的改進是，步驟61a中所述柵溝槽的深度為1微米?6微米。
[0033] 進一步的改進是，步驟五中所述P型層的P型雜質注入的注入劑量為lel2CnT 2? lel5cnT2、注入能量為lOKev?60Kev、注入元素為二氟化硼或硼。
[0034] 本發(fā)明方法利用形成超級結結構過程中所采用的用于定義深溝槽的硬掩膜層為 掩模，在硬掩膜層頂部的多晶硅去除后、硬掩膜層去除前進行P型雜質注入形成P型層，并 最后通過P型層的擴散形成超級結半導體器件的P型體區(qū)，所以本發(fā)明的P型體區(qū)不需要 采用單獨的光罩就能形成，從而能節(jié)省工藝成本；另外，本發(fā)明的P型體區(qū)還能夠和P柱形 成良好的自對準，從而能夠降低工藝難度并進一步的降低工藝成本；本發(fā)明還能利用P型 體區(qū)的P型雜質注入能夠大范圍調整的優(yōu)勢，能進一步優(yōu)化超級結器件的體二極管以及動 態(tài)特性如超級結M0SFET器件體二極管和M0SFET的動態(tài)特性如電磁干擾（EMI)和單脈沖雪 崩擊穿能量（EAS)。

【專利附圖】

【附圖說明】
[0035] 下面結合附圖和【具體實施方式】對本發(fā)明作進一步詳細的說明：
[0036] 圖1是現有超級結半導體器件的結構示意圖；
[0037] 圖2A-圖2C是現有超級結半導體器件制造方法中形成超級結的步驟中的器件結 構圖；
[0038] 圖3是本發(fā)明實施例一方法流程圖；
[0039] 圖4A-圖4D是本發(fā)明實施例一方法中形成超級結的步驟中的器件結構圖；
[0040] 圖5是本發(fā)明實施例方法一形成的超級結半導體器件的結構示意圖。

【具體實施方式】
[0041] 如圖3所示，是本發(fā)明實施例一方法流程圖；如圖4A至圖4D所示，是本發(fā)明實施 例一方法中形成超級結的步驟中的器件結構圖；本發(fā)明提供的超級結半導體器件制造方法 包括如下步驟：
[0042] 步驟一、如圖4A所示，提供一硅片做襯底，在所述硅片上形成有N型硅外延層1。
[0043] 所述N型硅外延層1厚度由器件設計的耐壓值所決定，本發(fā)明實施例一中在所述 硅片上形成的所述N型硅外延層1為20微米?70微米，電阻率范圍為0. 5歐姆?厘米? 5歐姆?厘米。
[0044] 步驟二、如圖4A所示，在所述N型硅外延層1表面形成硬掩膜層13,利用第一層光 罩并采用光刻刻蝕形成第一光刻膠圖形，由所述第一光刻膠圖形定義出深溝槽的圖案；以 所述第一光刻膠圖形為掩膜依次對所述硬掩膜層13和所述N型硅外延層1進行刻蝕形成 所述深溝槽；去除所述第一光刻膠圖形。
[0045] 較佳為，所述深溝槽的深度為30微米?60微米。
[0046] 所述硬掩膜層13為氧化物，氮化物，氧化物和氮化物的組合。
[0047] 步驟三、如圖4A所示，采用選擇性外延工藝在所述深溝槽內填充P型單晶娃2,外 延工藝同時在所述硬掩膜層13表面形成P型多晶硅2a。
[0048] 步驟四、如圖4B所示，采用化學機械研磨工藝方法去除所述硬掩膜層13表面的P 型多晶硅2A及部分所述硬掩膜層13 ;由填充于所述深溝槽中的所述P型單晶硅2形成P柱 2 ;由各所述P柱2之間的所述N型硅外延層1組成N型薄層la，所述P柱2和所述N型薄 層la組成交替排列的超級結結構。
[0049] 步驟五、如圖4C所示，以剩余的所述硬掩膜層13為掩模進行P型雜質注入并形成 P型層3a，所述P型層3a自對準形成在各所述P柱2的頂部，之后去除所述硬掩模層；所述 P型層3a在后續(xù)熱過程會擴散并延伸到對應的所述P柱2的兩側的所述N型薄層1A中，由 擴散后的所述P型層3a作為超級結半導體器件的P型體區(qū)3。
[0050] 較佳為，所述P型層3a的P型雜質注入的注入劑量為lel2cnT2?lel5cnT 2、注入 能量為l〇Kev?60Kev、注入元素為二氟化硼或硼。
[0051] 本發(fā)明實施例一方法所制造的所述超級結半導體器件為超級結溝槽柵M0SFET器 件；如圖5所示，還包括如下正面工藝步驟：
[0052] 步驟六、形成場氧化層8、柵氧6、多晶硅柵7、P型阱區(qū)4、源區(qū)5、層間膜8a、接觸 孔9a、正面金屬和鈍化層。
[0053] 其中形成所述場氧化層8的步驟包括：利用熱氧化工藝生長一層厚度為10A? 20KA的二氧化硅薄膜；利用第二層光罩定義出有源區(qū)即電流流動區(qū)301，電流流動區(qū)301 為圖5的虛線BB'的左側區(qū)域，電流流動區(qū)301中形成有器件的單元結構；虛線BB'右側區(qū) 域為終端區(qū)302,所述終端區(qū)302圍繞在所述電流流動區(qū)301的周側并用于對所述電流流 動區(qū)301進行保護。之后，采用干法或濕法刻蝕工藝將位于所述電流流動區(qū)301區(qū)域中的 二氧化硅薄膜去除并形成僅覆蓋所述終端區(qū)302的所述場氧化層8。所述場氧化層8的最 內側處形成有一臺階，該臺階和電流流動區(qū)301最外側的所述多晶硅柵7之間可以間隔有 2至3個所述P柱2。
[0054] 其中由所述柵氧6和所述多晶硅柵7組成的柵極結構為溝槽柵結構，形成所述柵 氧6和所述多晶硅柵7的步驟包括：
[0055] 步驟61a、利用第三層光罩，采用光刻刻蝕工藝形成第二光刻膠圖形，所述第二光 刻膠膠圖形定義出柵溝槽的的圖案；以所述第二光刻膠圖形為掩膜所述N型硅外延層1進 行刻蝕形成所述柵溝槽；去除所述第二光刻膠圖形。
[0056] 所述柵溝槽為兩個所述P柱2之間。較佳為，所述柵溝槽的深度為1微米?6微 米。
[0057] 步驟62a、在所述柵溝槽的底部表面和側面形成氧化層，由所述柵溝槽的側面的氧 化層組成所述柵氧6。較佳為，所述柵氧6的厚度為500A?1500A,。
[0058] 步驟63a、在形成所述柵氧6的所述柵溝槽中填充多晶硅形成所述多晶硅柵7,所 述多晶硅柵7從側面覆蓋所述P型阱區(qū)4,被所述多晶硅柵7側面覆蓋的所述P型阱區(qū)4的 表面用于形成連接所述源區(qū)5和所述N型硅外延層1的溝道。
[0059] 之后，形成所述P型阱區(qū)4、所述源區(qū)5、所述層間膜、所述接觸孔、所述正面金屬和 所述鈍化層的工藝如下：
[0060] 進行所述P型阱區(qū)4注入和推結，所述P型阱區(qū)4推結結深根據柵溝槽深度調整， 所述P型阱區(qū)4注入劑量根據閾值電壓要求調整。所述P型阱區(qū)4采用全面注入形成，不 需要采用掩膜版。所述P型阱區(qū)4形成后，所述多晶硅柵7會從側面覆蓋所述P型阱區(qū)4 的表面并用于使該表面形成連接所述源區(qū)5和底部的所述N型薄層1A的溝道。而在所述 場氧化層8的臺階和電流流動區(qū)301最外側的所述多晶硅柵7之間，所述P型阱區(qū)4和所 述P型體區(qū)3疊加連接形成一個覆蓋了 2至3個所述P柱2的所述P型體區(qū)3b。
[0061] 進行離子注入形成所述源區(qū)5;所述源區(qū)5位于所述P型阱區(qū)4中。同時在所述 終端區(qū)302的最外側的所述P柱2的N型硅外延層1的表面形成溝道截止環(huán)5a。所述所述 源區(qū)5采用全面注入形成，不需要采用掩膜版。
[0062] 隔離氧化層8a (ILD)也即層間膜8a淀積，隔離氧化層8a采用一層或多層氧化膜， 該氧化膜可以為不摻雜二氧化硅（Si02)、磷硅玻璃（PSG)、硼硅玻璃（BSG)或硼磷硅玻璃 (BPSG)，ILD 總厚度 5KA?11KA,。
[0063] 采用第四層光罩定義接觸孔（Contact)區(qū)（圖5未示出），進行接觸孔9a干法刻 蝕或干法和濕法結合刻蝕，所述接觸孔9a穿過所述層間膜8a和底部的硅接觸。
[0064] 直接蒸發(fā)淀積鋁或先淀積鎢在淀積鋁來填充所述接觸孔9a，CMP形成鎢塞。之后 再淀積鋁形成正面金屬。
[0065] 采用第五層光罩定義正面金屬的刻蝕區(qū)，形成源極（S〇UrCe)9和柵極（Gate)及終 端場板區(qū)10。其中源極9和所述源區(qū)5以及所述P型阱區(qū)4接觸。所述柵極和所述多晶硅 柵7接觸。所述終端場板區(qū)10為金屬場板，在所述場氧化層8的臺階位置處覆蓋有一個所 述終端場板區(qū)10,本發(fā)明實施例中該終端場板區(qū)10通過接觸孔9a和底部的所述P型體區(qū) 3b接觸。在其它位置處也可以設置所述終端場板區(qū)10。
[0066] 另外，在所述終端區(qū)302中也能形成多晶硅場板。
[0067] 之后，采用第六層光罩定鈍化層區(qū)域（此步驟可以省略）。
[0068] 本發(fā)明實施例一方法還包括如下背面工藝步驟：
[0069] 步驟七、對所述硅片進行背面減薄直到減薄后的所述N型硅外延層1的厚度達到 工藝要求，如減薄后的所述N型硅外延層1為20微米?70微米
[0070] 步驟八、進行背面離子注入形成N型緩沖層11。
[0071] 步驟九、進行背面離子注入形成N+接觸層。
[0072] 步驟十、對所述N型緩沖層11和所述N+接觸層進行退火激活。
[0073] 步驟十一、形成背面金屬12。所述背面金屬12作為器件的漏極。
[0074] 由上可知，本發(fā)明實施例一方法中總共僅需六層光罩，和現有技術的十層即十塊 光罩相比，本發(fā)明實施例一方法省略了現有方法中如下四層光罩：形成JFET的掩膜版，形 成體區(qū)的掩膜版，定義P阱的掩膜版，NP掩膜版。其中，由于本發(fā)明實施例一方法所制造的 所述超級結半導體器件為超級結溝槽柵M0SFET器件，溝槽柵M0SFET器件不需要進行JFET 的注入，故能省略JFET掩膜版；而本發(fā)明實施例一方法中，采用溝槽柵時P阱和源區(qū)的N+ 注入都能采用全面注入工藝形成，故能夠省略P阱和NP掩膜版；在加上體區(qū)是采用定義深 溝槽的所述硬掩膜層13定義，不需要采用額外的體區(qū)掩膜版，故能省略體區(qū)的掩膜版。所 以本發(fā)明實施例一方法總共采用六塊掩膜版就能形成，能夠節(jié)省工藝成本。
[0075] 本發(fā)明實施例二方法和本發(fā)明實施例一方法的區(qū)別之處為，所述超級結半導體器 件的多晶硅柵7為平面柵結構，形成所述柵氧6和所述多晶硅柵7的步驟包括：
[0076] 步驟61b、在所述N型硅外延層1表面依次形成第一氧化層和第二多晶硅層。
[0077] 步驟62b、采用光刻刻蝕工藝對依次對所述第二多晶硅層和所述第一氧化層進行 刻蝕形成所述柵氧6和所述多晶硅柵7并組成所述平面柵結構；所述多晶硅柵7從頂部覆 蓋所述P型阱區(qū)4,被所述多晶硅柵7頂部覆蓋的所述P型阱區(qū)4的表面用于形成連接所述 源區(qū)5和所述N型硅外延層1的溝道。
[0078] 以上通過具體實施例對本發(fā)明進行了詳細的說明，但這些并非構成對本發(fā)明的限 制。在不脫離本發(fā)明原理的情況下，本領域的技術人員還可做出許多變形和改進，這些也應 視為本發(fā)明的保護范圍。
【權利要求】
1. 一種超級結半導體器件制造方法，其特征在于，包括如下步驟： 步驟一、提供一硅片做襯底，在所述硅片上形成有N型硅外延層； 步驟二、在所述N型硅外延層表面形成硬掩膜層，采用光刻刻蝕形成第一光刻膠圖形， 由所述第一光刻膠圖形定義出深溝槽的圖案；以所述第一光刻膠圖形為掩膜依次對所述硬 掩膜層和所述N型硅外延層進行刻蝕形成所述深溝槽；去除所述第一光刻膠圖形； 步驟三、采用選擇性外延工藝在所述深溝槽內填充P型單晶硅，外延工藝同時在所述 硬掩膜層表面形成P型多晶硅； 步驟四、采用化學機械研磨工藝方法去除所述硬掩膜層表面的P型多晶硅及部分所述 硬掩膜層；由填充于所述深溝槽中的所述P型單晶硅形成P柱；由各所述P柱之間的所述N 型硅外延層組成N型薄層，所述P柱和所述N型薄層組成交替排列的超級結結構； 步驟五、以剩余的所述硬掩膜層為掩模進行P型雜質注入并形成P型層，所述P型層自 對準形成在各所述P柱的頂部，之后去除所述硬掩模層；所述P型層在后續(xù)熱過程會擴散并 延伸到對應的所述P柱的兩側的所述N型薄層中，由擴散后的所述P型層作為超級結半導 體器件的終端區(qū)的P型體區(qū)。
2. 如權利要求1所述的超級結半導體器件制造方法，其特征在于，還包括如下正面工 藝步驟： 步驟六、形成場氧化層、柵氧、多晶硅柵、P型阱區(qū)、源區(qū)、層間膜、接觸孔、正面金屬和鈍 化層。
3. 如權利要求2所述的超級結半導體器件制造方法，其特征在于，所述超級結半導體 器件的多晶硅柵為溝槽柵結構，形成所述柵氧和所述多晶硅柵的步驟包括： 步驟61a、采用光刻刻蝕工藝形成第二光刻膠圖形，所述第二光刻膠膠圖形定義出柵溝 槽的的圖案；以所述第二光刻膠圖形為掩膜所述N型硅外延層進行刻蝕形成所述柵溝槽； 去除所述第二光刻膠圖形； 步驟62a、在所述柵溝槽的底部表面和側面形成氧化層，由所述柵溝槽的側面的氧化層 組成所述柵氧； 步驟63a、在形成所述柵氧的所述柵溝槽中填充多晶硅形成所述多晶硅柵，所述多晶硅 柵從側面覆蓋所述P型阱區(qū)，被所述多晶硅柵側面覆蓋的所述P型阱區(qū)的表面用于形成連 接所述源區(qū)和所述N型硅外延層的溝道。
4. 如權利要求2所述的超級結半導體器件制造方法，其特征在于，所述超級結半導體 器件的多晶硅柵為平面柵結構，形成所述柵氧和所述多晶硅柵的步驟包括： 步驟61b、在所述N型硅外延層表面依次形成第一氧化層和第二多晶硅層； 步驟62b、采用光刻刻蝕工藝對依次對所述第二多晶硅層和所述第一氧化層進行刻蝕 形成所述柵氧和所述多晶硅柵并組成所述平面柵結構；所述多晶硅柵從頂部覆蓋所述P型 阱區(qū)，被所述多晶硅柵頂部覆蓋的所述P型阱區(qū)的表面用于形成連接所述源區(qū)和所述N型 娃外延層的溝道。
5. 如權利要求1所述的超級結半導體器件制造方法，其特征在于：在所述硅片上形成 的所述N型硅外延層為20微米?70微米，電阻率范圍為0. 5歐姆?厘米?5歐姆?厘米。
6. 如權利要求1所述的超級結半導體器件制造方法，其特征在于：所述深溝槽的深度 為30微米?60微米。
7. 如權利要求1所述的超級結半導體器件制造方法，其特征在于：所述硬掩膜層為氧 化物，氮化物，氧化物和氮化物的組合。
8. 如權利要求4所述的超級結半導體器件制造方法，其特征在于：步驟61a中所述柵 溝槽的深度為1微米?6微米。
9. 如權利要求1所述的超級結半導體器件制造方法，其特征在于：步驟五中所述P型 層的P型雜質注入的注入劑量為lel2cm_2?lel5cm_2、注入能量為lOKev?60Kev、注入元 素為二氟化硼或硼。
【文檔編號】H01L21/336GK104517855SQ201410459207
【公開日】2015年4月15日 申請日期:2014年9月11日 優(yōu)先權日:2014年9月11日
【發(fā)明者】李東升 申請人:上海華虹宏力半導體制造有限公司