半導體裝置、制造多個芯片組件和制造半導體裝置的方法
【專利摘要】本發(fā)明涉及半導體裝置、制造多個芯片組件和制造半導體裝置的方法。公開了具有上接觸板、下接觸板和多個芯片組件的半導體裝置。每個芯片組件具有：有半導體本體的半導體芯片，該半導體本體具有上側和與上側相對的下側；上側上的上主電極；下側上的下主電極；導電的上和下補償小板，分別被布置在上和下主電極的背離半導體本體的側上并且借助上和下連接層與上和下主電極以材料決定的方式并且導電連接；以及介電填料，在側面環(huán)繞地環(huán)狀地包圍半導體芯片，使得上和下補償小板的背離半導體本體的側分別不完全被填料覆蓋。每個芯片組件被布置在上和下接觸板之間，使得在該芯片組件中上和下補償小板的背離半導體本體的側分別電并且機械接觸上和下接觸板。
【專利說明】半導體裝置、制造多個芯片組件和制造半導體裝置的方法

【技術領域】
[0001]隨后的說明涉及一種半導體裝置、一種用于制造多個芯片組件的方法以及一種用于制造半導體裝置的方法。

【背景技術】
[0002]具有目前處于市場上的壓接式封裝單元的裝置擁有復雜的構造，以便將包含在這些壓接式封裝單元中的半導體芯片與這些單元的連接接觸部、例如發(fā)射極和集電極、源極和漏極或陽極和陰極電連接。


【發(fā)明內容】

[0003]因此存在對這樣的裝置的改進的設計以及改進的制造方法的需求。本發(fā)明為此提供根據(jù)專利權利要求1的半導體裝置、根據(jù)專利權利要求15的用于制造多個芯片組件的方法以及根據(jù)專利權利要求17的用于制造半導體裝置的方法。本發(fā)明的擴展方案和改進方案是從屬權利要求的主題。
[0004]半導體裝置包括上接觸板和下接觸板以及多個芯片組件。這些芯片組件中的每個具有有半導體本體的半導體芯片，該半導體本體擁有上側和與該上側相對的下側；以及被布置在該上側上的上主電極和被布置在該下側上的下主電極。
[0005]在上主電極的背離半導體本體的側上分別布置有導電的上補償小板并且借助上連接層與該上主電極以材料決定的方式并且導電地連接。相應地，在下主電極的背離半導體本體的側上分別布置有導電的下補償小板并且借助下連接層與該下主電極以材料決定的方式并且導電地連接。通過材料決定的連接來阻止，干擾的異物或其它物質到達主電極和與該主電極以材料決定的方式連接的補償小板之間并且主電極和半導體本體由此被損傷。
[0006]在該意義上以下的電極被理解為主電極，在所述電極之間半導體本體在運行半導體芯片期間被負載電流流經。半導體芯片例如可以包含二極管、或1(^81、一般地叩而1、雙極型晶體管、晶閘管或任意的其它的可控的功率半導體器件。上和下主電極一般可以是任意的被集成到相應的半導體芯片中的功率半導體器件的陽極和陰極、陰極和陽極、漏極和源極、源極和漏極、發(fā)射極和集電極或集電極和發(fā)射極。只要該功率半導體器件是可控的功率半導體器件、即具有控制端子、諸如柵極端子(例如皿1(^81、1(^21、晶閘管)或基極端子(例如除1681之外的雙極型晶體管)的功率半導體器件。
[0007]此外，芯片組件中的每一個具有介電的填料，該填料在側面環(huán)繞地環(huán)狀地包圍半導體芯片，使得上補償小板的背離半導體本體的側和下補償小板的背離半導體本體的側分別不被或至少不完全被該填料覆蓋。這些側因此相對于填料裸露并且可以因此被電壓力接觸。芯片組件中的每一個被布置在上接觸板和下接觸板之間，使得在該芯片組件中上補償小板的背離半導體本體的側電并且機械接觸上接觸板，并且下補償小板的背離半導體本體的側電并且機械接觸下接觸板。
[0008]在用于制造多個這樣的芯片組件的方法中，載體、介電的填料以及多個半導體芯片裝置被提供。半導體芯片裝置中的每一個具有有半導體本體的半導體芯片。該半導體本體分別擁有上側和與該上側相對的下側、被布置在該上側上的上主電極、被布置在該下側上的下主電極、導電的上補償小板以及導電的下補償小板。導電的上補償小板被布置在上主電極的背離半導體本體的側上并且借助上連接層與該上主電極以材料決定的方式并且導電地連接。相應地，導電的下補償小板被布置在下主電極的背離半導體本體的側上并且借助下連接層與該下主電極以材料決定的方式并且導電地連接。
[0009]所提供的半導體芯片裝置并排地被布置在載體上并且在該狀態(tài)下被嵌入到填料中。填料然后被硬化，使得半導體芯片裝置與填料共同構成固定的復合體。該復合體是人工晶片該晶片現(xiàn)在可以以任意的方式、例如在晶片研磨設備中被繼續(xù)加工。在繼續(xù)加工之前，該復合體可以從載體上被移除。但是，復合體的繼續(xù)加工也可以完全或部分地進行，只要該復合體還被施加在載體上。
[0010]從復合體上去除上覆蓋層并且可選地也去除下覆蓋層，使得復合體中剩余復合體殘留。在去除上覆蓋層時，被硬化的填料部分地從復合體上被去除。此外，在半導體芯片裝置中的每一個中有關的半導體芯片裝置的導電的上補償小板部分地從復合體上被去除。
[0011]只要下覆蓋層也從復合體上被去除，在此情況下被硬化的填料的部分就同樣從復合體上被去除。此外，在半導體芯片裝置中的每一個中有關的半導體芯片裝置的導電的下補償小板部分地從復合體上被去除。
[0012]在去除上覆蓋層并且必要時也去除可選的下覆蓋層之后殘留的剩余復合體于是還包含半導體芯片裝置中的每一個的半導體芯片、上連接層和下連接層。此外，在剩余復合體中在半導體芯片裝置中的每一個中，上補償小板的在去除上覆蓋層之后殘留的剩余部分不被或至少不完全被填料覆蓋。由此上補償小板的殘留的剩余部分的背離半導體芯片的側相對于填料裸露并且由此可以被電壓力接觸。倘使下覆蓋層也被去除了，那么此外在剩余復合體中在半導體芯片裝置中的每一個中，下補償小板的在去除下覆蓋層之后殘留的剩余部分不被或至少不完全被填料覆蓋。由此下補償小板的殘留的剩余部分的背離半導體芯片的側相對于填料裸露并且由此可以被電壓力接觸。
[0013]以該方式構成的剩余復合體可以隨后被分離成多個芯片組件，這些芯片組件中的每一個包含半導體芯片裝置之一以及填料的剩余部分，該填料的剩余部分在側面環(huán)繞地環(huán)狀地包圍有關的芯片組件的半導體芯片，使得填料中的該芯片組件的上補償小板的(在去除上覆蓋層之后殘留的部分的)背離半導體本體的側裸露并且可以被電壓力接觸，并且填料中的該芯片組件的下補償小板(或，倘使下覆蓋層從復合體上被去除了，那么下補償小板的在去除下覆蓋層之后殘留的部分)的背離半導體本體的側裸露并且可以被電壓力接觸。
[0014]利用以該方式制造的芯片組件現(xiàn)在可以制造已經被說明的半導體裝置。在此情況下，該半導體裝置的全部的芯片組件可以由相同的或者也可以由兩個或更多不同的人工晶片產生。在用于制造半導體裝置的方法中，相應地提供多個這樣的芯片組件。同樣提供上接觸板和下接觸板。
[0015]從所提供的芯片組件的集合中現(xiàn)在使用用于制造半導體裝置的選擇。該選擇在此情況下可以包括所提供的芯片組件中的全部的芯片組件或只包括所提供的芯片組件的部分。所提供的芯片組件的僅僅一部分在要制造的半導體裝置中的使用開辟以下的可能性，即關于一致或相似的特性組織該選擇的芯片組件。例如該選擇可以包括具有相同或相似厚度的芯片組件、和/或具有相同或相似接通電阻的芯片組件、和/或具有相同或相似耐壓強度的芯片組件、和/或具有相同或相似開關速度的芯片組件、和/或僅僅有效的芯片組件。對于該選擇的組織，可以只考慮所提到的標準中的單個標準，或者也可以考慮具有所提到的標準中的兩個、更多或所有標準的任意的組合。
[0016]倘使標準在于選擇具有相同或相似參數(shù)的芯片組件，那么合適的芯片組件的選擇可以通過以下方式進行，即要選擇的芯片組件的有關參數(shù)必須位于確定的、預先給定的值范圍內。然而，同樣可能的是，從如上面所說明的、所提供的用于制造半導體裝置的芯片組件的較大的集合中選擇為此所需數(shù)量的~個芯片組件，這些芯片組件關于確定的標準具有最小的偏差。該最小的偏差例如可以借助確定的參數(shù)的標準偏差或方差來確定。作為標準或參數(shù)例如又可以考慮芯片組件的厚度、其接通電阻、其耐壓強度、其開關速度、或其功能能力。
[0017]厚度的小的偏差能夠實現(xiàn)半導體裝置的兩個接觸板的平面平行的接觸面之間的多個并排的芯片組件的特別可靠的電接觸。接通電阻的小的偏差導致在半導體裝置之內的特別均勻的放熱。耐壓強度的小的偏差能夠實現(xiàn)，芯片組件中沒有一個必須大大地在其允許的負荷范圍之下運行。并且最后，(在芯片組件并聯(lián)的情況下)利用開關速度的小的偏差實現(xiàn)，全部的芯片組件基本上同時接通。由此避免，可由整個半導體裝置通斷的在理想情況下應該均勻地分布到半導體裝置的全部的芯片組件上的電流由于延遲的接通而較長時間只分布到芯片組件的部分上并且這些芯片組件過載。
[0018]與根據(jù)哪個標準或哪些標準進行了芯片組件的選擇無關，包括所提供的芯片組件中的至少~ ^ 2個芯片組件的選擇被布置在上接觸板和下接觸板之間，更確切地說，使得在芯片組件中的每一個中上補償小板的背離半導體本體的側電并且機械接觸上接觸板，并且下補償小板的背離半導體本體的側電并且機械接觸下接觸板。
[0019]為了能夠實現(xiàn)這樣的半導體裝置的電氣運行，該半導體裝置可以在導電的上壓力接觸件和導電的下壓力接觸件之間被夾緊，使得在該上壓力接觸件和該上接觸板之間存在壓力接觸，而無需該上壓力接觸件和該上接觸板以材料決定的方式連接，并且在該下壓力接觸件和該下接觸板之間存在壓力接觸，而無需該下壓力接觸件和該下接觸板以材料決定的方式連接。

【專利附圖】

【附圖說明】
[0020]隨后借助實施例參考附圖解釋本發(fā)明。在這些圖中相同的附圖標記表示相同的或起相同作用的部分。其中:
圖1示出具有用于制造半導體芯片裝置的其它部分的半導體芯片，
圖2示出由根據(jù)圖1的半導體芯片和其它部分所制造的半導體芯片裝置，
圖3示出載體的俯視圖，在該載體上并排地布置有多個根據(jù)圖2所構造的半導體裝置， 圖4示出根據(jù)圖3的裝置的縱斷面，
圖5示出在將填料施加到處于載體上的半導體裝置上之后在利用印模將填料壓緊到載體上之前的根據(jù)圖4的裝置，
圖6示出在將填料壓緊到載體上期間的根據(jù)圖5的裝置， 圖7示出在將印模提升之后的根據(jù)圖6的裝置，
圖8示出在將由硬化的填料和半導體裝置構成的復合體從載體上移除之后的復合體， 圖9示出根據(jù)圖8的具有半導體裝置之一的復合體的放大的區(qū)段，
圖10示出在將上和下覆蓋層從在圖8中示出的復合體上去除之后殘留的剩余復合體， 圖11示出根據(jù)圖10的剩余復合體的放大的區(qū)段，
圖12示出具有半導體裝置之一的剩余復合體的區(qū)段的俯視圖，
圖13示出整個剩余復合體的俯視圖，
圖14示出具有切割線的根據(jù)圖13的剩余復合體，該剩余復合體沿著這些切割線被分離成各個芯片組件，
圖15示出被分離的芯片組件之一的縱斷面，
圖16示出包括多個被分離的芯片組件的半導體裝置的分解圖，
圖17示出在圖16中被示出的下接觸板的朝向芯片組件的側看到的下接觸板的透視圖，
圖18示出組合的根據(jù)圖16的半導體裝置的透視圖，
圖19示出在圖16中被示出的分解圖的截面圖，
圖20示出在圖18中被示出的、組合的半導體裝置的截面圖，
圖21示出根據(jù)圖20的剩余復合體的放大的區(qū)段，
圖22示出具有切割線的根據(jù)圖13的剩余復合體，該剩余復合體沿著這些切割線被分離成各個芯片組件，其中這些芯片組件中的每一個包括半導體裝置中的至少兩個，
圖23示出根據(jù)圖22的被分離的芯片組件之一的縱斷面，
圖24示出在單獨的芯片組件上的測試，以及
圖25示出被夾緊在上壓力接觸件和下壓力接觸件之間的并且因此被壓力接觸的半導體裝置。

【具體實施方式】
[0021]圖1示出半導體芯片1，以及用于制造如在圖2中所示出的半導體芯片裝置2的其它部分。半導體芯片1包括由半導體基本材料構成的半導體本體10，為了實現(xiàn)被集成到半導體本體10中的功率半導體器件，在該半導體本體中包含有特別是？型導電的和II型導電的半導體區(qū)域。此外，半導體芯片1還可以具有任意多個介電層、以及導電層、諸如金屬化、由摻雜的多晶半導體材料、諸如多晶硅構成的層、硅化物層，但是也可以具有任意的介電層、諸如氮化物層(例如氮化硅)或氧化物層(例如氧化硅),或鈍化層、諸如酰亞胺層。該半導體基本材料可以是任何已知的用于制造半導體器件通常的半導體基本材料，例如任意的元素半導體(例如硅、鍺?、任意的化合物半導體(例如II 一見半導體、如硒化鋅或硫化鎘，111一乂半導體、如磷化鎵、砷化鎵、磷化銦、銻化銦，或⑶一⑶半導體、如碳化硅或鍺化硅
[0022]半導體本體10具有上側(在圖1中上面)，以及與該上側相對的下側(在圖1中下面該上側在垂直方向V上與該下側相間隔，其中該垂直方向V垂直于該下側延伸。在該上側上布置有上主電極11，在該下側上布置有下主電極12?？蛇x的控制電極13同樣處于該上側上。此外，可選的上介電鈍化層15可以被施加到該上側上。在該介電鈍化層的情況下，鈍化層16被施加。這些鈍化層15例如可以是聚酰亞胺。
[0023]上主電極11、下主電極12和(倘使存在)可選的控制電極13例如可以是薄的金屬化層。這樣的金屬化層例如可以已經在制造具有其它的、相同的半導體芯片1的晶片復合體中的半導體芯片1期間、即還在將晶片分離成相互獨立的半導體芯片1之前被施加到半導體本體10上。
[0024]如在圖2中所示，導電的上補償小板21處于上主電極11的背離半導體本體10的側上，該上補償小板借助上連接層31以材料決定的方式與該上主電極11連接。相應地，導電的下補償小板22處于下主電極12的背離半導體本體10的側上，該下補償小板借助下連接層32以材料決定的方式與該下主電極12連接。倘使存在可選的控制電極13，那么還有導電的接觸件23，該接觸件借助上連接層31以材料決定的方式與該控制電極13連接。只要設置有這樣的接觸件23，位于旁邊的上補償小板21就可以具有凹槽211 (圖1),該接觸件23之后被放置在該凹槽中。
[0025]補償小板21和22和(倘使存在)接觸件23 (在被安裝在上主電極11、下主電極12或控制電極13上之前)在垂直方向上具有相對大的厚度(121, ? (122；或(123,，例如至少0.5111111、至少1111111或至少1.5111111。由于大的厚度，芯片金屬化11、12和必要時13的損傷應該在補償小板21和22和必要時接觸件23如之后還要解釋的那樣被打磨時被避免。
[0026]補償小板21、22的主要功能在于，消除壓力接觸的機械應力，該機械應力由于如之后還要被解釋的(例如由銅構成的)(壓力)接觸板41和42、和半導體芯片1的半導體材料的不同的膨脹系數(shù)而出現(xiàn)。沒有這些補償小板21、22的話，在最好的情況下芯片的電特性將改變。在最壞的情況下半導體芯片1將折斷。
[0027]可選地，上補償小板21和/或下補償小板22可以具有線性熱膨脹系數(shù)，該線性熱膨脹系數(shù)顯著地小于上主電極11和下主電極12的線性熱膨脹系數(shù)，以便實現(xiàn)該線性熱膨脹系數(shù)適配于半導體本體10的小的線性熱膨脹系數(shù)。例如上補償小板21和/或下補償小板22可以相互獨立地在201的溫度情況下具有小于11卯111/?或甚至小于7卯!11/?的線性熱膨脹系數(shù)。上補償小板21和/或下補償小板22在此例如可以由以下的材料之一組成或具有以下的構造之一:鑰；金屬基質復合材料〔110、例如八131(:(鋁硅碳?；具有兩個或更多金屬層、例如具有鑰層和銅層的多層材料(因此例如可以實現(xiàn)大約9.5卯!11/?的線性熱膨脹系數(shù)
[0028]上連接層31例如可以被構造為任意的焊料層，特別是也可以被構造為擴散焊料層、包含被燒結的金屬粉末(例如銀粉末或銀片)的燒結層、或導電的粘接層。與此獨立地，下連接層32也可以被構造為任意的焊料層，特別是也可以被構造為擴散焊料層、包含被燒結的金屬粉末(例如銀粉末或銀片)的燒結層、或導電的粘接層。上連接層31和下連接層32可以特別是由相同的材料組成，但是也可以使用針對兩個層所提到的材料的任意的組合。
[0029]在圖1中，被用于制造上連接層31或下連接層32的材料利用31,或利用32丨來表示。應該以此來表達的是，初始的連接劑31和32,在制造連接之后可以以改變的形式存在。
[0030]在被構造為焊料的連接劑31丨(例如包含錫的焊料)的情況下，得到的連接層31或32可以包含以下的材料(例如銅),該材料在連接過程期間從上主電極11或下主電極12擴散到焊料中并且因此是完成的連接層31或32的組成部分。為了制造連接，焊料31 例如可以以焊料膏的形式(例如通過絲網或刮板印刷)被涂敷到主電極11、12和/或補償小板上。同樣，焊料31 ,32^但是也可以以預制的焊料小板(“預先形成的焊料”)的形式被插入在上補償小板21和上主電極11之間或在下補償小板22和下主電極12之間。在任何情況下，該焊料膏或該焊料小板/這些焊料小板為了制造所解釋的連接而被熔化并且隨后被冷卻，使得在上補償小板21和上主電極11之間或在下補償小板22和下主電極12之間分別形成材料決定的連接。
[0031]在被構造為燒結層的連接層31或32的情況下，該連接層所基于的連接劑31 '或32^可以被構造為膏，該膏包含金屬粉末(例如銀粉末或銀片)以及溶劑。為了制造連接，該膏例如可以(例如通過絲網或刮板印刷)被涂敷到主電極11、12和/或補償小板21、22上。由膏構成的膏層然后被布置在上主電極11和上補償小板21之間并且接觸該上主電極11和上補償小板21。相應地，由膏構成的另外的膏層被布置在下主電極12和下補償小板22之間并且接觸該下主電極12和下補償小板22。在該狀態(tài)下，膏層通過蒸發(fā)包含在該膏層中的溶劑而被干燥并且然后被燒結，其中燒結可以在明顯低于2501的溫度的情況下進行。通過燒結，由兩個膏層形成(導電的)上連接層31或(導電的)下連接層32。
[0032]在被構造為導電的粘接層的連接層31或32的情況下，該連接層所基于的連接劑31或32,被構造為導電的粘接劑。為了制造連接，該粘接劑例如可以(例如通過絲網或刮板印刷)被涂敷到主電極11、12和/或補償小板21、22上。由粘接劑構成的膠粘劑層然后被布置在上主電極11和上補償小板21之間并且接觸該上主電極11和上補償小板21。相應地，由粘接劑構成的另外的膠粘劑層被布置在下主電極12和下補償小板22之間并且接觸該下主電極12和下補償小板22。在該狀態(tài)下，膠粘劑層被硬化。因此由兩個膠粘劑層形成(導電的)上連接層31或(導電的)下連接層32。
[0033]只要設置有可選的接觸件23，該接觸件就可以以和上補償小板21與上主電極11相同的方式以材料決定的方式與控制電極13連接。
[0034]如此外在圖3中所示，然后多個半導體裝置2并排地被安置到共同的載體300的相同側上，這些半導體裝置中的每一個具有半導體芯片1并且如所解釋的那樣裝備有上和下補償小板21或22以及可選地裝備有接觸件23?？蛇x地，安置可以(如所示的那樣)進行，使得所有半導體裝置2的下補償小板22朝向載體300并且上補償小板21背離載體300。然而，原則上也可以在半導體裝置2中的一個或多個中下補償小板22朝向載體300并且上補償小板21背離載體300，而在半導體裝置2中的一個或多個另外的半導體裝置中上補償小板21朝向載體300并且下補償小板22背離載體300。
[0035]半導體裝置2在載體300上的安置可以進行，使得這些半導體裝置相對于彼此處于預先給定的位置中。為了避免被安置的半導體裝置2的滑動，載體300的表面可以被構造，使得半導體裝置2附著在該表面上。例如該載體300為此可以具有粘接膜，半導體裝置2被安置到該粘接膜上。
[0036]圖4示出裝備有半導體裝置2的載體300的縱斷面。如此外在圖5和圖6中所示，粘稠的填料4被施加在處于載體300上的半導體裝置2上。此后，填料4借助印模310被壓到載體300上，使得至少處于分別相鄰的半導體裝置2之間的間隙填充有填料4。
[0037]此后，壓入物4被硬化，使得被嵌入到填料4中的半導體裝置2與填料4共同構成固定的復合體5。如此外在圖7中所示，印模310可以在壓入物4硬化之后從固定的復合體5上被提升，并且該復合體5可以從載體300上被移除。圖8示出隨后存在的復合體5。壓入物4至少在硬化的狀態(tài)下是介電的。例如縮聚的聚合物(例如環(huán)氧樹脂或基于聚氨酯的澆注材料)適合作為壓入物4。
[0038]現(xiàn)在可以將復合體5的上覆蓋層51和/或復合體5的下覆蓋層52從復合體5上去除，使得復合體5中殘留剩余復合體6。圖8和(以放大的斷面)圖9示出在去除在此不僅上覆蓋層51而且下覆蓋層52之前的復合體5。相應地，圖10和(以放大的斷面)圖11示出在去除在此不僅上覆蓋層51而且下覆蓋層52之后的剩余復合體6。
[0039]倘使上覆蓋層51從復合體上被去除，在此情況下被硬化的填料4就部分地從復合體5上被去除。此外，在半導體芯片裝置2中的每一個中有關的半導體芯片裝置2的上補償小板21部分地從復合體5上被去除。
[0040]倘使下覆蓋層52附加地或替代地從復合體上被去除，在此情況下被硬化的填料4同樣就部分地從復合體5上被去除。此外，在半導體芯片裝置2中的每一個中有關的半導體芯片裝置2的下補償小板22部分地從復合體5上被去除。
[0041]上覆蓋層51和/或下覆蓋層52的去除例如可以通過復合體5在常規(guī)的晶片研磨設備中的加工(研磨、拋光、磨光等等)來進行。由此可以實現(xiàn)，剩余復合體6 (不考慮小的碟化效應)具有平面平行的表面，(被打磨的)上補償小板21、(被打磨的)下補償小板22和必要時(被打磨的)接觸件23與填料4齊平地終止于所述表面上。
[0042]在去除上覆蓋層51和/或下覆蓋層52之后，半導體芯片裝置2中的每一個的半導體芯片1、上連接層31和下連接層32殘留在剩余復合體6中。此外，然后在半導體芯片裝置2中的每一個中，倘使上覆蓋層51被去除了，上補償小板21的在去除上覆蓋層51之后殘留的剩余部分就不被或至少不完全地被填料4覆蓋并且可以由此被電壓力接觸。相應地，在半導體芯片裝置2中的每一個中，倘使下覆蓋層52被去除了，下補償小板22的在去除下覆蓋層52之后殘留的剩余部分就不被或至少不完全地被填料4覆蓋并且可以由此被電壓力接觸。
[0043]通過去除上覆蓋層51，上補償小板21的厚度(121相對于該上補償小板的初始厚度(121,(參見圖1)被減小，但是該厚度仍然可以例如為至少0.05111111、至少0.1111111或至少0.2111111。相同的內容相應地適用于接觸件23的相較于其初始厚度(123,的厚度(123 (參見圖0。
[0044]此外，通過去除下覆蓋層52，下補償小板22的厚度(122相對于該下補償小板的初始厚度(122,(參見圖1)被減小，但是該厚度仍然可以例如為至少0.05臟、至少0.1111111或至少 0.2111111。
[0045]圖12示出剩余復合體6的區(qū)段的俯視圖。虛線示出了半導體本體10的被填料4所掩蓋的輪廓。如在此此外可識別的，半導體芯片1以及因此還有半導體本體10環(huán)狀地被填料4圍繞。(被打磨的)上補償小板21和可選的(被打磨的)接觸件23齊平地被嵌入到填料4中并且能自由地到達，使得上補償小板和接觸件可以毫無問題地被電接觸。
[0046]圖13示出剩余復合體6的俯視圖。在圖14中相同的視圖被示出，然而虛切割線被附加地畫入，剩余復合體6沿著這些虛切割線例如通過鋸、水射流切割或激光分離等等被分離成芯片組件3。圖15示出這些被分離的芯片組件3之一的縱斷面。在各個芯片組件3中，填料4也在側面環(huán)繞地環(huán)狀地包圍初始半導體芯片1的半導體本體10，使得該芯片組件3的上補償小板21和可選的接觸件23的背離半導體本體10的側和該芯片組件3的下補償小板22的背離半導體本體10的側裸露并且由此可以從外部被電接觸。
[0047]填料4 一方面用于尤其是保護半導體芯片1的邊棱，但是也用于保證芯片組件3的絕緣強度。為了在完成了的半導體裝置7中在直接相鄰的芯片組件3之間保證足夠的絕緣強度，填料4可以垂直于垂直方向V在半導體本體1的側邊緣和芯片組件3的側邊緣之間具有最小厚度似。例如厚度(14可以為至少100 ^ 0。于是在直接相鄰的芯片組件3的半導體本體10之間的間隔為至少200 ^ I可以與此獨立地選擇半導體裝置7的構造，使得在直接相鄰的芯片組件3的半導體本體10之間的間隔于是為最聞5111111或最聞2111111。
[0048]在使用兩個或更多相同的芯片組件3的情況下或在使用兩個或更多芯片組件3的情況下，現(xiàn)在可以制造半導體裝置7，其中這些芯片組件中的每一個根據(jù)前面所解釋的方法來產生。圖16示出這樣的半導體裝置7的分解圖，圖19示出該分解圖的橫截面，圖18示出組合完成的半導體裝置7以及圖20示出組合的半導體裝置7的橫截面。在圖20中所示出的裝置的區(qū)段的放大視圖在圖21中被示出。
[0049]如首先特別是從圖16中可以看出的，半導體裝置7首先包括兩個或更多這樣的芯片組件3。這些芯片組件3被布置在導電的上接觸板41和導電的下接觸板42之間。
[0050]上接觸板41用于電并且機械接觸芯片組件3中的每一個的朝向該上接觸板41的補償小板21、22 (在此:上補償小板20。為此，上接觸件41針對芯片組件3中的每一個具有接觸墊座411 (為此參見圖17，圖17示出在相對于圖16顛倒(仙？ (1611 1(0時陰辦^仏)的位置中的上接觸件40，該接觸墊座電并且機械接觸有關的芯片組件3的補償小板21、22之一(在此:上補償小板20。
[0051]相應地，下接觸板42用于電并且機械接觸芯片組件3中的每一個的朝向該下接觸板42的補償小板21、22 (在此:下補償小板22〉。為此，下接觸件42針對芯片組件3中的每一個具有接觸墊座421，該接觸墊座電并且機械接觸有關的芯片組件3的補償小板21、22之一(在此:下補償小板22〉。
[0052]例如銅適合作為上接觸件41和/或下接觸件42的材料，該銅可以可選地在表面上配備有薄的鎳層。
[0053]在所示出的實例中，在半導體裝置7的芯片組件3中的每一個中，上接觸小板21處于芯片組件3的朝向上接觸板41的側上，并且下接觸小板22處于芯片組件3的朝向下接觸板42的側上。
[0054]與此不同地，另外的半導體裝置可以具有芯片組件3的第一子集和芯片組件3的第二子集，其中在第一子集的芯片組件3中的每一個中，上接觸小板21處于芯片組件3的朝向上接觸板41的側上，并且下接觸小板22處于芯片組件3的朝向下接觸板42的側上，并且其中在第二子集的芯片組件3中的每一個中，上接觸小板21處于芯片組件3的朝向下接觸板42的側上，并且下接觸小板22處于芯片組件3的朝向上接觸板41的側上。
[0055]同樣可能的是，在半導體裝置的芯片組件3中的每一個中，上接觸小板21處于芯片組件3的朝向下接觸板41的側上，并且下接觸小板22處于芯片組件3的朝向上接觸板41的側上。
[0056]半導體裝置7此外具有介電的、例如陶瓷的間隔環(huán)50以及可選的導向環(huán)60，該導向環(huán)用于將芯片組件3束緊為單元，而各個芯片組件3 (不考慮僅僅很小的相對移動)不會相對于彼此顯著地移動。導向環(huán)60可以如所示出的那樣被構造，使得該導向環(huán)可以齊平地被插入到該間隔環(huán)50中。替代于間隔環(huán)50和導向環(huán)60的分開的構型，這兩個環(huán)也可以例如通過以下方式一體地被構造，即間隔環(huán)50在其內部被成型，使得該間隔環(huán)承擔導向環(huán)60的功能。
[0057]如也在本發(fā)明的所有其它的擴展方案中那樣，間隔環(huán)50可以不僅與上接觸板41而且與下接觸板42以材料決定的方式、例如通過焊接、粘接或燒結來連接。
[0058]只要半導體裝置7的芯片組件3中的至少一個具有接觸件3，就還可以設置可選的控制電極互連結構70用于電接觸該或必要時這些接觸件3。這樣的控制電極互連結構70用于電接觸一個或多個接觸件23，在當前所示出的實例中用于電接觸如下的接觸件23，這些接觸件在芯片組件3的朝向上接觸件41的側上裸露。
[0059]特別地，半導體裝置7的兩個、多于兩個或所有芯片組件3的接觸件23可以通過控制電極互連結構70相互導電連接。如借助當前的實例此外被示出的，控制電極互連結構70可以具有網狀的結構?？梢耘c此獨立地將控制電極互連結構70例如構造為模塊式單元。
[0060]如此外在圖16中所示出的，控制電極互連結構70可以具有通孔75，上接觸板41的接觸墊座411 (圖17)可以穿過這些通孔電并且機械接觸芯片組件3的轉向上接觸板41方向的補償小板21和/或22。
[0061]替代或附加于如當前所示出的那樣被布置在芯片組件3和上接觸板41之間的控制電極互連結構70，控制電極互連結構70或另外的控制電極互連結構也可以被布置在芯片組件3和下接觸板42之間，以便電連接在芯片組件3的朝向下接觸件42的側上裸露的接觸件23。這樣的控制電極互連結構也可以具有通孔，下接觸板42的接觸墊座421 (圖16)可以穿過這些通孔電并且機械接觸芯片組件3的轉向下接觸板41方向的補償小板21和/或22。
[0062]只要存在一個或兩個控制電極互連結構70，就可以為控制電極互連結構70中的每一個設置導電的控制接觸部9 (參見圖19),以便可以從完成了的半導體裝置7之外(參見圖18)電接觸有關的控制電極互連結構70?？刂平佑|部9為此例如可以穿過被構造在間隔環(huán)50中的通孔或槽55以及在可選的導向環(huán)60的情況下也穿過被構造在導向環(huán)60中的通孔或槽65被導向半導體裝置7的外側。
[0063]在間隔環(huán)50之內，控制接觸部9然后導電連接到控制電極互連結構70上并且因此導電連接到控制電極13上。為了實現(xiàn)控制接觸部9和控制電極互連結構70之間的電連接，控制接觸部9例如可以具有接觸彈簧91，該接觸彈簧在安裝半導體裝置7時或另外地被預張緊并且由此被壓到控制電極互連結構70上并且與該控制電極互連結構電接觸。
[0064]如此外借助在圖21中所示出的半導體裝置7的區(qū)段的放大的橫截面圖可識別的，控制電極互連結構70例如可以被構造為印刷電路板(例如^財)，該印刷電路板具有介電載體71以及被施加到該載體71上的并且與該載體固定地連接的導體結構72、例如金屬化。
[0065]在如當前所說明的半導體裝置7中，各個芯片組件3可以松弛地在上接觸板41和下接觸板42之間被夾緊并且被電接觸。在芯片組件3和上接觸板41之間(即在上補償小板21中的每一個和上接觸板41之間)以及在芯片組件3和下接觸板42之間(即在下補償小板22中的每一個和下接觸板42之間)的有關的電接觸因此可以僅僅被構造為壓力接觸并且因此無需材料決定的連接。
[0066]在圖21中同樣可識別的是，分別相鄰的芯片組件3可以很靠近地并排地并且以僅僅窄的縫隙35、例如以小于100^ 0的寬度并排地被布置。不過，相鄰的芯片組件3原則上可以相互具有任意的間隔。
[0067]在所示出的實例中芯片組件3中的每一個只包含剛好一個半導體芯片1，而原則上也存在以下的可能性，即一個芯片組件3包含兩個或更多相同或不同的半導體芯片1。圖22示出一個關于此的實例。在此涉及已經在圖13和圖14中的剩余復合體6，不過相對于圖14具有以下區(qū)別，即虛地被示出的切割線延伸，使得在將剩余復合體6分離成各個芯片組件3之后，被分離的芯片組件3中的每一個包含至少兩個(在此:四個)半導體芯片1。圖23示出這樣的芯片組件3的放大的截面圖。
[0068]本發(fā)明的優(yōu)點在于，各個芯片組件3分別分開地關于其功能能力和/或關于其它的特性被測試并且按照確定的標準如已經被解釋的那樣被選擇并且在共同的半導體裝置7中被使用。圖24示例性地示出對包含在芯片組件3中的半導體芯片1的功能測試借助測試儀器的執(zhí)行。
[0069]另外的優(yōu)點在于，如果完成了的半導體裝置7的全部的芯片組件3來源于相同的剩余復合體6，那么半導體裝置7的不同的芯片組件3尤其是只具有小的厚度公差。
[0070]根據(jù)本發(fā)明的半導體裝置7現(xiàn)在可以如示例性地在圖25中所示出的那樣在導電的上壓力件81和導電的下壓力件82之間被夾緊，使得在上壓力件81和上接觸板41之間以及在下壓力件82和下接觸板42之間分別存在電壓力接觸連接。具有半導體裝置7、上壓力件81和下壓力件82的完成的壓力接觸裝置8然后可以被電互連。例如壓力接觸裝置8可以與歐姆和/或電感負載500串聯(lián)地被連接在正的供電電位如和負的供電電位V-之間。
[0071]在本發(fā)明意義上的半導體裝置中，任意數(shù)量的相互分離的半導體本體100可以通過填料4相互固定地連接。該數(shù)量例如可以為至少9、至少25或至少36。
【權利要求】
1.半導體裝置，包括: 上接觸板(41)和下接觸板(42)； 多個芯片組件(3)，所述芯片組件中的每一個具有: 一具有半導體本體(10)的半導體芯片(I )，其中所述半導體本體(10)具有上側和與所述上側相對的下側； 一被布置在所述上側上的上主電極(11); 一被布置在所述下側上的下主電極(12)； -導電的上補償小板(21 )，所述上補償小板被布置在所述上主電極(11)的背離所述半導體本體(10)的側上并且借助上連接層(31)與所述上主電極以材料決定的方式并且導電地連接； 一導電的下補償小板(22)，所述下補償小板被布置在所述下主電極(12)的背離所述半導體本體(10)的側上并且借助下連接層(32)與所述下主電極以材料決定的方式并且導電地連接；以及 一介電的填料(4)，所述填料在側面環(huán)繞地環(huán)狀地包圍所述半導體芯片(1)，使得所述上補償小板(21)的背離所述半導體本體(10)的側和所述下補償小板(22)的背離所述半導體本體(10)的側至少不完全被所述填料(4)覆蓋并且由此裸露； 其中所述芯片組件(3)中的每一個被布置在所述上接觸板(41)和所述下接觸板(42)之間，使得在這些芯片組件(3)中 一所述上補償小板(21)的背離所述半導體本體(10)的側電并且機械接觸所述上接觸板(41)； 一所述下補償小板(22)的背離所述半導體本體(10)的側電并且機械接觸所述下接觸板(42)。
2.根據(jù)權利要求1所述的半導體裝置，其中所述芯片組件(3)松弛地并排地被布置在層之內。
3.根據(jù)權利要求1或2所述的半導體裝置，具有介電的間隔環(huán)(50)，所述間隔環(huán)被布置在所述上接觸板(41)和所述下接觸板(42)之間并且圍繞所述芯片組件(3)。
4.根據(jù)權利要求3所述的半導體裝置，具有介電的導向環(huán)(60)，所述導向環(huán)被布置在所述芯片組件(3 )和所述介電的間隔環(huán)(50 )之間。
5.根據(jù)上述權利要求之一所述的半導體裝置，其中所述上接觸板(41)在其朝向所述下接觸板(42)的側上針對所述芯片組件(3)中的每一個具有接觸墊座(411)，所述接觸墊座電并且機械接觸所述上補償小板(21)的背離所述半導體本體(10)的側。
6.根據(jù)上述權利要求之一所述的半導體裝置，其中所述下接觸板(42)在其朝向所述上接觸板(41)的側上針對所述芯片組件(3)中的每一個具有接觸墊座(421)，所述接觸墊座電并且機械接觸所述下補償小板(22)的背離所述半導體本體(10)的側。
7.根據(jù)上述權利要求之一所述的半導體裝置，其中在所述芯片組件(3)中的每一個中 一該芯片組件(3)的半導體本體(10)具有被布置在所述半導體本體(10)的上側上的控制電極(13)，借助所述控制電極可以控制所述上主電極(11)和所述下主電極(12)之間的電流； 一該芯片組件(I)的導電的接觸件(23)被布置在所述控制電極(13)的背離所述半導體本體(10)的側上并且借助所述上連接層(31)與所述控制電極以材料決定的方式并且導電地連接； 其中所述半導體裝置具有控制電極互連結構(70)，所述控制電極互連結構在所述芯片組件(3)中的每一個中電并且機械接觸該芯片組件(3)的接觸件(23)的背離該芯片組件(3)的半導體本體(10)的側。
8.根據(jù)權利要求7所述的半導體裝置，其中所述控制電極互連結構(70)被構造為印刷電路板。
9.根據(jù)上述權利要求之一所述的半導體裝置，其中所述上補償小板(21)和/或所述下補償小板(22)具有小于llppm/K或小于7ppm/K的線性熱膨脹系數(shù)。
10.根據(jù)上述權利要求之一所述的半導體裝置，其中 所述上連接層(31)被構造為焊料層、或為粘接層、或為燒結層；和/或 所述下連接層(32)被構造為焊料層、或為粘接層、或為燒結層。
11.根據(jù)上述權利要求之一所述的半導體裝置，其中所述芯片組件(3)中的兩個直接相鄰的芯片組件具有小于或等于100 μ m的間隔，或相互齊平地靠近。
12.根據(jù)上述權利要求之一所述的半導體裝置，其中所述芯片組件(3)中的直接相鄰的芯片組件的半導體本體(10)具有至少200 μ m的間隔。
13.根據(jù)上述權利要求之一所述的半導體裝置，其中在所述芯片組件(3)中的至少一個中所述填料(4)垂直于垂直方向(V)在所述填料(4)的側邊緣和所述半導體本體(10)的側邊緣之間具有至少ΙΟΟμπι的厚度(d4)。
14.根據(jù)上述權利要求之一所述的半導體裝置，其中在所述芯片組件(3)中的至少一個中 所述上補償小板(21)在垂直方向(V)上具有至少0.5mm、至少Imm或至少1.5mm的厚度(d21);和/或 所述下補償小板(22)在垂直方向(V)上具有至少0.5mm、至少Imm或至少1.5mm的厚度(d21)。
15.用于制造多個芯片組件(3)的方法，具有以下的步驟: 提供載體(300)； 提供介電的填料(4)； 提供多個半導體芯片裝置(2)，所述半導體芯片裝置中的每一個具有: 一具有半導體本體(10)的半導體芯片(I )，其中所述半導體本體(10)具有上側和與所述上側相對的下側； 一被布置在所述上側上的上主電極(11); 一被布置在所述下側上的下主電極(12)； -導電的上補償小板(21 )，所述上補償小板被布置在所述上主電極(11)的背離所述半導體本體(10)的側上并且借助上連接層(31)與所述上主電極以材料決定的方式并且導電地連接；以及 一導電的下補償小板(22)，所述下補償小板被布置在所述下主電極(12)的背離所述半導體本體(10)的側上并且借助下連接層(32)與所述下主電極以材料決定的方式并且導電地連接； 將所述半導體芯片裝置(2)并排地布置在所述載體(300)上； 將被布置在所述載體(300)上的半導體芯片裝置(2)嵌入到所述填料(4)中并且隨后使所述填料(4)硬化，使得所述半導體芯片裝置(2)與所述填料(4)共同構成固定的復合體(5)； 將所述復合體(5)的上覆蓋層(51)從所述復合體(5)上去除，使得 一所述復合體(5)中剩余復合體(6)殘留，其中 ?在去除所述上覆蓋層(51)時被硬化的填料(4)部分地從所述復合體(5)上被去除；?在去除所述上覆蓋層(51)時在所述半導體芯片裝置(2)中的每一個中有關的半導體芯片裝置(2)的導電的上補償小板(21)部分地從所述復合體(5)上被去除； 一在所述剩余復合體(6)中所述半導體芯片裝置(2)中的每一個的所述半導體芯片(I)、所述上連接層(31)和所述下連接層(32 )殘留； 一在所述剩余復合體(6)中在所述半導體芯片裝置(2)中的每一個中所述上補償小板(21)的在去除所述上覆蓋層(51)之后殘留的剩余部分至少不完全被所述填料(4)覆蓋并且由此裸露； 將所述剩余復合體(6)分離成多個芯片組件(3)，所述芯片組件中的每一個包含所述半導體芯片裝置(2)之一以及所述填料(4)的剩余部分，所述剩余部分在側面環(huán)繞地環(huán)狀地包圍有關的芯片組件(3)的半導體芯片(1)，使得該芯片組件(3)的上補償小板(21)的背離所述半導體本體(10)的側和該芯片組件(3)的下補償小板(22)的背離所述半導體本體(10)的側至少不完全被所述填料(4)覆蓋并且由此裸露。
16.根據(jù)權利要求15所述的方法，所述方法在去除所述上覆蓋層(51)之前、與去除所述上覆蓋層(51) —起或在去除所述上覆蓋層(51)之后具有以下步驟:將所述復合體(5)的下覆蓋層(52)從所述復合體(5)上去除，其中被硬化的填料(4)部分地從所述復合體(5)上被去除并且其中在所述半導體芯片裝置(2)中的每一個中有關的半導體芯片裝置(2)的導電的下補償小板(22)部分地從所述復合體(5)上被去除，使得一在所述剩余復合體(6)中所述半導體芯片裝置(2)中的每一個的所述半導體芯片(I)、所述上連接層(31)和所述下連接層(32 )殘留； 一在所述剩余復合體(6)中在所述半導體芯片裝置(2)中的每一個中所述下補償小板(22)的在去除所述下覆蓋層(52)之后殘留的剩余部分至少不完全被所述填料(4)覆蓋并且由此裸露。
17.用于制造半導體裝置的方法，所述半導體裝置根據(jù)權利要求1至14之一來構造，其中所述方法包括: 分別根據(jù)按照權利要求15或16之一所述的方法制造多個芯片組件(3)； 提供上接觸板(41)和下接觸板(42)； 將具有所述芯片組件(3)中的至少N ^ 2個芯片組件的選擇布置在所述上接觸板(41)和所述下接觸板(42)之間，使得在相應的芯片組件(3)中 一所述上補償小板(21)的背離所述半導體本體(10)的側電并且機械接觸所述上接觸板(41)； 一所述下補償小板(22)的背離所述半導體本體(10)的側電并且機械接觸所述下接觸板(42)。
18.根據(jù)權利要求17所述的方法，其中基于功能測試組織了從所述多個芯片組件(3)中的選擇，其中所述芯片組件(3)中的每一個單獨地成功地經受了功能測試。
【文檔編號】H01L23/48GK104465566SQ201410417592
【公開日】2015年3月25日 申請日期:2014年8月22日 優(yōu)先權日:2013年8月22日
【發(fā)明者】比爾 G., 菲爾古特 E., 赫格爾 J., 霍爾費爾德 O., 坎沙特 P. 申請人:英飛凌科技股份有限公司