具有集成串聯(lián)電阻的半導(dǎo)體芯片的制作方法
【專利摘要】具有集成串聯(lián)電阻的半導(dǎo)體芯片。半導(dǎo)體芯片具有：半導(dǎo)體主體，其具有底側(cè)和布置成在垂直方向上遠(yuǎn)離底側(cè)的頂側(cè)；活躍晶體管區(qū)域和非活躍晶體管區(qū)域；在半導(dǎo)體主體中形成的漂移區(qū)域；用于外部接觸半導(dǎo)體芯片的接觸端子焊盤以及在半導(dǎo)體主體中形成的多個晶體管單元。晶體管單元中的每一個晶體管單元具有第一電極。多個連接線中的每一個連接線將第一電極中的另一個第一電極電連接到在相應(yīng)的連接線的連接位置處的接觸端子焊盤。連接線中的每一個連接線具有由下列的至少一個形成的電阻區(qū)段：連接線區(qū)段的局部減小的橫截面面積；和局部增加的比電阻。連接位置中的每一個連接位置和電阻區(qū)段中的每一個電阻區(qū)段被布置在非活躍晶體管區(qū)域中。
【專利說明】具有集成串聯(lián)電阻的半導(dǎo)體芯片

【技術(shù)領(lǐng)域】
[0001]本發(fā)明的實施例涉及半導(dǎo)體芯片，特別是具有多個晶體管單元的半導(dǎo)體芯片。

【背景技術(shù)】
[0002]包括MOSFET和IGBT的晶體管(諸如IGFET (絕緣柵場效應(yīng)晶體管))在不同種類的應(yīng)用(諸如逆變器、電壓調(diào)節(jié)器、電流調(diào)節(jié)器或用于驅(qū)動諸如燈、閥、電動機(jī)等的電負(fù)載驅(qū)動電路)中廣泛用作電子開關(guān)。通常用作功率晶體管的晶體管包括布置在晶體管單元場中且并聯(lián)地電連接的多個同樣的晶體管單元。
[0003]在許多現(xiàn)代功率晶體管中，利用“電荷補(bǔ)償原理”的垂直場板用于實現(xiàn)晶體管的低導(dǎo)通電阻(U。在電荷“補(bǔ)償原理”中，電連接到晶體管的源極區(qū)或發(fā)射極區(qū)的場板延伸到晶體管的漂移區(qū)中，以便補(bǔ)償由摻雜劑提供的電荷，所述摻雜劑引起漂移區(qū)的導(dǎo)電性的類型(η或p)。然而，場板導(dǎo)致這樣的晶體管的輸出電容的增加。作為其的結(jié)果，交替地導(dǎo)通和斷開晶體管導(dǎo)致由晶體管所連接到的電子電路的不可避免的電感引起的不期望的過電壓峰值。當(dāng)過電壓峰值的高度隨著穿過晶體管的電流的轉(zhuǎn)換速率而增加時，常規(guī)晶體管試圖使用與場板串聯(lián)連接的阻尼電阻器來減小轉(zhuǎn)換速率，所述場板由于該電阻器的所要求的高安培容量而浪費(fèi)許多芯片空間。此外，這樣的晶體管的晶體管單元的切換行為是不均勻的，也就是說，晶體管單元不同時導(dǎo)通和斷開。
[0004]因此，存在對具有低導(dǎo)通電阻、低輸出容量和均勻切換行為的晶體管的需要。


【發(fā)明內(nèi)容】

[0005]根據(jù)實施例，半導(dǎo)體芯片具有半導(dǎo)體主體，所述半導(dǎo)體主體具有底側(cè)和布置成在垂直方向上遠(yuǎn)離底側(cè)的頂側(cè)。半導(dǎo)體芯片還具有帶有晶體管單元的活躍晶體管區(qū)和沒有晶體管單元的非活躍晶體管區(qū)。半導(dǎo)體芯片還包括在半導(dǎo)體主體中形成的漂移區(qū)、用于外部接觸半導(dǎo)體芯片的一個或多個接觸端子焊盤以及在半導(dǎo)體主體中形成的許多晶體管單元。晶體管單元中的每一個晶體管單元具有第一電極。多個連接線中的每一個連接線將第一電極中的另一個第一電極電連接到在相應(yīng)的連接線的連接位置處的接觸端子焊盤。連接線中的每一個連接線包括電阻區(qū)段，其中連接位置中的每一個連接位置和電阻區(qū)段中的每一個電阻區(qū)段被布置在非活躍晶體管區(qū)域中。電阻區(qū)段中的每一個電阻區(qū)段由下列的至少一個形成:連接線區(qū)段的局部減小的橫截面面積和/或局部增加的比電阻。
[0006]第一電極的每一個第一電極可以是晶體管單元中的另一個晶體管單元的場電極?？商鎿Q地，第一電極中的每一個第一電極可以是晶體管單元中的另一個晶體管單元的柵電極。
[0007]根據(jù)另一實施例，用于生產(chǎn)半導(dǎo)體芯片的方法包括提供具有底側(cè)和布置成在垂直方向上遠(yuǎn)離底側(cè)的頂側(cè)的半導(dǎo)體主體?；钴S晶體管區(qū)域和非活躍晶體管區(qū)域在半導(dǎo)體主體中生產(chǎn)，使得半導(dǎo)體主體包括作為集成部分的漂移區(qū)、用于外部接觸半導(dǎo)體芯片的接觸端子焊盤以及多個晶體管單元。晶體管單元中的每一個晶體管單元包括第一電極。多個連接線將第一電極中的另一個第一電極電連接到在相應(yīng)的連接線的連接位置處的接觸端子焊盤，其中連接線中的每一個連接線包括由下列的至少一個形成的電阻區(qū)段:局部減小的橫截面面積和局部增加的比電阻。連接位置中的每一個連接位置和電阻區(qū)段中的每一個電阻區(qū)段被布置在非活躍晶體管區(qū)域中。

【專利附圖】

【附圖說明】
[0008]現(xiàn)在將參考附圖解釋示例。附圖用來圖示基本原理，以便只圖示對于理解基本原理所必需的方面。附圖并不是按比例的。在附圖中，相同的參考符號表示相同的特征。
[0009]圖1描繪圖示晶體管單元和電阻區(qū)段的布置的晶體管的半導(dǎo)體主體的實施例的頂視圖。
[0010]圖2圖示具有圖1所示的實施例的集成電阻區(qū)段的第一電極和連接線的布線，其中第一電極經(jīng)由相應(yīng)的連接線電連接到公共源極電極。
[0011]圖3描繪在剖視面A-A中的具有圖2的布線的圖1的布置的區(qū)段的垂直橫截面視圖，其圖示用于實現(xiàn)電阻區(qū)段的第一示例。
[0012]圖4描繪在剖視面A-A中的具有圖2的布線的圖1的布置的區(qū)段的垂直橫截面視圖，其圖示用于實現(xiàn)電阻區(qū)段的第二示例。
[0013]圖5描繪在剖視面A-A中的具有圖2的布線的圖1的布置的區(qū)段的垂直橫截面視圖，其示出用于實現(xiàn)電阻區(qū)段的第三示例。
[0014]圖6描繪在剖視圖C-C中的在圖5中圖示的布置的水平橫截面視圖。
[0015]圖7描繪在剖視面A-A中的具有圖2的布線的圖1的布置的區(qū)段的垂直橫截面視圖，其圖示用于實現(xiàn)電阻區(qū)段的第四示例。
[0016]圖8描繪分別在剖視面A-A中的具有圖2的布線的圖1的或在剖視面G-G中的圖10的布置的區(qū)段的垂直橫截面視圖，其圖示用于實現(xiàn)電阻區(qū)段的第五示例。
[0017]圖9描繪圖示分別在剖視面B-B中的圖1的或在剖視面D-D中的圖3、4、5、7、14、
15、16的實施例的單元結(jié)構(gòu)的第一示例的垂直橫截面視圖。
[0018]圖10描繪圖示分別在剖視面B-B中的圖1的或在剖視面E-E中的圖8和12的實施例的單元結(jié)構(gòu)的第二示例的垂直橫截面視圖。
[0019]圖11描繪圖8的實施例的更詳細(xì)的圖示并涉及分別在剖視面A-A中的圖1的或在剖視面G-G中的圖8和12的垂直橫截面視圖。
[0020]圖12描繪在剖視面K-K中的在圖11中圖示的布置的水平橫截面視圖。
[0021]圖13圖示類似于圖2的布置的第一電極和具有圖1所示的實施例的集成電阻區(qū)段的連接線的布線，其中，差異是第一電極經(jīng)由相應(yīng)的連接線電連接到公共柵極接觸焊盤。
[0022]圖14描繪在剖視面A-A中的具有圖13的布線的圖1的布置的區(qū)段的垂直橫截面視圖，其圖示用于實現(xiàn)電阻區(qū)段的第一示例。
[0023]圖15描繪在剖視面A-A中的具有圖13的布線的圖1的布置的區(qū)段的垂直橫截面視圖，其圖示用于實現(xiàn)電阻區(qū)段的第二示例。
[0024]圖16描繪在剖視面A-A中的具有圖13的布線的圖1的布置的區(qū)段的垂直橫截面視圖，其圖示用于實現(xiàn)電阻區(qū)段的第三示例。
[0025]圖17描繪具有布置在半導(dǎo)體主體上方的平面柵電極且沒有用于實現(xiàn)補(bǔ)償部件的場電極的半導(dǎo)體芯片的垂直橫截面視圖。
[0026]圖18A-22B描繪用于生產(chǎn)第一電極和電連接到其的連接線的方法的各種步驟。

【具體實施方式】
[0027]在下面的詳細(xì)描述中，參考形成其一部分的附圖，且其中通過例證的方式示出可以實踐本發(fā)明的特定實施例。在這個方面中，根據(jù)正被描述的圖的方位使用方向術(shù)語(諸如“頂部”、“底部”、“前面”、“后面”、“前部”、“尾部”等)。因為實施例的部件可以被定位于許多不同的方位中，方向術(shù)語用于說明的目的，且決不是限制性的?？梢岳闷渌鼘嵤├?，且可以在不脫離本發(fā)明的范圍的情況下做出結(jié)構(gòu)或邏輯改變。因此，下面的詳細(xì)描述不被理解為限制性意義，且本發(fā)明的范圍由所附權(quán)利要求限定。本文中描述的各種示例性實施例的特征可以彼此組合，除非另有具體說明。
[0028]圖1示意性圖示晶體管100的半導(dǎo)體主體I的頂視圖。半導(dǎo)體主體I包括通常的半導(dǎo)體材料(像硅(Si)、碳化硅(SiC)、砷化鎵(GaAs)、磷化鎵(GaP)或任何其它IV-1V、II1-V、I1-VI半導(dǎo)體)。晶體管100包括集成在半導(dǎo)體主體I中的多個晶體管單元30。在所示的實施例中，各個晶體管單元30被實現(xiàn)為平行于彼此伸展的帶狀單元。然而，各個晶體管單元30也可以具有任何其它單元結(jié)構(gòu)，像矩形、正方形、六邊形或任意多邊形。
[0029]晶體管單元30被布置在活躍晶體管區(qū)域18中，即，在具有與所有晶體管單元30一起相同的腳印底面積的半導(dǎo)體晶體管100的區(qū)中。在這個連接中，在半導(dǎo)體主體I的底側(cè)12的平面中取得腳印底面積，例如見圖3。
[0030]晶體管100的活躍晶體管區(qū)域18可以由僅僅一個晶體管區(qū)域域組成或具有遠(yuǎn)離彼此間隔開的兩個或更多的晶體管區(qū)域?；钴S晶體管區(qū)域是其中絕緣柵場效應(yīng)晶體管(IGFET)的導(dǎo)電溝道可以被激活的區(qū)域，例如源極區(qū)域。因此，晶體管100具有由在晶體管100的活躍晶體管區(qū)域18之外的區(qū)域限定的非活躍晶體管區(qū)域19。非活躍區(qū)域19可以由僅僅一個晶體管區(qū)域組成或具有遠(yuǎn)離彼此間隔開的兩個或更多的晶體管區(qū)域。特別是，非活躍晶體管區(qū)域19可以從晶體管100的橫向表面延伸到遠(yuǎn)至活躍晶體管區(qū)域18，和/或在兩個活躍晶體管區(qū)域18之間延伸。
[0031]如也在圖1中所示的，對于晶體管單元中的每一個晶體管單元30，提供具有第一端235和第二端236的導(dǎo)電連接線23。如在圖2中進(jìn)一步詳細(xì)示出的，每一個連接線23的第一端235電連接到相應(yīng)的晶體管單元30的第一電極21，且第二端236電連接到晶體管100的公共接觸焊盤41。因此，第二端236也被稱為“連接位置”。例如，第一電極21可以是場板，每一個場板被布置在晶體管單元30的柵電極之一之下，且公共接觸焊盤41可以是晶體管100的源極焊盤。將參考圖13以及下列等等解釋其它實施例，其中第一電極是晶體管單元30的柵電極，且公共接觸焊盤是晶體管100的柵極焊盤。
[0032]圖3是在剖視面A-A中的具有圖2的布線的圖1的布置的垂直橫截面視圖，其圖示用于實現(xiàn)電阻區(qū)段的第一示例。剖視面A-A貫穿具有在半導(dǎo)體主體I中形成的公共溝槽中布置的場電極21和柵電極21的晶體管單元30。柵電極22連同其它晶體管單元30的柵電極22 —起電連接到公共柵極接觸焊盤43。
[0033]半導(dǎo)體主體I具有多個摻雜半導(dǎo)體區(qū)，其中只有兩個半導(dǎo)體區(qū)在區(qū)段(參考數(shù)字15和16)中是可見的。下面將參考圖9解釋摻雜半導(dǎo)體區(qū)。晶體管單元30被布置在活躍晶體管區(qū)域18中。電介質(zhì)50使第一電極21與半導(dǎo)體區(qū)15并與柵電極22介電地絕緣。電介質(zhì)50可以由相同的電介質(zhì)材料組成或由不同的電介質(zhì)材料組成。
[0034]在本實施例中，第一電極21用作場板，其使電位的等位線的相當(dāng)大的部分貫穿在第一電極21和基本上平行于第一電極21的漂移區(qū)15之間的電介質(zhì)50的比較厚的區(qū)段。
[0035]第一電極中的每一個第一電極21電連接到連接線23的第一端235。連接線23的第二端236連接到晶體管100的接觸焊盤41 (在這個實施例中是源極電極)。在本公開的意義上，連接線23的第二端236與公共接觸焊盤(在這里是源極接觸焊盤41)物理和電接觸的位置也被稱為“連接位置”并用與第二端相同的參考數(shù)字(在這里:236)指明。
[0036]連接線中的每一個連接線23包括電阻區(qū)段231、布置在電阻區(qū)段231和第一端235之間的可選區(qū)段232、布置在第一電極21的頂側(cè)的水平之下并在電阻區(qū)段231和第二端23之間電連接的可選區(qū)段233、以及布置在第二端和第一電極21的頂側(cè)的水平之間的可選區(qū)段234。在這個方面中，第一電極21的頂側(cè)的水平被認(rèn)為是穿過第一電極21的頂側(cè)平行于半導(dǎo)體主體I的底側(cè)12伸展的切面。底側(cè)12在由第一橫向方向rl和垂直于第一橫向方向rl的第二橫向方向r2所限定的平面中延伸。垂直方向V垂直于第一和第二橫向方向rl、r2而伸展。
[0037]在所示實施例中，與直接鄰近于電阻區(qū)段231的區(qū)段232、233中的至少任何一個或兩個的比電阻相比，電阻區(qū)段231具有局部增加的比電阻。在其它實施例中，電阻區(qū)段231可以被布置成直接鄰近于第一端235，或如在圖4中所示的，直接鄰近于第二端236。在圖4的實施例中，電阻區(qū)段231從第一電極21的頂側(cè)的水平延伸到遠(yuǎn)至第二端236。
[0038]此外，在實施例中，與相應(yīng)的第一電極21的比電阻相比，電阻區(qū)段231可以可選地具有局部增加的比電阻。
[0039]在圖5所示的實施例中，電阻區(qū)段231由連接線23的局部減小的橫截面面積形成，所述橫截面面積可以例如用延伸到連接線23中的凹槽230實現(xiàn)。凹槽230可以在垂直方向V上延伸，和/或如在圖6的水平橫截面視圖中所示的，在水平方向r2上延伸。
[0040]在電阻區(qū)段231的比電阻相對于直接鄰近于電阻區(qū)段231的區(qū)段232、233中的一個或兩個的比電阻而局部增加的實施例中，電阻區(qū)段231可以由摻雜或未摻雜多晶半導(dǎo)體材料制成。電阻區(qū)段232、233、234中的任何一個或全部可以由摻雜半導(dǎo)體材料或由金屬制成。
[0041]因此，在電阻區(qū)段231的比電阻由連接線23的局部減小的橫截面面積形成的任何實施例中，電阻區(qū)段231可以由摻雜或未摻雜多晶半導(dǎo)體材料或由金屬制成。區(qū)段232、233,234中的任何一個或全部可以由摻雜或未摻雜多晶半導(dǎo)體材料或由金屬制成。
[0042]如也可以從圖6看到的，其中布置連接線23的溝槽的寬度可以是恒定的(也見圖8)。在圖6中，在半導(dǎo)體主體I中形成的溝槽中布置的導(dǎo)電材料在活躍晶體管區(qū)域18中具有第一寬度wl而在非活躍晶體管區(qū)域19中具有第二寬度w2。如圖6所示,第一寬度wl可以大于第二寬度w2。然而，第一寬度wl也可以和第二寬度w2 —致或比第二寬度w2小。
[0043]如在圖7中進(jìn)一步圖示的，電阻區(qū)段231可以由與直接鄰近于電阻區(qū)段231的區(qū)段232、233中的至少任何一個或兩個的比電阻相比局部增加的比電阻和連接線23的局部減小的橫截面面積兩者來創(chuàng)建。
[0044]在圖8所示的實施例中，第一電極21由例如金屬(例如鎢(W))的導(dǎo)電材料212組成或包括例如金屬(例如鎢(W))的導(dǎo)電材料212。第一電極21還可以包括布置在導(dǎo)電材料212和半導(dǎo)體主體I之間的活躍晶體管區(qū)域18中的阻擋層211，以便防止導(dǎo)電材料212顯著地擴(kuò)散到半導(dǎo)體主體I中。在導(dǎo)電材料是摻雜或未摻雜多晶半導(dǎo)體材料(例如多晶硅)的情況下，阻擋層211是可有可無的。阻擋層211可以是例如由氮化鈦(TiN)組成或包括氮化鈦(TiN)的薄層。
[0045]連接線23包括直接鄰近于第一電極21的電阻區(qū)段231和直接鄰近于電阻區(qū)段231并從電阻區(qū)段231延伸到遠(yuǎn)至公共接觸焊盤41的區(qū)段234。電阻區(qū)段231和區(qū)段234都包括摻雜半導(dǎo)體材料，由此，區(qū)段234的比電阻低于電阻區(qū)段231的比電阻。
[0046]圖9是在活躍晶體管區(qū)域19中取得的并圖示分別在剖視面B-B中的圖1的或在剖視面D-D中的圖3、4、5、7、14、15、16的實施例的可能單元結(jié)構(gòu)的第一示例的垂直橫截面視圖。在圖9中(且也在圖10、11、14和18中)附加地描繪的布線僅意在圖示晶體管100的不同部分之間的電互連，且不包含關(guān)于該布線的物理布局的任何信息。
[0047]晶體管100包括具有底側(cè)12并具有布置成在垂直方向V上遠(yuǎn)離底側(cè)12的頂側(cè)的半導(dǎo)體主體I。半導(dǎo)體主體I具有第一導(dǎo)電類型的漂移區(qū)15、第一導(dǎo)電類型的源極區(qū)13和第二導(dǎo)電類型的主體區(qū)14，所述第二導(dǎo)電類型與第一導(dǎo)電類型互補(bǔ)。主體區(qū)14被布置在源極區(qū)13和漂移區(qū)15之間。漏極區(qū)16被布置在漂移區(qū)15的背對頂側(cè)11的那側(cè)上。漏極區(qū)16比漂移區(qū)15更重地?fù)诫s，并可以具有第一導(dǎo)電類型，S卩，與漂移區(qū)15相同的導(dǎo)電類型，或可以具有第二導(dǎo)電類型。在前者的情況下得到形成為MOSFET的MOS晶體管部件，且在后者的情況下得到形成為IGBT的MOS晶體管部件。漏極接觸焊盤物理和電接觸漏極區(qū)16。
[0048]漂移區(qū)15的摻雜濃度可以例如在113 cm_3到117 cm_3的范圍內(nèi)，源極區(qū)13的摻雜濃度可以例如在119 Cm—3到102° Cm—3的范圍內(nèi)，且漏極區(qū)16的摻雜濃度對于MOSFET處于例如119 cm_3的范圍內(nèi)且對于IGBT處于例如117 cm_3到119 cm_3的范圍內(nèi)。在本公開的上下文中，術(shù)語“摻雜濃度”意在意指引起摻雜半導(dǎo)體區(qū)域的導(dǎo)電性的類型的摻雜劑原子的濃度。
[0049]接觸焊盤41 (即，源極接觸焊盤)連接到源極區(qū)13。源極電極41例如由金屬或重度摻雜的多晶半導(dǎo)體材料(諸如例如多晶硅(多晶體硅))組成?？蛇x地，源極電極41可以連接到主體區(qū)14，使得源極區(qū)13和主體區(qū)14被短路，如在MOS晶體管部件中的原理上已知的。
[0050]晶體管單兀30包括對,每一對具有柵電極22和第一電極21,所述第一電極21是場電極。每一對被布置在半導(dǎo)體主體I中形成的公共溝槽中。第一電極21被布置在相應(yīng)對的柵電極22和底側(cè)12之間并與相應(yīng)的柵電極22介電地絕緣。因而，在第一電極21和底側(cè)12之間的距離大于在漂移區(qū)15和底側(cè)12之間的距離。
[0051]布置成鄰近于主體區(qū)14和通過柵極電介質(zhì)53 (諸如例如半導(dǎo)體氧化物(其為電介質(zhì)50的一部分))與半導(dǎo)體主體I介電地絕緣的柵電極22用于沿著在源極區(qū)13和漂移區(qū)15之間的柵極電介質(zhì)53在主體區(qū)14中生成導(dǎo)電溝道。也就是說，導(dǎo)電溝道位于與在主體區(qū)14中的柵極電介質(zhì)53的表面相對。柵極電介質(zhì)53比布置在第一電極21和漂移區(qū)15之間的電介質(zhì)50的區(qū)段54更薄。然而，區(qū)段54的厚度(即，在場板中的每一個場板21和漂移區(qū)15之間的距離)可以小于5 Mm。
[0052]如在圖9中進(jìn)一步圖不的,對于第一電極中的每一個第一電極21,在半導(dǎo)體主體I的厚度dl與在第一電極21和底側(cè)12之間的距離d2之間的差異dl_d2可以可選地是至少0，7 μιη0
[0053]圖10是在剖視面E-E中的分別在圖8和12的晶體管100的活躍晶體管區(qū)域19中取得的垂直橫截面視圖。橫截面也對應(yīng)于圖1所示的剖視面Β-Β。如可以從圖10看到的，阻擋層211可以被形成為U形的，并被填充有導(dǎo)電材料212。如果第一電極21要求高安培容量(其是針對用作如描繪的場板的第一電極21的情況)，用于導(dǎo)電材料212的金屬的使用允許(與由具有較高的比電阻率的摻雜多晶半導(dǎo)體材料(見例如圖9)制成的第一電極21相t匕)第一電極21的寬度的減小和與其相關(guān)聯(lián)的晶體管單元30的寬度的減小。然而由于簡化的原因，在圖10和9中的單元30的寬度被示出為同樣的。
[0054]圖11是圖8的實施例的更詳細(xì)圖示并涉及分別在剖視面A-A中的圖1的或在剖視面G-G中的圖10的垂直橫截面視圖。圖12是在剖視面K-K中的在圖11中圖示的布置的水平橫截面視圖?！案敿?xì)”意指比圖8的示意圖更接近于真實裝置的所描繪的元件的幾何結(jié)構(gòu)。
[0055]在前面的附圖中，第一電極被描述為場板21。然而，相同的原理可以結(jié)合柵電極22來使用，如現(xiàn)在將關(guān)于圖13到19解釋的，其中柵電極22也被稱為“第一電極”。
[0056]如也可以從圖12看到的，其中布置連接線23 (也見圖1)的溝槽的寬度可以是但不必要是恒定的。在圖12中，在半導(dǎo)體主體I中形成的溝槽中布置的導(dǎo)電材料在活躍晶體管區(qū)域18中具有小于第二寬度《2的第一寬度wl，溝槽在非活躍晶體管區(qū)域19中具有所述第二寬度w2。為了提供如圖5中描繪的可選凹槽230，在半導(dǎo)體主體I中形成的溝槽中布置的導(dǎo)電材料可以具有小于第一寬度wl的第三寬度w3。此外可替換地，第三寬度w3可以小于第二寬度w2。然而在其它實施例中，第一寬度w2也可以和第二寬度w2—致或大于第~■覽度w2。
[0057]圖13圖示類似于圖2的布置的第一電極22和具有圖1所示的實施例的集成電阻區(qū)段的連接線的布線，其中，差異是第一電極22經(jīng)由相應(yīng)的連接線24電連接到公共柵極接觸焊盤43。
[0058]圖14是在剖視面A-A中的具有圖3的布線的圖1的布置的區(qū)段的垂直橫截面視圖，其圖示用于實現(xiàn)電阻區(qū)段241的第一示例。剖視面A-A貫穿具有在半導(dǎo)體主體I中形成的公共溝槽中布置的場電極21和第一電極22 (在這里是柵電極)的晶體管單元30。晶體管單元30的結(jié)構(gòu)及因此在剖視面D-D中的橫截面可以與上面關(guān)于圖9解釋的相同。
[0059]晶體管單元30也被布置在活躍晶體管區(qū)域18中。場電極21連同其它晶體管單元30的場電極21 —起電連接到公共接觸焊盤41 (源極接觸焊盤)。
[0060]在本實施例中，第一電極22用作柵電極，并具有如上所述的在主體區(qū)14中創(chuàng)建導(dǎo)電溝道的功能。第一電極中的每一個第一電極22電連接到連接線24的第一端245。連接線24的第二端246連接到晶體管100的接觸焊盤43，在這個實施例中是柵極接觸焊盤。在本公開的意義上，連接線24的第二端246與公共接觸焊盤(在這里是柵極接觸焊盤43)物理和電接觸的位置也被稱為“連接位置”并用與第二端相同的參考數(shù)字(在這里:246)指明。
[0061]連接線中的每一個連接線24包括電阻區(qū)段241和布置在電阻區(qū)段241和第一端245之間的可選區(qū)段242。與直接鄰近于電阻區(qū)段241的區(qū)段242的比電阻相比，電阻區(qū)段241具有局部增加的比電阻。在其它實施例中，電阻區(qū)段241可以被布置成直接鄰近于第一端245或都遠(yuǎn)離第一端245和第二端246間隔開。連接線24可以由在電阻區(qū)段241的區(qū)域中具有減小的摻雜濃度的摻雜多晶半導(dǎo)體材料制成，使得電阻區(qū)段241具有與區(qū)段242的比電阻率相比的減小的比電阻率。
[0062]在圖15所示的實施例中，電阻區(qū)段241由連接線24的局部減小的橫截面面積形成，該橫截面面積可以例如用延伸到連接線24中的凹槽240實現(xiàn)。凹槽240可以在垂直方向V上延伸，和/或以與在圖6的水平橫截面視圖中圖示的相同的方式，在水平方向r2上延伸。如也可以從圖15看到的，連接線24可以包括一個或多個另外的電阻區(qū)段242、243和 244。
[0063]在圖16所示的實施例中，通過組合上面關(guān)于圖14和15描述的原理(B卩，通過在電阻區(qū)段241的區(qū)域中的連接線24的局部減小的橫截面面積并通過在電阻區(qū)段241的區(qū)域中的局部增加的比電阻)來形成電阻區(qū)段241。
[0064]在圖14、15和16中，在剖視面D-D中的橫截面視圖與上面關(guān)于圖9解釋的相同。
[0065]例如已經(jīng)使用連接到源極接觸焊盤41的場電極或場板21并針對連接到柵極接觸焊盤43的柵電極22解釋了用于將第一電極電連接到接觸焊盤的多個實施例。關(guān)于在場電極或場板21和源極接觸焊盤41之間的連接提到的原理、設(shè)計和材料也可以應(yīng)用于在柵電極22和柵極接觸焊盤43之間的連接。反之亦然，關(guān)于在柵電極和柵極接觸焊盤41之間的連接提到的原理、設(shè)計和材料也可以應(yīng)用于在場電極或場板22和源極接觸焊盤41之間的連接。
[0066]此外，第一導(dǎo)電類型可以是“n”，而第二導(dǎo)電類型可以是“p”，如遍及附圖圖示的?？商鎿Q地，在其它實施例中，第一導(dǎo)電類型可以是“P ”，而第二導(dǎo)電類型可以是“Π”。
[0067]在上面的描述中提到的源極、漏極和柵極接觸焊盤41、42和43可以在晶體管芯片100的表面處被暴露以允許外部電連接。那些焊盤41、42和43可以由金屬(像鋁、鋁合金、銅、銅合金)組成或包括金屬(像鋁、鋁合金、銅、銅合金)，或者由摻雜多晶半導(dǎo)體材料組成或包括摻雜多晶半導(dǎo)體材料。
[0068]根據(jù)進(jìn)一步的可選的方面，第一電極21、22中的每一個第一電極在垂直于垂直方向V的第一橫向方向rl上可以具有第一每長度電阻率，且連接線23、24中的每一個連接線可以在其電阻區(qū)域231、241中并且也在第一橫向方向rl上具有第二每長度電阻率。因而對于連接線23、24中的每一個連接線，在第二每長度電阻率和接觸相應(yīng)的連接線23、24的第一電極21、22的第一每長度電阻率之間的比可以大于I。
[0069]根據(jù)本實施例的半導(dǎo)體芯片可以但不必要要求使用電荷補(bǔ)償原理。也就是說，根據(jù)本公開的半導(dǎo)體芯片100尤其可以有或沒有如最初描述的場板。此外，根據(jù)本公開的半導(dǎo)體芯片的柵電極21可以但不必要要求被布置在半導(dǎo)體芯片的半導(dǎo)體主體中形成的溝槽中。也就是說，柵電極也尤其可以是布置在半導(dǎo)體芯片的半導(dǎo)體主體的頂側(cè)上的所謂的“平面柵電極”或“平面的柵電極”。在圖17中圖示包括具有平面柵電極22的單元結(jié)構(gòu)的半導(dǎo)體芯片100的不例，圖17是如圖1所不的在平面B-B中的橫截面視圖?？梢栽诖怪庇诶L圖平面的方向rl上平行于彼此伸展的平面柵電極22被布置在半導(dǎo)體主體I的頂側(cè)11上方，但不在半導(dǎo)體主體I中形成的溝槽中。源極接觸焊盤41直接接觸源極區(qū)13。主體區(qū)14直接連接源極區(qū)13和漂移區(qū)15。電介質(zhì)50使柵電極22與半導(dǎo)體主體I和源極焊盤41都電絕緣。
[0070]除了柵電極22未被布置在半導(dǎo)體主體I中形成的溝槽中以及半導(dǎo)體芯片100沒有用于實現(xiàn)補(bǔ)償部件的場電極的事實以外，可以以與上面所述的相同方式(即，通過提供如關(guān)于圖15解釋的在連接線24中的凹槽240和/或通過提供如關(guān)于圖14到16解釋的不同電阻區(qū)段241、242、243)來調(diào)節(jié)柵電極22和將柵電極22電連接到柵極焊盤43的連接線24的電阻。
[0071]現(xiàn)在參考圖18A到22A，圖示用于生產(chǎn)第一電極30和電連接到如使用的該第一電極30的連接線23的方法的各種步驟?？梢允褂美缬糜谏a(chǎn)圖11和12中所示的半導(dǎo)體部件100的這樣的方法。圖18A、19A、20A和21A分別是在相同的剖視面K-K中的在圖18B、19B、20B和21B中所示的布置的橫截面視圖。
[0072]根據(jù)圖18A和18B，通過各向異性掩模蝕刻在半導(dǎo)體主體I中生產(chǎn)溝槽6。溝槽6從半導(dǎo)體主體I的頂側(cè)11朝著半導(dǎo)體主體I的底側(cè)12延伸到半導(dǎo)體主體I中。對于蝕刻，可以使用重疊在頂側(cè)11上并具有在待蝕刻的溝槽的面積中的開口的掩模。
[0073]溝槽6具有布置在待生產(chǎn)的活躍晶體管區(qū)域18的面積中的第一區(qū)段61和布置在待生產(chǎn)的非活躍晶體管區(qū)域19的面積中的第二區(qū)段62。溝槽6在第一區(qū)段61中具有第一寬度tl，且在第二區(qū)段62中具有大于第一寬度tl的第二寬度t2。圖18A和18B圖示在完成溝槽6之后的布置。
[0074]隨后，如圖19A和19B所示，生產(chǎn)覆蓋溝槽6的表面的電介質(zhì)層50。例如，可以通過熱氧化半導(dǎo)體主體I的表面層來生產(chǎn)電介質(zhì)層50。可替換地，可以通過將電介質(zhì)材料保形地沉積在溝槽6的表面上來形成電介質(zhì)層50。在任何情況下，在完成電介質(zhì)層50之后，剩余溝槽6’在待生產(chǎn)的活躍晶體管區(qū)域18中具有第一寬度wl，而在待生產(chǎn)的非活躍晶體管區(qū)域19中具有大于第一寬度wl的第二寬度w2。
[0075]然后，一個或多個第一導(dǎo)電材料的一個或多個導(dǎo)電層211、212被保形地沉積在電介質(zhì)層50的表面上的剩余溝槽6’中，使得剩余溝槽6’在待生產(chǎn)的活躍晶體管區(qū)域18中(即，在前面溝槽6的第一區(qū)段61中)被完全填充，且剩余溝槽6’在待生產(chǎn)的非活躍晶體管區(qū)域19中(S卩，在前面溝槽6的第二區(qū)段62中)未被完全填充。作為在圖20A和20B中所示的結(jié)果，前面的第二區(qū)段62被完全填充而前者溝槽6的區(qū)段62’ ’保持未填充。
[0076]在隨后的步驟中，導(dǎo)電層211、212可以各向同性地被蝕刻，使得層211、212在待生產(chǎn)的非活躍晶體管區(qū)域19中被完全移除，且在待生產(chǎn)的活躍晶體管區(qū)域18中僅被部分移除。在任何情況下，如可以在圖21A和21B中看到的，重疊在待生產(chǎn)的非活躍晶體管區(qū)域19中的前者溝槽6的表面上的電介質(zhì)材料的連續(xù)層保留。在待生產(chǎn)的非活躍晶體管區(qū)域19中，前者溝槽6的區(qū)段62’’’保持未填充。
[0077]隨后，區(qū)段62’’’被填充有第二導(dǎo)電材料231。結(jié)果在圖22A和22B中圖示。第二導(dǎo)電材料231可以不同于第一導(dǎo)電材料211、212中的至少一個。布置在待生產(chǎn)的活躍晶體管區(qū)域18中的一個或多個第一導(dǎo)電材料211、212的剩余部分形成第一電極30。因此，布置在待生產(chǎn)的非活躍晶體管區(qū)域19中的一個或多個第二導(dǎo)電材料231的剩余部分形成連接線23或連接線23的一部分。
[0078]為了描述的容易，使用諸如“在…之下”、“在…下方”、“下部”、“在…上方”、“上部”
等的空間相對術(shù)語以解釋一個元件相對于第二個元件的定位。這些術(shù)語意在包括除了與在圖中描繪的方位不同的方位以外的設(shè)備的不同方位。此外，諸如“第一”、“第二”等的術(shù)語也用來描述各種元件、區(qū)域、區(qū)段等，且也不意在為限制性的。相同的術(shù)語指的是遍及描述的相同的元件。
[0079]如在本文使用的，術(shù)語“具有”、“包含”、“包括”、“由……組成”等是指示所陳述的元件或特征的存在的開放式術(shù)語，而不排除附加的元件或特征。冠詞“一”、“一個”和“該”
意在包括復(fù)數(shù)以及單數(shù)，除了上下文另有清楚指示。
[0080]將理解的是，本文中描述的各種實施例的特征可以彼此組合，除非另有具體說明。
[0081]雖然已經(jīng)在本文中圖示并描述了特定的實施例，但是本領(lǐng)域中的普通技術(shù)人員將理解，在不脫離本發(fā)明的范圍的情況下，多種替換和/或等效的實現(xiàn)可以代替所示出和所描述的特定實施例。該申請意在覆蓋本文中討論的特定實施例的任何適應(yīng)或變化。因此，意圖是該發(fā)明僅由權(quán)利要求及其等效形式限制。
【權(quán)利要求】
1.一種半導(dǎo)體芯片,包括: 具有底側(cè)和布置成在垂直方向上遠(yuǎn)離所述底側(cè)的頂側(cè)的半導(dǎo)體主體； 活躍晶體管區(qū)域和非活躍晶體管區(qū)域； 在所述半導(dǎo)體主體中形成的漂移區(qū)域； 用于外部接觸所述半導(dǎo)體芯片的接觸端子焊盤； 在所述半導(dǎo)體主體中形成的多個晶體管單元，其中所述晶體管單元中的每一個晶體管單元包括第一電極；以及 多個連接線，其中所述連接線中的每一個連接線將所述第一電極中的另一個第一電極電連接到在相應(yīng)的連接線的連接位置處的所述接觸端子焊盤，其中所述連接線中的每一個連接線包括電阻區(qū)段，所述電阻區(qū)段由下列的至少一個形成:局部減小的橫截面面積；局部增加的比電阻，且其中所述連接位置中的每一個連接位置和所述電阻區(qū)段中的每一個電阻區(qū)段被布置在所述非活躍晶體管區(qū)域中。
2.權(quán)利要求1所述的半導(dǎo)體芯片，其中所述第一電極中的每一個第一電極被布置在所述半導(dǎo)體主體中形成的溝槽中。
3.權(quán)利要求1所述的半導(dǎo)體芯片，其中: 所述晶體管單元包括細(xì)長形狀；以及 所述晶體管單兀的所述第一電極包括細(xì)長形狀，并在垂直于所述垂直方向的橫向方向上平行于彼此伸展。
4.權(quán)利要求1所述的半導(dǎo)體芯片，其中所述連接線中的每一個連接線包括在所述電阻區(qū)段中的第一凹槽。
5.如權(quán)利要求1到3中的一項所述的半導(dǎo)體芯片，其中所述連接線中的每一個連接線在所述電阻區(qū)段中包括下列的至少一個: 在平行于所述垂直方向的方向上延伸到所述相應(yīng)的連接線中的第一凹槽；以及 在垂直于所述垂直方向的方向上延伸到所述相應(yīng)的連接線中的第二凹槽。
6.如前述權(quán)利要求中的一項所述的半導(dǎo)體芯片，其中所述連接線中的每一個連接線在所述電阻區(qū)段中包括比電阻，所述比電阻高于下列的至少一個: 所述連接線的第一區(qū)段的比電阻，其中所述第一區(qū)段電連接在所述電阻區(qū)段和所述相應(yīng)的第一電極之間；以及 所述連接線的第二區(qū)段的比電阻，其中所述第二區(qū)段電連接在所述電阻區(qū)段和所述接觸端子焊盤之間。
7.如權(quán)利要求6所述的半導(dǎo)體芯片，其中所述連接線中的每一個連接線的所述第一區(qū)段包括摻雜多晶半導(dǎo)體材料。
8.如前述權(quán)利要求中的一項所述的半導(dǎo)體，其中: 所述連接線中的每一個連接線包括第一區(qū)段，其中所述第一區(qū)段電連接在所述電阻區(qū)段和所述相應(yīng)的第一電極之間； 所述電阻區(qū)段包括具有第一摻雜濃度的摻雜多晶半導(dǎo)體材料； 所述第一區(qū)段包括具有第二摻雜濃度的摻雜多晶半導(dǎo)體材料；以及 所述第二摻雜濃度高于所述第一摻雜濃度。
9.權(quán)利要求1所述的半導(dǎo)體芯片，其中: 所述連接線中的每一個連接線包括所述連接線的第二區(qū)段，其中所述第二區(qū)段電連接在所述電阻區(qū)段和所述相應(yīng)的連接線的所述連接位置之間； 所述電阻區(qū)段包括具有第一摻雜濃度的摻雜多晶半導(dǎo)體材料； 所述第二區(qū)段包括具有第三摻雜濃度的摻雜多晶半導(dǎo)體材料；以及 所述第三摻雜濃度高于所述第一摻雜濃度。
10.權(quán)利要求1所述的半導(dǎo)體芯片，其中所述第一電極中的每一個第一電極是柵電極。
11.權(quán)利要求10所述的半導(dǎo)體芯片，其中所述柵電極中的每一個柵電極電連接到所述接觸端子焊盤，且其中所述接觸端子是柵電極焊盤。
12.權(quán)利要求1所述的半導(dǎo)體芯片，其中所述第一電極中的每一個第一電極是布置成鄰近于所述漂移區(qū)域的場板。
13.權(quán)利要求12所述的半導(dǎo)體芯片，其中在所述場板中的每一個場板和所述漂移區(qū)域之間的距離小于5 Mm。
14.權(quán)利要求12所述的半導(dǎo)體芯片，其中所述場板中的每一個場板電連接到所述接觸端子焊盤，且其中所述接觸端子焊盤是源極電極焊盤。
15.權(quán)利要求1所述的半導(dǎo)體芯片，包括布置在所述頂側(cè)上的源極金屬化和布置在所述底側(cè)上的漏極金屬化。
16.權(quán)利要求1所述半導(dǎo)體芯片，其中所述第一電極中的每一個第一電極包括從所述相應(yīng)的第一電極的背對所述底側(cè)的那側(cè)延伸到所述相應(yīng)的第一電極中并填充有包括固體的電介質(zhì)填料的第二凹槽。
17.權(quán)利要求16所述的半導(dǎo)體芯片,其中對于所述第一電極中的每一個第一電極,在該第一電極的所述電介質(zhì)填料和所述漂移區(qū)域之間的距離小于5 Mm。
18.權(quán)利要求16所述的半導(dǎo)體芯片，其中所述第一電極中的每一個第一電極包括金屬層。
19.權(quán)利要求16所述的半導(dǎo)體芯片,其中所述第一電極中的每一個第一電極包括: 導(dǎo)電材料；以及 阻擋層，其被布置在所述導(dǎo)電材料和所述漂移區(qū)域之間。
20.權(quán)利要求19所述的半導(dǎo)體芯片，其中下列的至少一個適用: 所述導(dǎo)電材料包括鎢；以及 所述阻擋層包括氮化鈦(TiN)。
21.權(quán)利要求1所述的半導(dǎo)體芯片，其中: 所述第一電極中的每一個第一電極在垂直于所述垂直方向的第一橫向方向上包括第一每長度電阻率； 所述連接線中的每一個連接線在其電阻區(qū)域中在所述第一橫向方向上包括第二每長度電阻率；以及 對于所述連接線中的每一個連接線，在所述第二電阻率和接觸所述相應(yīng)的連接線的所述第一電極的所述第一電阻率之間的比大于I。
22.權(quán)利要求1所述的半導(dǎo)體芯片，其中對于所述第一電極中的每一個第一電極，在所述半導(dǎo)體主體的厚度與在所述第一電極和所述底側(cè)之間的所述距離之間的差異為至少0.7Mfli0
23.權(quán)利要求1所述的半導(dǎo)體芯片，包括在所述半導(dǎo)體主體中形成的多個溝槽，其中在所述溝槽中的每一個溝槽中，布置所述第一電極中的一個第一電極和將所述第一電極電連接到所述接觸端子焊盤的所述連接線。
24.權(quán)利要求23所述的半導(dǎo)體芯片，其中布置在所述溝槽中的每一個溝槽中的導(dǎo)電材料在第一區(qū)段中具有第一寬度且在第二區(qū)段中具有第二寬度，所述相應(yīng)的第一電極被布置在所述第一區(qū)段中，所述相應(yīng)的連接線被布置在所述第二區(qū)段中，所述第二寬度比所述第一寬度寬。
25.如權(quán)利要求23所述的半導(dǎo)體芯片，其中: 所述第一電極中的一個第一電極和將所述第一電極電連接到所述接觸端子焊盤的所述連接線形成連續(xù)復(fù)合導(dǎo)體； 所述復(fù)合導(dǎo)體中的每一個復(fù)合導(dǎo)體具有邊界位置，所述復(fù)合導(dǎo)體的所述第一電極與所述復(fù)合導(dǎo)體的所述連接線在所述邊界位置處物理接觸；以及 所述復(fù)合導(dǎo)體中的每一個復(fù)合導(dǎo)體在從所述相應(yīng)的第一電極到所述相應(yīng)的連接線的橫向方向上具有在所述邊界位置處增加至少I倍的每長度電阻率。
26.一種用于生產(chǎn)半導(dǎo)體芯片的方法，所述方法包括: 提供具有底側(cè)和布置成在垂直方向上遠(yuǎn)離所述底側(cè)的頂側(cè)的半導(dǎo)體主體； 在所述半導(dǎo)體主體中生產(chǎn)活躍晶體管區(qū)域和非活躍晶體管區(qū)域，使得所述半導(dǎo)體主體包括作為集成部分的: -漂移區(qū)域； -用于外部接觸所述半導(dǎo)體芯片的接觸端子焊盤；以及 -多個晶體管單元；其中所述晶體管單元中的每一個晶體管單元包括第一電極，其中多個連接線將所述第一電極中的另一個第一電極電連接到在相應(yīng)的連接線的連接位置處的所述接觸端子焊盤，其中所述連接線中的每一個連接線包括由下列的至少一個形成的電阻區(qū)段:局部減小的橫截面面積；和局部增加的比電阻，且其中所述連接位置中的每一個連接位置和所述電阻區(qū)段中的每一個電阻區(qū)段被布置在所述非活躍晶體管區(qū)域中。
27.權(quán)利要求26所述的方法，其中所述連接線中的每一個連接線通過下列步驟來生產(chǎn): 生產(chǎn)具有布置在待生產(chǎn)的所述活躍晶體管區(qū)域的所述面積中的第一區(qū)段和布置在待生產(chǎn)的所述非活躍晶體管區(qū)域的所述面積中的第二區(qū)段的溝槽； 將第一導(dǎo)電材料保形地沉積在所述溝槽中，使得所述導(dǎo)電材料完全填充所述第一區(qū)段且不完全填充所述第二區(qū)段； 各向同性地蝕刻所述第一導(dǎo)電材料，使得所述第一導(dǎo)電材料從所述第二區(qū)段完全移除并使得所述第一導(dǎo)電材料的剩余部分保留在所述第一區(qū)段中；以及 在各向同性地蝕刻所述第一導(dǎo)電材料之后將第二導(dǎo)電材料沉積在所述第二區(qū)段中，所述第二導(dǎo)電材料具有與所述第一導(dǎo)電材料的導(dǎo)電率不同的導(dǎo)電率。
【文檔編號】H01L27/06GK104425490SQ201410407895
【公開日】2015年3月18日 申請日期:2014年8月19日 優(yōu)先權(quán)日:2013年8月19日
【發(fā)明者】M.胡茨勒, G.內(nèi)鮑爾, M.珀爾茲爾, M.勒施, R.西米尼克 申請人:英飛凌科技奧地利有限公司