半導體裝置制造方法
【專利摘要】本發(fā)明提供一種半導體裝置。實施方式的半導體裝置具備：第一導電型的Si或者SiC的半導體基板；半導體基板表面的第二導電型的半導體區(qū)域；半導體基板上的GaN系半導體層；以及橫型元件，設置于GaN系半導體層的半導體區(qū)域上方，具有與半導體區(qū)域電連接的第一電極、以及第二電極。
【專利說明】半導體裝置
[0001] 本申請以2013年8月1日提出的日本專利申請2013-160783為基礎，享受該申請 的優(yōu)先權。本申請通過參照該申請而包含該申請的全部內容。

【技術領域】
[0002] 本發(fā)明的實施方式涉及一種半導體裝置。

【背景技術】
[0003] 期待將具有較高的絕緣擊穿強度的GaN系半導體應用到功率電子學用半導體裝 置或者高頻功率半導體裝置等。但是，在施加了高電壓時，接通電阻增大、漏極電流大幅度 減少的稱為電流崩塌的現(xiàn)象變得顯著。已知該現(xiàn)象會對半導體裝置的特性造成影響。


【發(fā)明內容】

[0004] 本發(fā)明要解決的課題在于提供一種能夠抑制電流崩塌的半導體裝置。
[0005] 本發(fā)明的一個方式的半導體裝置的特征在于，具備：第一導電型的Si或者SiC的 半導體基板；上述半導體基板表面的第二導電型的半導體區(qū)域；上述半導體基板上的GaN 系半導體層；以及橫型元件，設置于上述GaN系半導體層的上述半導體區(qū)域上方，具有與上 述半導體區(qū)域電連接的第一電極、以及第二電極。
[0006] 根據(jù)上述構成，提供一種能夠抑制電流崩塌的半導體裝置。

【專利附圖】

【附圖說明】
[0007] 圖1是表示第一實施方式的半導體裝置的構成的截面圖。
[0008] 圖2是表示使用了GaN系半導體的電路的一例的圖。
[0009] 圖3是表示第二實施方式的半導體裝置的構成的截面圖。
[0010] 圖4是表示第三實施方式的半導體裝置的構成的截面圖。
[0011] 圖5是表示第四實施方式的半導體裝置的構成的俯視圖。
[0012] 圖6是表示第五實施方式的半導體裝置的構成的截面圖。
[0013] 圖7是表示第六實施方式的半導體裝置的構成的截面圖。

【具體實施方式】
[0014] 在本說明書中，"GaN系半導體"是GaN(氮化鎵）、A1N(氮化鋁）、InN(氮化銦）以 及具備它們的中間組成的半導體的總稱。
[0015] 另外，在本說明書中，"橫型元件"意味著電極等元件構造相對于半導體層沿水平 方向形成、載流子的流動也沿水平方向的元件。是與在半導體層的表面背面設置電極、載流 子的流向為縱向的"縱型元件"相對比的概念。
[0016] 另外，在本說明書中，"上"、"下"、"上方"、"下方"是表示構成要件的相對位置關系 的用語，并不一定表不相對于重力方向的上下關系。
[0017] (第一實施方式）
[0018] 本實施方式的半導體裝置具備：第一導電型的Si(硅）或者SiC(碳化硅）的半 導體基板；半導體基板表面的第二導電型的半導體區(qū)域；半導體基板上的GaN系半導體層； 以及橫型元件，設置于GaN系半導體層，具有與半導體區(qū)域電連接的第一電極、以及第二電 極。
[0019] 以下，以半導體基板為η型的Si、橫型元件為晶體管的情況為例進行說明。
[0020] 圖1是表示本實施方式的半導體裝置的構成的截面圖。該半導體裝置為，在半導 體基板10上的GaN系半導體層12上形成有晶體管100。晶體管100是使用了異質結的場 效應晶體管即高電子遷移率晶體管（HEMT)。半導體基板10為Si。
[0021] 在半導體基板10的表面上設置有P型的半導體區(qū)域11。P型的半導體區(qū)域11例 如通過向半導體基板中離子注入B(硼）等p型雜質來形成。p型半導體區(qū)域11的厚度例 如為CL1?3μm。
[0022] 在半導體基板10上例如經(jīng)由緩沖層（未圖示）設置有GaN系半導體層12。緩沖 層具備對半導體基板10與GaN系半導體層12之間的晶格不匹配進行緩和的功能。緩沖 層例如由氮化鋁鎵（AlxGai_xN(0 <X< 1))的多層構造形成。緩沖層的厚度例如為0. 3? 3μm〇
[0023] 另外，GaN系半導體層12具備工作層（溝道層；未圖示）與阻擋層（電子供給層； 未圖示）的層疊構造。工作層例如是氮化鎵（GaN)，阻擋層例如是Al組成比為0. 15?0. 4 的氮化鋁鎵（AlGaN)。阻擋層能夠由氮化鎵（GaN)、氮化鋁鎵（AlxGapxN(0 <X彡1))、氮化 銦（InN)、氮化銦鋁<y< 1))、氮化銦鎵（InzGa1=N(0 <z< 1))等的任一種 或者其組合構成。
[0024] 在工作層與阻擋層之間形成有異質結界面。例如，工作層的膜厚為0. 05?10μm， 阻擋層的膜厚為0. 01?0. 05μm。
[0025] 緩沖層以及GaN系半導體層12均是通過外延生長法形成的單晶層。
[0026] 在GaN系半導體層12上，將絕緣膜14夾在之間地形成有柵電極16。絕緣膜14例 如是氮化硅（SiN)。也可以是氧化硅（SiO2)或者氧化鋁（Al2O3)等其他材料。絕緣膜14作 為柵極絕緣膜起作用。柵極絕緣膜14的膜厚例如為10?60nm。
[0027]柵電極16例如是金屬電極。金屬電極例如是包含鎳（Ni)、鈦（Ti)、氮化鈦（TiN)、 鎢（W)、氮化鎢（WN)的電極。
[0028] 另外，在GaN系半導體層12上，將柵電極16夾在之間地設置有源電極（第一電 極）18和漏電極（第二電極）20。源電極18和漏電極20分別與柵電極16分離。
[0029]源電極18和漏電極20例如是金屬電極，金屬電極例如是包含鈦（Ti)、鋁（Al)、鉭 (Ta)、鑰（Mo)的電極。源電極18以及漏電極20與GaN系半導體層12之間優(yōu)選為歐姆接 觸。
[0030] 在源電極18與柵電極16之間以及漏電極20與柵電極16之間的GaN系半導體層 12上也設置有絕緣膜14。絕緣膜14作為對柵電極16與源電極18、柵電極16與漏電極20 之間的GaN系半導體層12的表面進行保護的表面保護膜（或者鈍化膜）起作用。在絕緣 膜14上，也可以進一步設置未圖不的例如膜厚為50?500nm的氮化娃（SiN)或者氧化娃 (SiO2)等的絕緣膜。
[0031] 源電極（第一電極）18與半導體區(qū)域11電連接。例如，源電極18設置于半導體 區(qū)域11的上方，并通過貫通GaN系半導體層12的導電部22進行連接。
[0032] 導電部22例如是金屬，金屬電極例如是以鋁（A1)、金（Au)為主成分的電極。導電 部22例如如下地形成：通過濺射法、電鍍將金屬材料埋入例如通過干蝕刻而形成于GaN系 半導體層12的孔。在導電部22與GaN系半導體層12之間也可以設置絕緣層。導電部22 與半導體區(qū)域11之間優(yōu)選為歐姆接觸。
[0033] 源電極18與半導體區(qū)域11成為相同電位。半導體基板10例如被固定于接地電 位。從使元件的工作穩(wěn)定的觀點出發(fā)，優(yōu)選半導體基板10被固定于接地電位。半導體區(qū)域 11和半導體基板10通過pn結而電分離。
[0034] 另外，在GaN系半導體層12上設置有將晶體管100與鄰接的元件進行分離的元件 分離區(qū)域24。元件分離區(qū)域24例如通過離子注入、臺面結構來形成。
[0035] 元件分離區(qū)域24形成為包圍晶體管100的活性區(qū)域。并且，半導體區(qū)域11設置 于活性區(qū)域的下方。晶體管100形成于半導體區(qū)域11的上方、優(yōu)選正上方。并且，優(yōu)選半 導體區(qū)域11的端部、即半導體區(qū)域11與半導體基板10的邊界處于元件分離區(qū)域24的正 下方。優(yōu)選在活性區(qū)域正下方的全部區(qū)域存在半導體區(qū)域11。
[0036] 另外，在絕緣膜14上也可以形成未圖示的場板結構。
[0037] 已知：在使用了GaN系半導體的半導體裝置中，在對源電極-漏電極間施加了高電 壓場強時，產(chǎn)生漏極電流減少的稱為電流崩塌的現(xiàn)象。電流崩塌被認為是形成于半導體裝 置的電流通路的電荷陷阱的原因。
[0038] 表1表示形成有HEMT的基板的電位與電流崩塌之間的關系。測定所使用的元件 是設置在硅基板上的GaN的工作層、和形成于AlGaN的阻擋層的HEMT。在測定中所使用的 元件未設置與本實施方式的半導體區(qū)域11相當?shù)膶?。柵極長度為1μm、柵極寬度為3_、 柵電極-漏電極間距離為15μm、柵電極-源電極間距離為1. 5μm。
[0039] 場強條件為，柵極電壓為-15V、漏極電壓為250V。另外，在接通電流的測定中，使 柵極電壓為0V、電流值為0. 5A，對接通電阻的初始值和施加場強后的值進行了比較。表中 的電流崩塌的值是將施加場強后的接通電阻的值除以初始的接通電阻的值而得到的數(shù)值。
[0040] 對將硅基板的電位固定于源電極的情況、固定于漏電極的情況以及使其浮動的情 況進行了評價。
[0041]【表1】
[0042]

【權利要求】
1. 一種半導體裝置，其特征在于，具備： 第一導電型的Si或者SiC的半導體基板； 上述半導體基板表面的第二導電型的半導體區(qū)域； 上述半導體基板上的GaN系半導體層；W及 橫型元件，設置于上述GaN系半導體層的上述半導體區(qū)域上方，具有與上述半導體區(qū) 域電連接的第一電極、W及第二電極。
2. 如權利要求1所述的半導體裝置，其特征在于， 在上述GaN系半導體層上的上述第一電極與第二電極之間設置有絕緣膜。
3. 如權利要求1所述的半導體裝置，其特征在于， 在上述半導體區(qū)域上設置有導電部，該導電部將上述第一電極與上述半導體區(qū)域電連 接且貫通上述GaN系半導體層。
4. 如權利要求1所述的半導體裝置，其特征在于， 還設置有包圍上述橫型元件的元件分離區(qū)域，上述半導體基板表面的上述半導體區(qū)域 的端部處于上述元件分離區(qū)域正下方。
5. 如權利要求1所述的半導體裝置，其特征在于， 上述橫型元件是具備源電極、柵電極W及漏電極的晶體管，上述第一電極是上述源電 極。
6. 如權利要求1所述的半導體裝置，其特征在于， 上述橫型元件是具備正電極和負電極的二極管，上述第一電極是上述正電極。
7. 如權利要求1所述的半導體裝置，其特征在于， 上述半導體基板固定于接地電位。
8. 如權利要求1所述的半導體裝置，其特征在于， 上述半導體基板是SOI基板，上述半導體區(qū)域設置于上述SOI基板中的SOI層。
9. 一種半導體裝置，其特征在于，具備： 第一導電型的Si或者SiC的半導體基板； 上述半導體基板表面的第二導電型的第一半導體區(qū)域W及第二半導體區(qū)域； 上述半導體基板上的GaN系半導體層； 第一橫型元件，設置于上述GaN系半導體層的上述第一半導體區(qū)域上方，具有與上述 第一半導體區(qū)域電連接的第一電極、W及第二電極；W及 第二橫型元件，設置于上述GaN系半導體層的上述第二半導體區(qū)域上方，具有與上述 第二半導體區(qū)域電連接的第H電極、W及第四電極。
10. 如權利要求9所述的半導體裝置，其特征在于， 在上述GaN系半導體層上的上述第一電極與第二電極之間、W及上述第H電極與第四 電極之間設置有絕緣膜。
11. 如權利要求9所述的半導體裝置，其特征在于， 在上述第一半導體區(qū)域上設置有第一導電部，該第一導電部將上述第一電極與上述第 一半導體區(qū)域電連接且貫通上述GaN系半導體層，在上述第二半導體區(qū)域上設置有第二導 電部，該第二導電部將上述第H電極與上述第二半導體區(qū)域電連接且貫通上述GaN系半導 體層。
12. 如權利要求9所述的半導體裝置，其特征在于， 在上述GaN系半導體層設置有分別包圍上述第一橫型元件和上述第二橫型元件的元 件分離區(qū)域，上述第一半導體區(qū)域的端部W及上述第二半導體區(qū)域的端部分別處于上述元 件分離區(qū)域的正下方。
13. 如權利要求9所述的半導體裝置，其特征在于， 上述第一橫型元件是具備第一源電極、第一柵電極W及第一漏電極的晶體管，上述第 一電極是上述第一源電極， 上述第二橫型元件是具備第二源電極、第二柵電極W及第二漏電極的晶體管，上述第 H電極是上述第二源電極。
14. 如權利要求9所述的半導體裝置，其特征在于， 上述第一橫型元件是具備源電極、柵電極W及漏電極的晶體管，上述第一電極是上述 源電極， 上述第二橫型元件是具備正電極和負電極的二極管，上述第H電極是上述正電極。
15. 如權利要求9所述的半導體裝置，其特征在于， 上述半導體基板固定于接地電位。
16. 如權利要求9所述的半導體裝置，其特征在于， 上述半導體基板是SOI基板，上述第一半導體區(qū)域W及上述第二半導體區(qū)域設置于上 述SOI基板中的SOI層。
【文檔編號】H01L29/423GK104347698SQ201410376832
【公開日】2015年2月11日 申請日期:2014年8月1日 優(yōu)先權日:2013年8月1日
【發(fā)明者】蔵口雅彥 申請人:株式會社東芝