晶片封裝體及其制造方法
【專利摘要】本發(fā)明揭露一種晶片封裝體及其制造方法，該晶片封裝體包括：一晶片，具有上表面、下表面及側(cè)壁，且包括一信號(hào)接墊區(qū)鄰近于上表面；一第一凹口沿著側(cè)壁自上表面朝下表面延伸；至少一個(gè)第二凹口自第一凹口的一第一底部朝下表面延伸；第一凹口及第二凹口還沿著上表面的一側(cè)邊橫向延伸，且第一凹口沿著側(cè)邊延伸的長(zhǎng)度大于第二凹口沿著側(cè)邊延伸的長(zhǎng)度；一重布線層電性連接信號(hào)接墊區(qū)且延伸至第二凹口內(nèi)。本發(fā)明可降低導(dǎo)電結(jié)構(gòu)/接線的最高部分，還使晶片具有足夠的結(jié)構(gòu)強(qiáng)度，進(jìn)而提升晶片封裝體的品質(zhì)。再者，本發(fā)明還可增加晶片封裝體的輸出信號(hào)的布局彈性。
【專利說(shuō)明】晶片封裝體及其制造方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明有關(guān)于一種晶片封裝技術(shù)，特別為有關(guān)于一種晶片封裝體及其制造方法。

【背景技術(shù)】
[0002]晶片封裝制程是形成電子產(chǎn)品過(guò)程中的重要步驟。晶片封裝體除了將晶片保護(hù)于其中，使其免受外界環(huán)境污染外，還提供晶片內(nèi)部電子元件與外界的電性連接通路。傳統(tǒng)晶片封裝體的制程涉及多道的圖案化制程與材料沉積制程，不僅耗費(fèi)生產(chǎn)成本，亦需較長(zhǎng)的制程時(shí)間。
[0003]因此，有必要尋求一種新穎的晶片封裝體及其制造方法，其能夠解決或改善上述的問(wèn)題，并提供更為簡(jiǎn)化與快速的晶片封裝技術(shù)。


【發(fā)明內(nèi)容】

[0004]本發(fā)明實(shí)施例提供一種晶片封裝體，包括一晶片，其具有上表面、下表面及側(cè)壁，且包括一信號(hào)接墊區(qū)鄰近于上表面。一第一凹口沿著側(cè)壁自上表面朝下表面延伸。至少一個(gè)第二凹口自第一凹口的一第一底部朝下表面延伸。第一凹口及第二凹口還沿著上表面的一側(cè)邊橫向延伸，且第一凹口沿著側(cè)邊延伸的長(zhǎng)度大于第二凹口沿著側(cè)邊延伸的長(zhǎng)度。一重布線層電性連接信號(hào)接墊區(qū)且延伸至第二凹口內(nèi)。
[0005]本發(fā)明實(shí)施例提供一種晶片封裝體的制造方法，包括提供一晶圓，其包括多個(gè)晶片，每一晶片具有一上表面及一下表面且包括一信號(hào)接墊區(qū)鄰近于上表面。形成一第一凹口，自上表面朝下表面延伸。形成至少一個(gè)第二凹口，自第一凹口的一第一底部朝下表面延伸。形成一重布線層，電性連接信號(hào)接墊區(qū)且延伸至第二凹口內(nèi)。切割晶圓以分離晶片，使得每一晶片具有一側(cè)壁，且第一凹口沿著側(cè)壁延伸。第一凹口及第二凹口還沿著上表面的一側(cè)邊橫向延伸，且第一凹口沿著側(cè)邊延伸的長(zhǎng)度大于第二凹口沿著側(cè)邊延伸的長(zhǎng)度。
[0006]本發(fā)明可降低導(dǎo)電結(jié)構(gòu)/接線的最高部分，還使晶片具有足夠的結(jié)構(gòu)強(qiáng)度，進(jìn)而提升晶片封裝體的品質(zhì)。再者，本發(fā)明還可增加晶片封裝體的輸出信號(hào)的布局彈性。

【專利附圖】

【附圖說(shuō)明】
[0007]圖1至6繪示出根據(jù)本發(fā)明一實(shí)施例的晶片封裝體的制造方法的剖面示意圖。
[0008]圖7繪示出根據(jù)本發(fā)明一實(shí)施例的晶片封裝體的平面示意圖。
[0009]圖8繪示出圖7中晶片封裝體的部分P的放大立體圖。
[0010]其中，附圖中符合的簡(jiǎn)單說(shuō)明如下:
[0011]100 晶片；
[0012]10a 上表面；
[0013]10b 下表面；
[0014]101、102、103、104 側(cè)邊；
[0015]140、260 絕緣層；
[0016]150 基底；
[0017]160信號(hào)接墊區(qū)；
[0018]200感測(cè)區(qū)或元件區(qū)；
[0019]220 第一凹口；
[0020]220a 第一側(cè)壁；
[0021]220b 第一底部；
[0022]230 第二凹口 ；
[0023]230a 第二側(cè)壁；
[0024]230b 第二底部；
[0025]280重布線層；
[0026]300 保護(hù)層；
[0027]320、340 開口 ；
[0028]360 粘著層；
[0029]380晶片、中介層或電路板；
[0030]440導(dǎo)電結(jié)構(gòu)/接線；
[0031]440a 第一端點(diǎn)；
[0032]440b 第二端點(diǎn)；
[0033]440c最高部分；
[0034]D1、D2 深度；
[0035]L1、L2 長(zhǎng)度；
[0036]P 部分；
[0037]SC切割道；
[0038]WU W2 寬度。

【具體實(shí)施方式】
[0039]以下將詳細(xì)說(shuō)明本發(fā)明實(shí)施例的制作與使用方式。然應(yīng)注意的是，本發(fā)明提供許多可供應(yīng)用的發(fā)明概念，其可以多種特定型式實(shí)施。文中所舉例討論的特定實(shí)施例僅為制造與使用本發(fā)明的特定方式，非用以限制本發(fā)明的范圍。此外，在不同實(shí)施例中可能使用重復(fù)的標(biāo)號(hào)或標(biāo)示。這些重復(fù)僅為了簡(jiǎn)單清楚地?cái)⑹霰景l(fā)明，不代表所討論的不同實(shí)施例及/或結(jié)構(gòu)之間具有任何關(guān)連性。再者，當(dāng)述及一第一材料層位于一第二材料層上或之上時(shí)，包括第一材料層與第二材料層直接接觸或間隔有一或更多其他材料層的情形。
[0040]本發(fā)明一實(shí)施例的晶片封裝體可用以封裝感測(cè)晶片，例如指紋辨識(shí)器等生物辨識(shí)晶片。然其應(yīng)用不限于此，例如在本發(fā)明的晶片封裝體的實(shí)施例中，其可應(yīng)用于各種包含有源元件或無(wú)源元件(active or passive elements)、數(shù)字電路或模擬電路(digital oranalog circuits)等集成電路的電子元件(electronic components),例如是有關(guān)于光電兀件(opto electronic devices)、微機(jī)電系統(tǒng)(Micro Electro Mechanical System,MEMS)、微流體系統(tǒng)(micro fluidic systems)、或利用熱、光線、電容及壓力等物理量變化來(lái)測(cè)量的物理感測(cè)器(Physical Sensor)。特別是可選擇使用晶圓級(jí)封裝(wafer scalepackage, WSP)的部分或全部制程對(duì)影像感測(cè)元件、發(fā)光二極管(light-emitting d1des,LEDs)、太陽(yáng)能電池(solar cells)、射頻元件(RF circuits)、加速計(jì)(accelerators)、陀螺儀(gyroscopes)、微制動(dòng)器(micro actuators)、表面聲波兀件(surface acoustic wavedevices)、壓力感測(cè)器(process sensors)或噴墨頭(ink printer heads)等半導(dǎo)體晶片進(jìn)行封裝。
[0041]其中上述晶圓級(jí)封裝制程主要是指在晶圓階段完成封裝步驟后，再予以切割成獨(dú)立的封裝體，然而，在一特定實(shí)施例中，例如將已分離的半導(dǎo)體晶片重新分布在一承載晶圓上，再進(jìn)行封裝制程，亦可稱之為晶圓級(jí)封裝制程。另外，上述晶圓級(jí)封裝制程亦適用于通過(guò)堆疊(stack)方式安排具有集成電路的多片晶圓，以形成多層集成電路(mult1-layerintegrated circuit devices)的晶片封裝體。
[0042]請(qǐng)參照?qǐng)D6，其繪示出根據(jù)本發(fā)明一實(shí)施例的晶片封裝體的剖面示意圖。為了簡(jiǎn)化圖式，此處僅繪示出一部分的晶片封裝體。在本實(shí)施例中，晶片封裝體包括一晶片100、一第一凹口 220、一第二凹口 230 及一重布線層(redistribut1n layer，RDL) 280。晶片 100 具有一上表面10a及一下表面100b。在一實(shí)施例中，晶片100包括鄰近于上表面10a的一絕緣層140以及鄰近于下表面10b的一下層基底150，一般而言，絕緣層140可由層間介電層(interlayer dielectric, ILD)、金屬間介電層(inter-metal dielectric, IMD)及覆蓋的鈍化層(passivat1n)組成。在本實(shí)施例中，絕緣層140可包括無(wú)機(jī)材料,例如氧化娃、氮化硅、氮氧化硅、金屬氧化物或前述的組合或其他適合的絕緣材料。在本實(shí)施例中，基底150可包括娃或其他半導(dǎo)體材料。
[0043]在本實(shí)施例中，晶片100可包括一信號(hào)接墊區(qū)160以及一感測(cè)區(qū)或元件區(qū)200，其可鄰近于上表面100a。在一實(shí)施例中，信號(hào)接墊區(qū)160包括多個(gè)導(dǎo)電墊，其可為單層導(dǎo)電層或具有多層的導(dǎo)電層結(jié)構(gòu)。為簡(jiǎn)化圖式，此處僅以單層導(dǎo)電層作為范例說(shuō)明，且僅繪示出絕緣層140內(nèi)的一個(gè)導(dǎo)電墊作為范例說(shuō)明。在本實(shí)施例中，絕緣層140內(nèi)可包括一個(gè)或一個(gè)以上的開口，暴露出對(duì)應(yīng)的導(dǎo)電墊。
[0044]在一實(shí)施例中，晶片100的感測(cè)區(qū)或元件區(qū)200內(nèi)包括一感測(cè)元件，其可用以感測(cè)生物特征，亦即晶片100是一生物感測(cè)晶片(例如，指紋辨識(shí)晶片)。在另一實(shí)施例中，晶片100用以感測(cè)環(huán)境特征，例如晶片100可包括一溫度感測(cè)元件、一濕度感測(cè)元件、一壓力感測(cè)元件、一電容感測(cè)元件或其他適合的感測(cè)元件。又一實(shí)施例中，晶片100可包括一影像感測(cè)元件。在一實(shí)施例中，晶片100內(nèi)的感測(cè)元件可通過(guò)絕緣層140內(nèi)的內(nèi)連線結(jié)構(gòu)(未繪示)與信號(hào)接墊區(qū)160電性連接。
[0045]在一實(shí)施例中，第一凹口 220位于感測(cè)區(qū)或元件區(qū)200及信號(hào)接墊區(qū)160外側(cè)，并沿著晶片100的一側(cè)壁自上表面10a朝下表面10b延伸，以暴露出下層基底150。在其他實(shí)施例中，第一凹口 220可位于感測(cè)區(qū)或元件區(qū)200外側(cè)，并暴露出下層基底150。
[0046]第一凹口 220具有一第一側(cè)壁220a及一第一底部220b。在一實(shí)施例中，第一凹口220的第一側(cè)壁220a為絕緣層140的一邊緣。再者，第一底部220b可位于或低于絕緣層140與基底150之間的界面。在一實(shí)施例中，第一側(cè)壁220a可大致上垂直于上表面100a。在其他實(shí)施例中，第一側(cè)壁220a可大致上傾斜于上表面100a。另外，第一底部220b并不限定于與上表面10a平行。
[0047]在一實(shí)施例中，第一凹口 220橫向地延伸橫跨上表面10a的四個(gè)側(cè)邊101、102、103及104的全部長(zhǎng)度，使得側(cè)邊101、102、103及104朝上表面10a的內(nèi)側(cè)退縮，如圖7所示。在另一實(shí)施例中，第一凹口 220可橫向地延伸橫跨上表面10a的側(cè)邊101的全部長(zhǎng)度且還沿著相鄰的側(cè)邊102或側(cè)邊103的一部分或全部長(zhǎng)度延伸，而未沿著側(cè)邊104延伸。又另一實(shí)施例中，第一凹口 220可橫向地延伸橫跨上表面10a的側(cè)邊101的全部長(zhǎng)度且還沿著相鄰的兩個(gè)側(cè)邊102及103的一部分或全部長(zhǎng)度延伸，而未沿著側(cè)邊104延伸。在其他實(shí)施例中，第一凹口 220可沿著側(cè)邊101的一部分或全部長(zhǎng)度橫向地延伸，而未沿著側(cè)邊102,103 及 104 延伸。
[0048]第二凹口 230沿著晶片100的側(cè)壁自第一凹口 220的第一底部220b朝下表面10b延伸，且第二凹口 230具有一第二側(cè)壁230a及一第二底部230b。在本實(shí)施例中，第二側(cè)壁230a可大致上垂直于上表面100a。在其他實(shí)施例中，第二側(cè)壁230a可大致上傾斜于上表面100a。另外,第二底部230b并不限定于與上表面10a平行。
[0049]在本實(shí)施例中，如圖7及圖8所示，晶片封裝體可包括多個(gè)獨(dú)立的第二凹口 230，其自第一底部220b朝下表面10b延伸，并分別沿著上表面10a的側(cè)邊101、102、103及104的一部分長(zhǎng)度延伸。再者，第一凹口 220沿著側(cè)邊101橫向延伸的長(zhǎng)度LI大于第二凹口230沿著側(cè)邊101橫向延伸的長(zhǎng)度L2。相似地，第一凹口 220沿著側(cè)邊102、103或104橫向延伸的長(zhǎng)度大于對(duì)應(yīng)的第二凹口 230沿著同一側(cè)邊102、103或104橫向延伸的長(zhǎng)度。另夕卜，雖然未繪示于圖式中，可以理解的是，只要第一凹口 220沿著上表面10a的側(cè)邊橫向延伸的長(zhǎng)度大于對(duì)應(yīng)的第二凹口 230沿著同一側(cè)邊橫向延伸的長(zhǎng)度，第一凹口 220的長(zhǎng)度、第二凹口 230的位置、數(shù)量及尺寸皆可具有其他的配置方式。舉例來(lái)說(shuō)，晶片封裝體可僅具有一個(gè)第二凹口 230沿著上表面10a的側(cè)邊101、102、103或104的一部分長(zhǎng)度橫向地延伸，而第一凹口 220可沿著同一側(cè)邊的全部長(zhǎng)度橫向地延伸。
[0050]在本實(shí)施例中，第一凹口 220的深度Dl小于第二凹口 230的深度D2，如圖3所示。再者，第一底部220b的寬度Wl小于第二底部230b的寬度W2。
[0051]在一實(shí)施例中，可選擇性設(shè)置一絕緣層260以順應(yīng)性設(shè)置于晶片100的上表面10a上。絕緣層260經(jīng)由第一凹口 220而延伸至第二側(cè)壁230a及第二底部230b，并暴露出一部分的信號(hào)接墊區(qū)160。在本實(shí)施例中，絕緣層260可包括無(wú)機(jī)材料，例如氧化硅、氮化硅、氮氧化硅、金屬氧化物或前述的組合，或其他適合的絕緣材料。
[0052]圖案化的重布線層280順應(yīng)性設(shè)置于絕緣層260上。重布線層280延伸至第二側(cè)壁230a及第二底部230b上，并電性連接至暴露出的信號(hào)接墊區(qū)160。在一實(shí)施例中，重布線層280未延伸至第二底部230b的邊緣。在一實(shí)施例中，當(dāng)基底150包括半導(dǎo)體材料時(shí)，重布線層280可通過(guò)絕緣層260與半導(dǎo)體材料電性絕緣。在一實(shí)施例中，重布線層280可包括銅、鋁、金、鉬、鎳、錫、前述的組合、導(dǎo)電高分子材料、導(dǎo)電陶瓷材料(例如，氧化銦錫或氧化銦鋅)或其他適合的導(dǎo)電材料。
[0053]一保護(hù)(protect1n)層300順應(yīng)性設(shè)置于重布線層280及絕緣層260上，且延伸至第一凹口 220及第二凹口 230內(nèi)。保護(hù)層300內(nèi)包括一個(gè)或一個(gè)以上的開口，暴露出重布線層280的一部分。在本實(shí)施例中，保護(hù)層300內(nèi)包括開口 320及340，分別暴露出信號(hào)接墊區(qū)160上及第二凹口 230內(nèi)的重布線層280。在另一實(shí)施例中，保護(hù)層300內(nèi)可僅包括開口 340，例如保護(hù)層300完全覆蓋信號(hào)接墊區(qū)160上的重布線層280。在其他實(shí)施例中，保護(hù)層300內(nèi)可包括暴露出第二凹口 230內(nèi)的重布線層280的多個(gè)開口 340。在本實(shí)施例中，保護(hù)層300可包括無(wú)機(jī)材料，例如，氧化硅、氮化硅、氮氧化硅、金屬氧化物或前述的組合，或其他適合的絕緣材料。
[0054]另一晶片(例如，處理器)、中介層(interposer)或電路板380可通過(guò)一粘著層(例如，粘著膠(glue)) 360貼附于晶片100的下表面100b，且通過(guò)延伸至第二凹口 230內(nèi)的重布線層280及一導(dǎo)電結(jié)構(gòu)440 (例如，導(dǎo)電凸塊或接線)而與信號(hào)接墊區(qū)160電性連接。在其他實(shí)施例中，可另外將一電路板(未繪示)設(shè)置于晶片或中介層380下方，而形成晶片堆疊封裝體。以接線作為導(dǎo)電結(jié)構(gòu)為例，接線440具有一第一端點(diǎn)440a及一第二端點(diǎn)440b。第一端點(diǎn)440a設(shè)置于延伸至第二凹口 230內(nèi)的重布線層280上，且通過(guò)開口 340與重布線層280電性連接，而第二端點(diǎn)440b設(shè)置于晶片、中介層或電路板380上且與其電性連接。在其他實(shí)施例中，接線440的第一端點(diǎn)440a可設(shè)置于信號(hào)接墊區(qū)160上的重布線層280上，且通過(guò)開口 320與重布線層280電性連接。
[0055]在一實(shí)施例中，接線440的一最高部分440c低于上表面100a。在其他實(shí)施例中，接線440的最高部分440c可突出于上表面100a。再者，接線440可包括金或其他適合的導(dǎo)電材料。
[0056]一封裝層(encapsulant,未繪示)可選擇性(opt1nally)覆蓋導(dǎo)電結(jié)構(gòu)440及一部分的晶片100，或還可延伸至上表面10a上，以于感測(cè)區(qū)或元件區(qū)200上方形成一扁平化接觸表面。在本實(shí)施例中，封裝層(encapsulant)可由形塑材料(molding material)或密封材料(sealing material)所構(gòu)成。
[0057]根據(jù)本發(fā)明的上述實(shí)施例，由于晶片100包括第一凹口 220及第二凹口 230，且一部分的導(dǎo)電結(jié)構(gòu)/接線440設(shè)置于其中，因此可降低晶片封裝體的尺寸。當(dāng)通過(guò)第一凹口220及第二凹口 230使得導(dǎo)電結(jié)構(gòu)/接線440的最高部分440c低于上表面10a時(shí)，晶片封裝體的尺寸可進(jìn)一步降低。再者，當(dāng)封裝層還延伸至上表面10a而于感測(cè)區(qū)或元件區(qū)200上方形成一扁平化接觸表面時(shí)，可通過(guò)第一凹口 220及第二凹口 230大幅降低感測(cè)區(qū)或元件區(qū)200上方的封裝層的厚度，因此可提升感測(cè)區(qū)或元件區(qū)200的靈敏度。
[0058]以下配合圖1至6說(shuō)明本發(fā)明一實(shí)施例的晶片封裝體的制造方法，其中圖1至6繪示出根據(jù)本發(fā)明一實(shí)施例的晶片封裝體的制造方法的剖面示意圖。
[0059]請(qǐng)參照?qǐng)D1，提供具有多個(gè)晶片區(qū)120的晶圓。晶片區(qū)120定義出多個(gè)晶片100,且切割道SC定義于晶片區(qū)120之間。為了簡(jiǎn)化圖式，此處僅繪示出單一晶片區(qū)120的一部分。晶片100具有一上表面10a及一下表面100b。在一實(shí)施例中，晶片100包括鄰近于上表面10a的一絕緣層140以及鄰近于下表面10b的一下層基底150，一般而言，絕緣層140可由層間介電層(ILD)、金屬間介電層(IMD)及覆蓋的鈍化層(passivat1n)組成。在本實(shí)施例中，絕緣層140可包括無(wú)機(jī)材料，例如氧化硅、氮化硅、氮氧化硅、金屬氧化物或前述的組合或其他適合的絕緣材料。在本實(shí)施例中，基底150可包括硅或其他半導(dǎo)體材料。
[0060]在本實(shí)施例中，每一晶片區(qū)120內(nèi)的晶片100可包括一信號(hào)接墊區(qū)160以及一感測(cè)區(qū)或元件區(qū)200，其可鄰近于上表面100a。在一實(shí)施例中，信號(hào)接墊區(qū)160包括多個(gè)導(dǎo)電墊，其可為單層導(dǎo)電層或具有多層的導(dǎo)電層結(jié)構(gòu)。為簡(jiǎn)化圖式，此處僅以單層導(dǎo)電層作為范例說(shuō)明，且僅繪示出絕緣層140內(nèi)的一個(gè)導(dǎo)電墊作為范例說(shuō)明。在本實(shí)施例中，絕緣層140內(nèi)可包括一個(gè)或一個(gè)以上的開口，暴露出對(duì)應(yīng)的導(dǎo)電墊。
[0061]在一實(shí)施例中，晶片100的感測(cè)區(qū)或元件區(qū)200內(nèi)包括一感測(cè)元件，其可用以感測(cè)生物特征，亦即晶片100是一生物感測(cè)晶片(例如，指紋辨識(shí)晶片)。在另一實(shí)施例中，晶片100用以感測(cè)環(huán)境特征，例如晶片100可包括一溫度感測(cè)元件、一濕度感測(cè)元件、一壓力感測(cè)元件、一電容感測(cè)元件或其他適合的感測(cè)元件。又一實(shí)施例中，晶片100可包括一影像感測(cè)元件。在一實(shí)施例中，晶片100內(nèi)的感測(cè)元件可通過(guò)絕緣層140內(nèi)的內(nèi)連線結(jié)構(gòu)(未繪示)與信號(hào)接墊區(qū)160電性連接。
[0062]請(qǐng)參照?qǐng)D2，可通過(guò)微影制程及蝕刻制程(例如，干蝕刻制程、濕蝕刻制程、等離子蝕刻制程、反應(yīng)性離子蝕刻制程或其他適合的制程)或切割制程，在每一晶片區(qū)120內(nèi)的晶片100內(nèi)形成一第一凹口 220。每一晶片區(qū)120內(nèi)的第一凹口 220形成于感測(cè)區(qū)或元件區(qū)200及信號(hào)接墊區(qū)160外側(cè)，并沿著晶片區(qū)120之間的切割道SC自上表面10a朝下表面10b延伸，以暴露出下層基底150。在其他實(shí)施例中，第一凹口 220可形成于感測(cè)區(qū)或元件區(qū)200夕卜側(cè)，并暴露出下層基底150。
[0063]第一凹口 220具有一第一側(cè)壁220a及一第一底部220b。在一實(shí)施例中，第一凹口220的第一側(cè)壁220a為絕緣層140的一邊緣。再者，第一底部220b可位于或低于絕緣層140與基底150之間的界面。在一實(shí)施例中，第一側(cè)壁220a可大致上垂直于上表面100a。在其他實(shí)施例中，第一側(cè)壁220a可大致上傾斜于上表面100a。另外，第一底部220b并不限定于與上表面10a平行。
[0064]請(qǐng)參照?qǐng)D3，可通過(guò)微影制程及蝕刻制程(例如，干蝕刻制程、濕蝕刻制程、等離子蝕刻制程、反應(yīng)性離子蝕刻制程或其他適合的制程)或切割制程，在每一晶片區(qū)120內(nèi)的晶片100內(nèi)形成一個(gè)或一個(gè)以上的第二凹口 230。每一晶片區(qū)120內(nèi)的第二凹口 230沿著晶片區(qū)120之間的切割道SC自第一凹口 220的第一底部220b朝下表面10b延伸。第二凹口 230具有一第二側(cè)壁230a及一第二底部230b。在本實(shí)施例中，第二側(cè)壁230a可大致上垂直于上表面100a。在其他實(shí)施例中，第二側(cè)壁230a可大致上傾斜于上表面100a。另外，第二底部230b并不限定于與上表面10a平行。
[0065]在本實(shí)施例中，第一凹口 220的深度Dl小于第二凹口 230的深度D2，如圖3所示。再者，第一底部220b的寬度Wl小于第二底部230b的寬度W2，如圖6所示。
[0066]請(qǐng)參照?qǐng)D4，可通過(guò)沉積制程(例如，涂布制程、物理氣相沉積制程、化學(xué)氣相沉積制程或其他適合的制程)，在晶片100的上表面10a上順應(yīng)性形成一選擇性的絕緣層260，其經(jīng)由第一凹口 220而延伸至第二側(cè)壁230a及第二底部230b。在本實(shí)施例中，絕緣層260可包括無(wú)機(jī)材料，例如氧化硅、氮化硅、氮氧化硅、金屬氧化物或前述的組合，或其他適合的絕緣材料。
[0067]接著，可通過(guò)微影制程及蝕刻制程(例如，干蝕刻制程、濕蝕刻制程、等離子蝕刻制程、反應(yīng)性離子蝕刻制程或其他適合的制程)，去除信號(hào)接墊區(qū)160上方的絕緣層260，以暴露出一部分的信號(hào)接墊區(qū)160。接著，可通過(guò)沉積制程(例如，涂布制程、物理氣相沉積制程、化學(xué)氣相沉積制程、電鍍制程、無(wú)電鍍制程或其他適合的制程)、微影制程及蝕刻制程，在絕緣層260上形成一圖案化的重布線層280。重布線層280延伸至第二側(cè)壁230a及第二底部230b上，并電性連接至暴露出的信號(hào)接墊區(qū)160。在一實(shí)施例中，重布線層280未延伸至第二底部230b的邊緣。在一實(shí)施例中，當(dāng)基底150包括半導(dǎo)體材料時(shí)，重布線層280可通過(guò)絕緣層260與半導(dǎo)體材料電性絕緣。在一實(shí)施例中，重布線層280可包括銅、鋁、金、鉬、鎳、錫、前述的組合、導(dǎo)電高分子材料、導(dǎo)電陶瓷材料(例如，氧化銦錫或氧化銦鋅)或其他適合的導(dǎo)電材料。
[0068]請(qǐng)參照?qǐng)D5，可通過(guò)沉積制程(例如，涂布制程、物理氣相沉積制程、化學(xué)氣相沉積制程或其他適合的制程)，在重布線層280及絕緣層260上順應(yīng)性形成一保護(hù)層300，其延伸至第一凹口 220及第二凹口 230內(nèi)。在本實(shí)施例中，保護(hù)層300可包括無(wú)機(jī)材料，例如，氧化硅、氮化硅、氮氧化硅、金屬氧化物或前述的組合，或其他適合的絕緣材料。
[0069]接著，可通過(guò)微影制程及蝕刻制程(例如，干蝕刻制程、濕蝕刻制程、等離子蝕刻制程、反應(yīng)性離子蝕刻制程或其他適合的制程)，在保護(hù)層300內(nèi)形成一個(gè)或一個(gè)以上的開口，暴露出重布線層280的一部分。在本實(shí)施例中，開口 320及340形成于保護(hù)層300內(nèi)，以分別暴露出信號(hào)接墊區(qū)160上及第二凹口 230內(nèi)的重布線層280。在另一實(shí)施例中，保護(hù)層300內(nèi)可僅包括開口 340，例如保護(hù)層300完全覆蓋信號(hào)接墊區(qū)160上的重布線層280。在其他實(shí)施例中，保護(hù)層300內(nèi)可包括暴露出第二凹口 230內(nèi)的重布線層280的多個(gè)開口340?？梢岳斫獾氖?，保護(hù)層300內(nèi)的開口的數(shù)量及位置取決于設(shè)計(jì)需求而不限定于此。
[0070]接著，沿著晶片區(qū)120之間的切割道SC，對(duì)晶圓進(jìn)行切割制程，以形成多個(gè)獨(dú)立的晶片100。在進(jìn)行切割制程之后，每一晶片的第一凹口 220沿著晶片100的側(cè)壁自上表面10a朝下表面10b延伸，且第二凹口 230沿著晶片100的側(cè)壁自第一底部220b朝下表面10b延伸。在一實(shí)施例中，第一凹口 220橫向地延伸至上表面10a的四個(gè)角落，且連續(xù)地延伸橫跨側(cè)邊101、102、103及104的全部長(zhǎng)度，使得側(cè)邊101、102、103及104朝上表面10a的內(nèi)側(cè)退縮，如圖7所不。在另一實(shí)施例中，第一凹口 220可橫向地延伸橫跨上表面10a的側(cè)邊101的全部長(zhǎng)度且還沿著相鄰的側(cè)邊102或側(cè)邊103的一部分或全部長(zhǎng)度延伸，而未沿著側(cè)邊104延伸。又另一實(shí)施例中，第一凹口 220可橫向地延伸橫跨上表面10a的側(cè)邊101的全部長(zhǎng)度且還沿著相鄰的兩個(gè)側(cè)邊102及103的一部分或全部長(zhǎng)度延伸，而未沿著側(cè)邊104延伸。在其他實(shí)施例中，第一凹口 220可沿著側(cè)邊101的一部分或全部長(zhǎng)度橫向地延伸，而未沿著側(cè)邊102、103及104延伸。
[0071]在本實(shí)施例中，如圖7及圖8所示，晶片封裝體可包括多個(gè)獨(dú)立的第二凹口 230，其自第一底部220b朝下表面10b延伸，并分別沿著上表面10a的側(cè)邊101、102、103及104的一部分長(zhǎng)度延伸。再者，第一凹口 220沿著側(cè)邊101橫向延伸的長(zhǎng)度LI大于第二凹口230沿著側(cè)邊101橫向延伸的長(zhǎng)度L2。相似地，第一凹口 220沿著側(cè)邊102、103或104橫向延伸的長(zhǎng)度大于對(duì)應(yīng)的第二凹口 230沿著同一側(cè)邊102、103或104橫向延伸的長(zhǎng)度。另夕卜，雖然未繪示于圖式中，可以理解的是，當(dāng)?shù)谝话伎?220延伸橫跨上表面10a的一側(cè)邊的全部長(zhǎng)度或?qū)挾葧r(shí)，沿著同一側(cè)邊橫向延伸的第二凹口 230可具有各種配置方式。
[0072]在本實(shí)施例中，晶片100包括由第一側(cè)壁220a、第一底部220b、第二側(cè)壁230a及第二底部230b所構(gòu)成的階梯狀(st印-like)側(cè)壁，以及由第一側(cè)壁220a及第一底部220b所構(gòu)成的相鄰的懸崖狀(cliff-form)側(cè)壁，如圖8所示，其中圖8繪示出圖7中晶片封裝體的部分P的放大立體圖。
[0073]可以理解的是，圖1至圖8中第二凹口 230的數(shù)量?jī)H作為范例說(shuō)明，并不限定于此，其實(shí)際數(shù)量取決于設(shè)計(jì)需求。舉例來(lái)說(shuō)，在一實(shí)施例中，可通過(guò)進(jìn)行多次切割制程或多次微影制程及蝕刻制程，在晶片100內(nèi)形成兩個(gè)或兩個(gè)以上連續(xù)的第二凹口 230，使得晶片100可包括由第一側(cè)壁220a、第一底部220b、多個(gè)第二側(cè)壁230a及多個(gè)第二底部230b所構(gòu)成的多階狀(mult1-step)側(cè)壁。
[0074]請(qǐng)參照?qǐng)D6，可通過(guò)一粘著層(例如，粘著膠)360，將另一晶片(例如，處理器)、中介層(interposer)或電路板380貼附于獨(dú)立的晶片100的下表面100b,且通過(guò)延伸至第二凹口 230內(nèi)的重布線層280及一導(dǎo)電結(jié)構(gòu)440 (例如，導(dǎo)電凸塊或接線)而與信號(hào)接墊區(qū)160電性連接。在其他實(shí)施例中，可另外將一電路板(未繪示)設(shè)置于晶片或中介層380下方，而形成晶片堆疊封裝體。
[0075]以接線為例,可通過(guò)焊接(Wire Bonding)制程,形成具有一第一端點(diǎn)440a及一第二端點(diǎn)440b的一接線440。接線440的第一端點(diǎn)440a形成于延伸至第二凹口 230內(nèi)的重布線層280上，且通過(guò)開口 340與重布線層280電性連接。接線440的第二端點(diǎn)440b形成于晶片、中介層或電路板380上且與其電性連接。舉例來(lái)說(shuō)，接線440的第二端點(diǎn)440b可為焊接的起始點(diǎn)，而后續(xù)才形成接線440的第一端點(diǎn)440a。在其他實(shí)施例中，接線440的第一端點(diǎn)440a可形成于信號(hào)接墊區(qū)160上的重布線層280上，且通過(guò)開口 320與重布線層280電性連接。
[0076]在一實(shí)施例中，接線440的最高部分440c低于上表面100a。在其他實(shí)施例中，接線440的最高部分440c可突出于上表面100a。再者，接線440可包括金或其他適合的導(dǎo)電材料。由于晶片100包括第一凹口 220及第二凹口 230，因此晶片100與晶片、中介層或電路板380之間的導(dǎo)電路徑可經(jīng)由晶片100的側(cè)壁自上表面10a向下引導(dǎo)。
[0077]在一實(shí)施例中，可通過(guò)模塑成型(molding)制程或其他適合的制程，在晶片100上形成一封裝層(未繪示)，其可選擇性覆蓋導(dǎo)電結(jié)構(gòu)440及一部分的晶片100，或還可延伸至上表面10a上，以于感測(cè)區(qū)或元件區(qū)200上方形成一扁平化接觸表面。在本實(shí)施例中，封裝層可包括形塑材料或密封材料。
[0078]在一實(shí)施例中，通過(guò)形成第一凹口 220及第二凹口 230，導(dǎo)電結(jié)構(gòu)/接線440的最高部分440c可低于上表面100a，使得晶片封裝體的整體高度可大幅降低。再者，由于感測(cè)區(qū)或元件區(qū)200上方的封裝層的厚度也可通過(guò)第一凹口 220及第二凹口 230進(jìn)一步降低，因此可提升感測(cè)區(qū)或元件區(qū)200的感測(cè)敏感度。
[0079]根據(jù)本發(fā)明的上述實(shí)施例，通過(guò)在晶片100內(nèi)連續(xù)地形成第一凹口 220及第二凹口 230，而并非僅形成單一凹口且將其直接向下延伸而去除過(guò)多基底材料，除了可以盡可能降低導(dǎo)電結(jié)構(gòu)/接線440的最高部分之外，還能夠使晶片100具有足夠的結(jié)構(gòu)強(qiáng)度，并避免絕緣層140與基底150之間的界面出現(xiàn)底切現(xiàn)象，進(jìn)而提升晶片封裝體的品質(zhì)。再者，第一凹口 220橫跨晶片100的全部長(zhǎng)度或?qū)挾?，可增加晶片封裝體的輸出信號(hào)的布局彈性。
[0080]以上所述僅為本發(fā)明較佳實(shí)施例，然其并非用以限定本發(fā)明的范圍，任何熟悉本項(xiàng)技術(shù)的人員，在不脫離本發(fā)明的精神和范圍內(nèi)，可在此基礎(chǔ)上做進(jìn)一步的改進(jìn)和變化，因此本發(fā)明的保護(hù)范圍當(dāng)以本申請(qǐng)的權(quán)利要求書所界定的范圍為準(zhǔn)。
【權(quán)利要求】
1.一種晶片封裝體，其特征在于，包括: 一晶片，具有一上表面、一下表面及一側(cè)壁，其中該晶片包括一信號(hào)接墊區(qū)鄰近于該上表面； 一第一凹口，沿著該側(cè)壁自該上表面朝該下表面延伸； 至少一個(gè)第二凹口，自該第一凹口的一第一底部朝該下表面延伸，其中該第一凹口及該至少一個(gè)第二凹口還沿著該上表面的一側(cè)邊橫向延伸，且該第一凹口沿著該側(cè)邊延伸的長(zhǎng)度大于該第二凹口沿著該側(cè)邊延伸的長(zhǎng)度；以及 一重布線層，電性連接該信號(hào)接墊區(qū)且延伸至該至少一個(gè)第二凹口內(nèi)。
2.根據(jù)權(quán)利要求1所述的晶片封裝體，其特征在于，該晶片包括一絕緣層鄰近于該上表面及一基底鄰近于該下表面，且該第一底部位于或低于該絕緣層與該基底之間的界面。
3.根據(jù)權(quán)利要求1所述的晶片封裝體，其特征在于，該第一凹口延伸橫跨該上表面的該側(cè)邊的全部長(zhǎng)度。
4.根據(jù)權(quán)利要求3所述的晶片封裝體，其特征在于，該第一凹口還沿著該上表面相鄰于該側(cè)邊的一另一側(cè)邊的至少一部分長(zhǎng)度延伸。
5.根據(jù)權(quán)利要求4所述的晶片封裝體，其特征在于，該晶片封裝體包括多個(gè)第二凹口，所述第二凹口分別沿著該上表面的該側(cè)邊及相鄰的該另一側(cè)邊延伸。
6.根據(jù)權(quán)利要求3所述的晶片封裝體，其特征在于，該第一凹口還沿著該上表面相鄰于該側(cè)邊的兩側(cè)邊的至少一部分長(zhǎng)度延伸。
7.根據(jù)權(quán)利要求6所述的晶片封裝體，其特征在于，該晶片封裝體包括多個(gè)第二凹口，所述第二凹口分別沿著該上表面的該側(cè)邊及相鄰的該兩側(cè)邊延伸。
8.根據(jù)權(quán)利要求1所述的晶片封裝體，其特征在于，該第一凹口的深度小于該至少一個(gè)第二凹口的深度。
9.根據(jù)權(quán)利要求1所述的晶片封裝體，其特征在于，該第一凹口的該第一底部的寬度小于該至少一個(gè)第二凹口的該第一底部的寬度。
10.根據(jù)權(quán)利要求1所述的晶片封裝體，其特征在于，還包括一另一晶片、一轉(zhuǎn)接板或一電路板，設(shè)置于該下表面下方，且電性連接至該重布線層。
11.一種晶片封裝體的制造方法，其特征在于，包括: 提供一晶圓，該晶圓包括多個(gè)晶片，每一晶片具有一上表面及一下表面且包括一信號(hào)接墊區(qū)鄰近于該上表面； 形成一第一凹口，該第一凹口自該上表面朝該下表面延伸； 形成至少一個(gè)第二凹口，所述第二凹口自該第一凹口的一第一底部朝該下表面延伸； 形成一重布線層，該重布線層電性連接該信號(hào)接墊區(qū)且延伸至該至少一個(gè)第二凹口內(nèi)；以及 切割該晶圓以分離該些晶片，使得該每一晶片具有一側(cè)壁，且該第一凹口沿著該側(cè)壁延伸，其中該第一凹口及該至少一個(gè)第二凹口還沿著該上表面的一側(cè)邊橫向延伸，且該第一凹口沿著該側(cè)邊延伸的長(zhǎng)度大于該第二凹口沿著該側(cè)邊延伸的長(zhǎng)度。
12.根據(jù)權(quán)利要求11所述的晶片封裝體的制造方法，其特征在于，該晶片包括一絕緣層鄰近于該上表面及一基底鄰近于該下表面，且該第一底部位于或低于該絕緣層與該基底之間的界面。
13.根據(jù)權(quán)利要求11所述的晶片封裝體的制造方法，其特征在于，該第一凹口延伸橫跨該上表面的該側(cè)邊的全部長(zhǎng)度。
14.根據(jù)權(quán)利要求13所述的晶片封裝體的制造方法，其特征在于，該第一凹口還沿著該上表面相鄰于該側(cè)邊的一另一側(cè)邊的至少一部分長(zhǎng)度延伸。
15.根據(jù)權(quán)利要求14所述的晶片封裝體的制造方法，其特征在于，該晶片封裝體包括多個(gè)第二凹口，所述第二凹口分別沿著該上表面的該側(cè)邊及相鄰的該另一側(cè)邊延伸。
16.根據(jù)權(quán)利要求13所述的晶片封裝體的制造方法，其特征在于，該第一凹口還沿著該上表面相鄰于該側(cè)邊的兩側(cè)邊的至少一部分長(zhǎng)度延伸。
17.根據(jù)權(quán)利要求16所述的晶片封裝體的制造方法，其特征在于，該晶片封裝體包括多個(gè)第二凹口，所述第二凹口分別沿著該上表面的該側(cè)邊及相鄰的該兩側(cè)邊延伸。
18.根據(jù)權(quán)利要求11所述的晶片封裝體的制造方法，其特征在于，該第一凹口的深度小于該至少一個(gè)第二凹口的深度。
19.根據(jù)權(quán)利要求11所述的晶片封裝體的制造方法，其特征在于，該第一凹口的該第一底部的寬度小于該至少一個(gè)第二凹口的該第一底部的寬度。
20.根據(jù)權(quán)利要求11所述的晶片封裝體的制造方法，其特征在于，還包括一另一晶片、一轉(zhuǎn)接板或一電路板，該另一晶片、該轉(zhuǎn)接板或該電路板設(shè)置于該下表面下方，且電性連接至該重布線層。
【文檔編號(hào)】H01L23/488GK104347537SQ201410355749
【公開日】2015年2月11日 申請(qǐng)日期:2014年7月24日 優(yōu)先權(quán)日:2013年7月24日
【發(fā)明者】何彥仕, 張恕銘, 劉滄宇, 黃玉龍, 林超彥, 孫唯倫, 陳鍵輝, 廖季昌 申請(qǐng)人:精材科技股份有限公司