一種具有低多晶摻雜濃度的單柵非易失存儲(chǔ)單元的制作方法
【專利摘要】一種具有低多晶摻雜濃度的單柵非易失存儲(chǔ)單元，包括控制管、隧穿管以及選擇管，控制管和選擇管為PMOS晶體管，隧穿管為改進(jìn)的具有低多晶摻雜濃度的PMOS晶體管；控制管、隧穿管的柵極連接在一起，作為存儲(chǔ)電荷的浮柵，該浮柵與外界通過絕緣層隔離；控制管駐留在第一個(gè)N阱中，隧穿管和選擇管駐留在第二個(gè)N阱中。控制管的源極、漏極與第一個(gè)N阱連接在一起作為控制端子，隧穿管的源極與第二個(gè)N阱連接在一起作為隧穿端子，選擇管的柵極作為選擇端子，選擇管的源極與隧穿管的漏極連接，選擇管的漏極輸出數(shù)據(jù)。其與標(biāo)準(zhǔn)CMOS工藝兼容，且使用改進(jìn)的隧穿管，能夠增強(qiáng)隧穿管的反偏FN隧穿電流，從而提高存儲(chǔ)單元的擦除效率，且對(duì)存儲(chǔ)單元的數(shù)據(jù)保持性無影響。
【專利說明】-種具有低多晶摻雜濃度的單柵非易失存儲(chǔ)單元

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明屬于微電子【技術(shù)領(lǐng)域】，涉及半導(dǎo)體集成電路的存儲(chǔ)技術(shù)，具體是指與標(biāo)準(zhǔn) CMOS工藝兼容的單柵非易失存儲(chǔ)單元。

【背景技術(shù)】
[0002] 根據(jù)制造工藝的不同，可以將非易失存儲(chǔ)器分為兩大類：基于標(biāo)準(zhǔn)CMOS工藝的非 易失存儲(chǔ)器和基于特殊工藝的非易失存儲(chǔ)器。EEPROM、FLASH、鐵電存儲(chǔ)器、相變存儲(chǔ)器、阻 變存儲(chǔ)器以及磁電存儲(chǔ)器等基于特殊工藝的非易失存儲(chǔ)器一般成本較高，無法滿足某些應(yīng) 用場合對(duì)低成本的需求，如射頻識(shí)別標(biāo)簽芯片。因此，已經(jīng)提出了具有不同結(jié)構(gòu)的非易失存 儲(chǔ)單元，這些存儲(chǔ)單元只包含單個(gè)多晶硅層，因此可以與標(biāo)準(zhǔn)CMOS工藝兼容。
[0003] 單柵非易失存儲(chǔ)單元一般包括控制管、隧穿管、讀取管以及選擇管。在目前公開的 存儲(chǔ)單元結(jié)構(gòu)中有不少是采用PM0S晶體管作為隧穿管，這種隧穿管操作方便，但由于其柵 極多晶摻雜類型為P+，因此反偏F 〇Wler-N〇rdheim(FN)隧穿電流較小，導(dǎo)致存儲(chǔ)單元的擦 除效率較低。針對(duì)該問題，有研究者采用改變隧穿管柵極多晶摻雜類型為N+的方式進(jìn)行改 進(jìn)，這種方式能夠在很大程度上提高反偏隧穿電流，然而在工藝上不易實(shí)現(xiàn)，存儲(chǔ)單元的尺 寸較大，且對(duì)數(shù)據(jù)保持性有一定影響。


【發(fā)明內(nèi)容】

[0004] 針對(duì)上述已有技術(shù)存在的不足，本發(fā)明提出一種具有低多晶摻雜濃度的單柵非易 失存儲(chǔ)單元，以增強(qiáng)隧穿管的反偏FN隧穿電流，從而提高存儲(chǔ)單元的擦除效率。
[0005] 為實(shí)現(xiàn)上述目的，本發(fā)明的技術(shù)方案是：
[0006] -種具有低多晶摻雜濃度的單柵非易失存儲(chǔ)單元，其特征在于：包括控制管、隧 穿管以及選擇管，控制管和選擇管為PM0S晶體管，隧穿管為改進(jìn)的具有低多晶摻雜濃度的 PM0S晶體管；控制管、隧穿管的柵極連接在一起，作為存儲(chǔ)電荷的浮柵，該浮柵與外界通過 絕緣層隔離；控制管駐留在第一個(gè)N阱中，隧穿管和選擇管駐留在第二個(gè)N阱中?？刂乒艿?源極、漏極與第一個(gè)N阱連接在一起作為控制端子，隧穿管的源極與第二個(gè)N阱連接在一起 作為隧穿端子，選擇管的柵極作為選擇端子，選擇管的源極與隧穿管的漏極連接，選擇管的 漏極輸出數(shù)據(jù)。
[0007] 其中：所述的改進(jìn)的具有低多晶摻雜濃度的PM0S晶體管，其是在PM0S晶體管的柵 極不進(jìn)行P+注入，而是進(jìn)行HR注入。HR注入一般在半導(dǎo)體工藝中用于產(chǎn)生高阻值的多晶 電阻，HR注入的雜質(zhì)類型為P型，且濃度低于P+注入。通過這種方式可產(chǎn)生具有低多晶摻 雜濃度的PM0S晶體管。
[0008] 所述的控制管、隧穿管以及選擇管均為單柵結(jié)構(gòu)，且具有相同的柵極氧化物厚度。
[0009] 所述的隧穿管的柵極區(qū)面積小于控制管的柵極區(qū)面積。
[0010] 所述控制端子和隧穿端子，這兩端容性耦合的電勢，疊加后形成浮柵上的電勢。 [0011] 所述控制端子、隧穿端子與選擇端子在編程操作、擦除操作、讀取操作時(shí)分別施加 不同的電壓組合。
[0012] 本發(fā)明與現(xiàn)有技術(shù)相比，具有如下的優(yōu)點(diǎn)：
[0013] 本發(fā)明與標(biāo)準(zhǔn)CMOS工藝兼容，因此能夠降低非易失存儲(chǔ)器的成本，縮短產(chǎn)品的上 市時(shí)間；同時(shí)，本發(fā)明提出使用改進(jìn)的具有低多晶摻雜濃度的PM0S晶體管作為隧穿管，能 夠增強(qiáng)隧穿管的反偏FN隧穿電流，從而提高存儲(chǔ)單元的擦除效率，且對(duì)存儲(chǔ)單元的數(shù)據(jù)保 持性沒有影響。

【專利附圖】

【附圖說明】
[0014] 圖1是本發(fā)明的整體結(jié)構(gòu)示意圖；
[0015] 圖2為本發(fā)明的隧穿管的版圖實(shí)現(xiàn)示意圖；
[0016] 圖3為本發(fā)明的隧穿管的橫截面結(jié)構(gòu)圖；
[0017] 圖4為本發(fā)明的存儲(chǔ)單元的橫截面結(jié)構(gòu)圖。
[0018] 本發(fā)明目的的實(shí)現(xiàn)、功能特點(diǎn)及優(yōu)點(diǎn)將結(jié)合實(shí)施例，參照附圖做進(jìn)一步說明。

【具體實(shí)施方式】
[0019] 參考圖1，參考圖1，本發(fā)明提出的存儲(chǔ)單元包含三個(gè)部分，一個(gè)作為控制管101， 為PM0S晶體管，一個(gè)作為隧穿管102,為改進(jìn)后的具有低多晶摻雜濃度的PM0S晶體管，還有 一個(gè)作為選擇管103,為PM0S晶體管，它們均為單柵結(jié)構(gòu)，且具有相同的柵極氧化物厚度， 因此與標(biāo)準(zhǔn)CMOS工藝兼容?？刂乒?01、隧穿管102的柵極連接在一起，作為存儲(chǔ)電荷的浮 柵104。其中，控制管駐留在第一個(gè)N阱中，隧穿管和選擇管駐留在第二個(gè)N阱中；控制管 101的源極、漏極與第一個(gè)N阱連接在一起作為控制端子C0,隧穿管102的源極與第二個(gè)N 阱連接在一起作為隧穿端子TU，選擇管103的柵極作為選擇端子SE，選擇管103的源極與 隧穿管102的漏極連接，選擇管103的漏極輸出數(shù)據(jù)DA。
[0020] 本發(fā)明提出的改進(jìn)的隧穿管的版圖實(shí)現(xiàn)如圖2所示。其中，201為N阱注入層，202 為有源區(qū)，203為P+注入層，204為N+注入層，205為多晶，206為源極接觸，207為漏極接 觸，208為N阱接觸，209為HR注入層?？煽闯?，多晶205上沒有用P+注入層203覆蓋，而 是使用HR注入層209覆蓋，這樣就可以使得PM0S管的柵極多晶的摻雜濃度有所降低，從而 增大反偏FN隧穿電流，提高存儲(chǔ)單元的擦除效率。需要注意的是，在實(shí)際的制造工藝中，掩 模板存在對(duì)準(zhǔn)誤差。因此，為了保證晶體管的源極、漏極不受影響，P+注入層203需要與多 晶205的溝道邊緣有所重疊,如圖中210所示。
[0021] 本發(fā)明提出的隧穿管的橫截面結(jié)構(gòu)圖如圖3所示?？煽闯?，通過圖2中改進(jìn)的版 圖設(shè)計(jì)，多晶301為P-摻雜，而源區(qū)303以及漏區(qū)304仍然保持為P+摻雜。
[0022] 圖4為本發(fā)明的存儲(chǔ)單元的橫截面結(jié)構(gòu)圖。控制管101在N阱401中，隧穿管102 以及選擇管103在N阱402中。隧穿管102的漏極與選擇管103的源極共用，以減小存儲(chǔ) 單元的面積。從圖4中還可以看出，控制管101的尺寸比隧穿管102的尺寸大得多，這樣可 大大降低擦寫時(shí)所需要的高壓。具體的尺寸比例根據(jù)應(yīng)用的不同合理選擇。
[0023] 表1中列出了本發(fā)明所述的存儲(chǔ)單元在編程、擦除和讀取操作時(shí)各端子所施加的 電壓。其中，C0表示控制端子，TU表示隧穿端子，SE表示選擇端子。Vdd為電路的工作電 壓，其大小應(yīng)根據(jù)所采用的工藝庫合理選擇，Vcc是大于Vdd的一個(gè)高電壓。
[0024] 表1存儲(chǔ)單元操作電壓
[0025]
[0026] 以下給出本發(fā)明的操作條^

【權(quán)利要求】
1. 一種具有低多晶摻雜濃度的單柵非易失存儲(chǔ)單元，其特征在于：包括控制管、隧穿 管以及選擇管，控制管和選擇管為PMOS晶體管，隧穿管為改進(jìn)的具有低多晶摻雜濃度的 PMOS管；控制管、隧穿管的柵極連接在一起，作為存儲(chǔ)電荷的浮柵，該浮柵與外界通過絕緣 層隔離；控制管駐留在第一個(gè)N阱中，隧穿管和選擇管駐留在第二個(gè)N阱中；控制管的源 極、漏極與第一個(gè)N阱連接在一起作為控制端子，隧穿管的源極與第二個(gè)N阱連接在一起作 為隧穿端子，選擇管的柵極作為選擇端子，選擇管的源極與隧穿管的漏極連接，選擇管的漏 極輸出數(shù)據(jù)。
2. 根據(jù)權(quán)利要求1所述的具有低多晶摻雜濃度的單柵非易失存儲(chǔ)單元，其特征在于： 所述改進(jìn)的具有低多晶摻雜濃度的PMOS管，其是在PMOS管的柵極進(jìn)行HR注入，HR注入的 雜質(zhì)類型為P型，且濃度低于P+注入。
3. 根據(jù)權(quán)利要求2所述的具有低多晶摻雜濃度的單柵非易失存儲(chǔ)單元，其特征在于： 控制管、隧穿管以及選擇管均為單柵結(jié)構(gòu)，且具有相同的柵極氧化物厚度。
4. 根據(jù)權(quán)利要求2所述的具有低多晶摻雜濃度的單柵非易失存儲(chǔ)單元，其特征在于： 所述的隧穿管的柵極區(qū)面積小于控制管的柵極區(qū)面積。
5. 根據(jù)權(quán)利要求2所述的具有低多晶摻雜濃度的單柵非易失存儲(chǔ)單元，其特征在于： 所述控制端子和隧穿端子，這兩端容性耦合的電勢，疊加后形成浮柵上的電勢。
6. 根據(jù)權(quán)利要求2所述的具有低多晶摻雜濃度的單柵非易失存儲(chǔ)單元，其特征在于： 所述控制端子、隧穿端子與選擇端子在編程操作、擦除操作、讀取操作時(shí)分別施加不同的電 壓組合。
【文檔編號(hào)】H01L27/115GK104123962SQ201410346979
【公開日】2014年10月29日 申請日期:2014年7月21日 優(yōu)先權(quán)日:2014年7月21日
【發(fā)明者】李建成, 李聰, 尚靖, 李文曉, 王震, 谷曉忱, 鄭黎明, 曾祥華, 李 浩 申請人:中國人民解放軍國防科學(xué)技術(shù)大學(xué), 湖南晟芯源微電子科技有限公司