Jfet器件及其制造方法
【專利摘要】本發(fā)明公開(kāi)了一種JFET器件，漂移區(qū)由形成于第一導(dǎo)電類型摻雜的襯底上的第二導(dǎo)電類型摻雜的第一深阱區(qū)組成；體區(qū)包括第二導(dǎo)電類型摻雜的第二深阱區(qū)和溝道區(qū)；溝道區(qū)位于第一深阱區(qū)和第二深阱區(qū)之間，溝道區(qū)包括兩個(gè)以上等間隔排列的第二導(dǎo)電類型摻雜的第三深阱區(qū)，相鄰第三深阱區(qū)之間的間隔區(qū)的摻雜雜質(zhì)由相鄰的第三深阱區(qū)的擴(kuò)散雜質(zhì)組成；三個(gè)深阱區(qū)的工藝條件相同。通過(guò)調(diào)節(jié)深阱區(qū)的雜質(zhì)濃度、各間隔區(qū)的寬度和數(shù)量來(lái)調(diào)節(jié)JFET器件的夾斷電壓。本發(fā)明還公開(kāi)了一種JFET器件的制造方法。本發(fā)明能夠降低夾斷電壓，且?jiàn)A斷電壓調(diào)節(jié)方便，易于滿足對(duì)多種不同夾斷電壓的需求。
【專利說(shuō)明】JFET器件及其制造方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體集成電路制造領(lǐng)域，特別是涉及一種結(jié)型場(chǎng)效應(yīng)管(JFET)器件。本發(fā)明還涉及一種JFET器件的制造方法。

【背景技術(shù)】
[0002]如圖1所示，是現(xiàn)有JFET器件的剖面圖，以高壓(HV)N型溝道JFET器件為例說(shuō)明如下:HV NJFET器件一般由兩部分組成，一部分為漏(Drain)端的漂移區(qū)101，另一部分為體區(qū)102。漂移區(qū)102主要起耐高壓的目的，因?yàn)樾枰透邏?，需要做以一個(gè)較深(De印)且較淡的N阱(NW)即DNW104，DNW104形成于P型襯底103中。但由于DNW104不能太淡，會(huì)影響導(dǎo)通電阻，需要做的相對(duì)濃些，另外加一層反型注入層(PTOP)IlO以平衡其電荷，即通Sptopi1的平衡作用能夠使得漂移區(qū)在增加濃度時(shí)還能保持較高的耐壓能力。體區(qū)102也是由DNW104組成；在體區(qū)102中形成有由P型雜質(zhì)注入形成的P阱105，P阱105作為柵極區(qū)，位于P阱105正下方的DNW104為溝道區(qū)。DNW104的選定區(qū)域表面分別形成有由N+區(qū)組成的源區(qū)106和漏區(qū)107，在P阱105表面形成有由P+區(qū)組成的柵極引出區(qū)108 ;源區(qū)106和P阱105相隔一定的距離，場(chǎng)氧隔離區(qū)109形成在P阱105和漏區(qū)107之間的DNW105表面，場(chǎng)氧隔離區(qū)109能夠局部場(chǎng)氧隔離層(LOCOS)。在場(chǎng)氧隔離區(qū)109的靠近漏端的表面形成有由多晶硅組成的漏端多晶硅場(chǎng)板111。源區(qū)106、漏區(qū)107和柵極引出區(qū)108分別通過(guò)接觸孔112和頂部金屬層113并分別引出源極S、漏極D和柵極G。其中漏端多晶硅場(chǎng)板111也通過(guò)接觸孔112和頂部金屬層113引出到漏極D。襯底103在選定區(qū)域的表面也形成有引出區(qū)并連接到柵極G，通過(guò)所述P阱105和和所述襯底103共同來(lái)對(duì)溝道區(qū)進(jìn)行夾斷，最后形成的JFET器件為縱向夾斷器件。
[0003]現(xiàn)有HV NJFET器件的溝道區(qū)是由一種DNW104的N型雜質(zhì)組成，當(dāng)DNW104 (源極S端)和PW105(柵極G端)反偏時(shí)，DNW104開(kāi)始進(jìn)行耗盡，直到溝道區(qū)通路被耗盡夾斷，這樣夾斷電壓較高。除了夾斷電壓高外，現(xiàn)有JFET器件的夾斷電壓完全由DNW104、PW105和襯底103的摻雜雜質(zhì)的濃度決定，只要工藝一定，其夾斷電壓的大小相對(duì)固定，也即JFET器件的夾斷電壓的調(diào)節(jié)不方便，當(dāng)同一晶圓襯底上需要形成多種不同夾斷電壓的JFET器件時(shí)，需要對(duì)各器件的DNW104、PW105和襯底103的雜質(zhì)濃度進(jìn)行調(diào)節(jié)，這會(huì)增加工藝復(fù)雜度。


【發(fā)明內(nèi)容】

[0004]本發(fā)明所要解決的技術(shù)問(wèn)題是提供一種JFET器件，能夠降低夾斷電壓，且?jiàn)A斷電壓調(diào)節(jié)方便，易于滿足對(duì)多種不同夾斷電壓的需求。為此，本發(fā)明還提供一種JFET器件的制造方法。
[0005]為解決上述技術(shù)問(wèn)題，本發(fā)明提供的JFET器件包括漂移區(qū)和體區(qū)，所述漂移區(qū)和所述體區(qū)橫向接觸。
[0006]所述漂移區(qū)由形成于第一導(dǎo)電類型摻雜的襯底上的第二導(dǎo)電類型摻雜的第一深阱區(qū)組成；漏區(qū)由形成于所述第一深阱區(qū)的選定區(qū)域中的第二導(dǎo)電類型重?fù)诫s區(qū)組成；在所述漏區(qū)的頂部引出漏極。
[0007]所述體區(qū)包括第二導(dǎo)電類型摻雜的第二深阱區(qū)和溝道區(qū)，在所述第二深阱區(qū)的選定區(qū)域中形成有由第二導(dǎo)電類型重?fù)诫s區(qū)組成的源區(qū)；在所述源區(qū)的頂部引出源極。
[0008]所述溝道區(qū)位于所述第一深阱區(qū)和所述第二深阱區(qū)之間且所述溝道區(qū)的兩側(cè)分別與所述第一深阱區(qū)和所述第二深阱區(qū)中的一個(gè)橫向接觸；所述源區(qū)和所述漏區(qū)分別和所述溝道區(qū)相隔一段距離。
[0009]所述溝道區(qū)包括兩個(gè)以上第二導(dǎo)電類型摻雜的第三深阱區(qū)，相鄰兩個(gè)所述第三深阱區(qū)之間的區(qū)域?yàn)殚g隔區(qū)，各所述間隔區(qū)的寬度相等，各所述間隔區(qū)為第二導(dǎo)電類型摻雜且該第二導(dǎo)電類型摻雜雜質(zhì)由相鄰的所述第三深阱區(qū)的擴(kuò)散過(guò)來(lái)的第二導(dǎo)電類型雜質(zhì)組成；所述第一深阱區(qū)、所述第二深阱區(qū)和所述第三深阱區(qū)的工藝條件相同，所述溝道區(qū)的最外側(cè)的兩個(gè)所述第三深阱區(qū)分別和所述第一深阱區(qū)和所述第二深阱區(qū)中的一個(gè)橫向接觸。
[0010]通過(guò)調(diào)節(jié)所述第三深阱區(qū)的雜質(zhì)濃度、各所述間隔區(qū)的寬度和數(shù)量來(lái)調(diào)節(jié)所述JFET器件的夾斷電壓。
[0011]柵極區(qū)由所述襯底或者形成于所述溝道區(qū)頂部的第一導(dǎo)電類型阱區(qū)組成，在所述柵極區(qū)表面的選定區(qū)域中形成有第一導(dǎo)電類型重?fù)诫s的柵極引出區(qū)；通過(guò)所述柵極引出區(qū)頂部引出柵極。
[0012]進(jìn)一步的改進(jìn)是，在所述溝道區(qū)和所述漏區(qū)之間的所述第一深阱區(qū)的頂部形成有場(chǎng)氧隔離區(qū)。
[0013]進(jìn)一步的改進(jìn)是，在所述場(chǎng)氧隔離區(qū)的底部的所述第一深阱區(qū)表面形成有第一導(dǎo)電類型摻雜的反型注入層。
[0014]進(jìn)一步的改進(jìn)是，當(dāng)所述柵極區(qū)中包括所述第一導(dǎo)電類型阱區(qū)時(shí)，在所述第一導(dǎo)電類型阱區(qū)中形成有所述反型注入層；當(dāng)所述柵極區(qū)僅由所述襯底組成時(shí)，在所述溝道區(qū)中形成有所述反型注入層，所述溝道區(qū)中的所述反型注入層為懸浮結(jié)構(gòu)、或者所述溝道區(qū)中的所述反型注入層和所述襯底連接在一起。
[0015]進(jìn)一步的改進(jìn)是，在所述場(chǎng)氧隔離區(qū)的靠近所述漏區(qū)一側(cè)的表面形成有漏端多晶娃場(chǎng)板。
[0016]為解決上述技術(shù)問(wèn)題，本發(fā)明提供的JFET器件的制造方法包括如下步驟:
[0017]步驟一、提供一第一導(dǎo)電類型摻雜的襯底，采用光刻刻蝕工藝定義出JFET器件的漂移區(qū)和體區(qū)的形成區(qū)域；所述漂移區(qū)的形成區(qū)域?yàn)榈诙?dǎo)電類型摻雜的第一深阱區(qū)的形成區(qū)域，所述體區(qū)的形成區(qū)域包括溝道區(qū)和第二導(dǎo)電類型摻雜的第二深阱區(qū)的形成區(qū)域。
[0018]所述溝道區(qū)的形成區(qū)域中定義有兩個(gè)以上等間隔排列的第二導(dǎo)電類型摻雜的第三深阱區(qū)的形成區(qū)域，相鄰兩個(gè)所述第三深阱區(qū)之間的區(qū)域?yàn)殚g隔區(qū)。
[0019]步驟二、采用離子注入工藝同時(shí)形成所述第一深阱區(qū)、所述第二深阱區(qū)和所述第三深阱區(qū)；通過(guò)調(diào)節(jié)所述第三深阱區(qū)的雜質(zhì)濃度、各所述間隔區(qū)的寬度和數(shù)量來(lái)調(diào)節(jié)所述JFET器件的夾斷電壓；進(jìn)行退火推阱。
[0020]由退火推阱后的所述第一深阱區(qū)組成所述漂移區(qū)；所述第三深阱區(qū)中的第二導(dǎo)電類型雜質(zhì)通過(guò)退火推阱擴(kuò)散到所述間隔區(qū)中實(shí)現(xiàn)對(duì)所述間隔區(qū)的第二導(dǎo)電類型摻雜，由退火推阱后所述第三深阱區(qū)和所述間隔區(qū)組成所述溝道區(qū)；由退火推阱后的所述第二深阱區(qū)和所述溝道區(qū)組成所述體區(qū)；所述漂移區(qū)和所述體區(qū)橫向接觸，所述溝道區(qū)位于所述第一深阱區(qū)和所述第二深阱區(qū)之間且所述溝道區(qū)的兩側(cè)分別與所述第一深阱區(qū)和所述第二深阱區(qū)中的一個(gè)橫向接觸、且所述溝道區(qū)的最外側(cè)的兩個(gè)所述第三深阱區(qū)分別和所述第一深阱區(qū)和所述第二深阱區(qū)中的一個(gè)橫向接觸。
[0021]步驟三、形成柵極區(qū)，所述柵極區(qū)由所述襯底或者第一導(dǎo)電類型阱區(qū)組成；當(dāng)所述柵極區(qū)中包括所述第一導(dǎo)電類型阱區(qū)時(shí)需要包括步驟:采用光刻工藝定義出所述第一導(dǎo)電類型阱區(qū)的形成區(qū)域，所述第一導(dǎo)電類型阱區(qū)的形成區(qū)域位于所述溝道區(qū)頂部，進(jìn)行離子注入形成所述第一導(dǎo)電類型阱區(qū)。
[0022]步驟四、在所述第一深阱區(qū)和所述第二深阱區(qū)表面的選定區(qū)域中同時(shí)進(jìn)行第二導(dǎo)電類型重?fù)诫s離子注入，由形成于所述第一深阱區(qū)中的第二導(dǎo)電類型重?fù)诫s區(qū)組成漏區(qū)、由形成于所述第二深阱區(qū)中的第二導(dǎo)電類型重?fù)诫s區(qū)組成源區(qū)，所述源區(qū)和所述漏區(qū)分別和所述溝道區(qū)相隔一段距離。
[0023]步驟五、在所述柵極區(qū)表面的選定區(qū)域中進(jìn)行第一導(dǎo)電類型重?fù)诫s離子注入形成柵極引出區(qū)。
[0024]步驟六、在形成有所述源區(qū)、所述漏區(qū)和所述柵極引出區(qū)的所述襯底表面淀積介電層、刻蝕形成接觸孔、在所述接觸孔中填充金屬分別形成和所述源區(qū)連接的源極、和所述漏區(qū)連接的漏極、和所述柵極引出區(qū)連接的柵極。
[0025]進(jìn)一步的改進(jìn)是，在步驟三形成所述柵極區(qū)之后還包括步驟3a:在所述溝道區(qū)和所述漏區(qū)之間的所述第一深阱區(qū)的頂部形成場(chǎng)氧隔離區(qū)。
[0026]進(jìn)一步的改進(jìn)是，在形成所述場(chǎng)氧隔離區(qū)之后還包括步驟3b:采用光刻工藝和離子注入工藝在所述場(chǎng)氧隔離區(qū)底部的所述第一深阱區(qū)表面形成第一導(dǎo)電類型摻雜的反型注入層。
[0027]進(jìn)一步的改進(jìn)是，當(dāng)所述柵極區(qū)中包括所述第一導(dǎo)電類型阱區(qū)時(shí)，步驟3b中在所述第一導(dǎo)電類型阱區(qū)中也同時(shí)形成所述反型注入層；當(dāng)所述柵極區(qū)僅由所述襯底組成時(shí)，步驟3b中在所述溝道區(qū)中也同時(shí)形成所述反型注入層，所述溝道區(qū)中的所述反型注入層為懸浮結(jié)構(gòu)、或者所述溝道區(qū)中的所述反型注入層和所述襯底連接在一起。
[0028]進(jìn)一步的改進(jìn)是，在形成所述場(chǎng)氧隔離區(qū)之后還包括步驟3c:先生長(zhǎng)一層?xùn)叛趸瘜印⒃诘矸e一層多晶硅，對(duì)所述多晶硅進(jìn)行光刻刻蝕從而在所述場(chǎng)氧隔離區(qū)的靠近所述漏區(qū)一側(cè)的表面形成由刻蝕后的多晶硅組成的漏端多晶硅場(chǎng)板。
[0029]本發(fā)明器件的溝道區(qū)為分段結(jié)構(gòu)，即由多個(gè)等間隔排列的深阱區(qū)擴(kuò)散后連接形成，深阱區(qū)之間的間隔區(qū)的雜質(zhì)由深阱區(qū)的雜質(zhì)擴(kuò)散形成，和現(xiàn)有技術(shù)相比，本發(fā)明能有效降低溝道區(qū)的摻雜濃度，溝道區(qū)更容易被耗盡，從而能得到更低的夾斷電壓。
[0030]另外，本發(fā)明通過(guò)調(diào)節(jié)深阱區(qū)之間的間隔區(qū)的寬度就能夠得到不同的有效摻雜濃度的溝道區(qū)，從而能得到不同夾斷電壓的器件，所以本發(fā)明降低夾斷電壓的調(diào)節(jié)不需要調(diào)節(jié)深阱區(qū)的摻雜濃度，不改變深阱區(qū)的工藝條件，很容易得到不同的夾斷電壓的器件，易于滿足使用者對(duì)多種不同夾斷電壓的需求。

【專利附圖】

【附圖說(shuō)明】
[0031]下面結(jié)合附圖和【具體實(shí)施方式】對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說(shuō)明:
[0032]圖1是現(xiàn)有JFET器件的剖面圖；
[0033]圖2是本發(fā)明實(shí)施例一 JFET器件推阱前的剖面圖；
[0034]圖3是本發(fā)明實(shí)施例一 JFET器件推阱后的剖面圖；
[0035]圖4是本發(fā)明實(shí)施例一 JFET器件的夾斷電壓和間隔區(qū)的寬度的曲線關(guān)系圖；
[0036]圖5是本發(fā)明實(shí)施例二 JFET器件推阱前的剖面圖；
[0037]圖6是本發(fā)明實(shí)施例三JFET器件推阱前的剖面圖。

【具體實(shí)施方式】
[0038]如圖2所示，是本發(fā)明實(shí)施例一 JFET器件推阱前的剖面圖；如圖3所示，是本發(fā)明實(shí)施例一 JFET器件推阱后的剖面圖；本發(fā)明實(shí)施例一 JFET器件包括漂移區(qū)I和體區(qū)2，所述漂移區(qū)I和所述體區(qū)2橫向接觸。
[0039]所述漂移區(qū)I由形成于第一導(dǎo)電類型摻雜的襯底3上的第二導(dǎo)電類型摻雜的第一深阱區(qū)4a組成；漏區(qū)6b由形成于所述第一深阱區(qū)4a的選定區(qū)域中的第二導(dǎo)電類型重?fù)诫s區(qū)組成；在所述漏區(qū)6b的頂部通過(guò)接觸孔11和金屬層12引出漏極D。
[0040]所述體區(qū)2包括第二導(dǎo)電類型摻雜的第二深阱區(qū)4b和溝道區(qū)，溝道區(qū)位于虛線框4c所示區(qū)域中。在所述第二深阱區(qū)4b的選定區(qū)域中形成有由第二導(dǎo)電類型重?fù)诫s區(qū)組成的源區(qū)6a ;在所述源區(qū)6a的頂部通過(guò)接觸孔11和金屬層12引出源極S。
[0041]所述溝道區(qū)位于所述第一深阱區(qū)4a和所述第二深阱區(qū)4b之間且所述溝道區(qū)的兩側(cè)分別與所述第一深阱區(qū)4a和所述第二深阱區(qū)4b中的一個(gè)橫向接觸；所述源區(qū)6a和所述漏區(qū)6b分別和所述溝道區(qū)相隔一段距離。
[0042]所述溝道區(qū)包括兩個(gè)以上第二導(dǎo)電類型摻雜的第三深阱區(qū)。相鄰兩個(gè)所述第三深阱區(qū)之間的區(qū)域?yàn)殚g隔區(qū)，各所述間隔區(qū)的寬度相等，各所述間隔區(qū)為第二導(dǎo)電類型摻雜且該第二導(dǎo)電類型摻雜雜質(zhì)由相鄰的所述第三深阱區(qū)的擴(kuò)散過(guò)來(lái)的第二導(dǎo)電類型雜質(zhì)組成；所述間隔區(qū)在推阱擴(kuò)散摻雜前請(qǐng)參考圖2的虛線框4c所示區(qū)域、擴(kuò)散摻雜后請(qǐng)參考圖3的虛線框4c所示區(qū)域。所述第一深阱區(qū)4a、所述第二深阱區(qū)4b和所述第三深阱區(qū)的工藝條件相同，所述溝道區(qū)的最外側(cè)的兩個(gè)所述第三深阱區(qū)分別和所述第一深阱區(qū)4a和所述第二深阱區(qū)4b中的一個(gè)橫向接觸。本發(fā)明實(shí)施例一中所述第三深阱區(qū)為2個(gè)，兩個(gè)所述第三深阱區(qū)分別為所述第一深阱區(qū)4a和所述第二深阱區(qū)4b的延伸部分，如虛線框4c所示。
[0043]通過(guò)調(diào)節(jié)所述第三深阱區(qū)的雜質(zhì)濃度、各所述間隔區(qū)的寬度和數(shù)量來(lái)調(diào)節(jié)所述JFET器件的夾斷電壓。
[0044]柵極區(qū)由形成于所述溝道區(qū)頂部的第一導(dǎo)電類型阱區(qū)5組成，在所述柵極區(qū)表面的選定區(qū)域中形成有第一導(dǎo)電類型重?fù)诫s的柵極引出區(qū)7 ;所述柵極引出區(qū)7頂部通過(guò)接觸孔11和金屬層12引出柵極G。在其它實(shí)施例中，也能在所述襯底3表面形成第一導(dǎo)電類型重?fù)诫s的襯底引出區(qū)，在所述襯底引出區(qū)頂部引出襯底電極，襯底電極和所述柵極G連接在一起，這樣襯底3也作為柵極區(qū)的一部分并從底部對(duì)所述溝道區(qū)進(jìn)行耗盡。
[0045]在所述溝道區(qū)和所述漏區(qū)6b之間的所述第一深阱區(qū)4a的頂部形成有場(chǎng)氧隔離區(qū)9。在所述場(chǎng)氧隔離區(qū)9的底部的所述第一深阱區(qū)4a表面形成有第一導(dǎo)電類型摻雜的反型注入層8 ;反型注入層8用于平衡所述漂移區(qū)I中的電荷，使得所述漂移區(qū)I能夠增加摻雜濃度從而降低導(dǎo)通電阻，但是能夠保持較高的耐壓能力。
[0046]在所述場(chǎng)氧隔離區(qū)9的靠近所述漏區(qū)6b —側(cè)的表面形成有漏端多晶硅場(chǎng)板10。所述漏端多晶硅場(chǎng)板10通過(guò)接觸孔11和金屬層12引出漏極D。
[0047]本發(fā)明實(shí)施例一 JFET即能為N型器件，也能為P型器件；當(dāng)JFET為N型器件時(shí)，所述第一導(dǎo)電類型為P型，所述第二導(dǎo)電類型為N型；當(dāng)JFET為P型器件時(shí)，所述第一導(dǎo)電類型為N型，所述第二導(dǎo)電類型為P型。
[0048]本發(fā)明實(shí)施例一的溝道區(qū)具有較低的摻雜濃度，從而能夠降低夾斷電壓，本發(fā)明僅通過(guò)調(diào)節(jié)間隔區(qū)的寬度就能實(shí)現(xiàn)夾斷電壓的調(diào)節(jié)。如圖4所示，是本發(fā)明實(shí)施例一 JFET器件的夾斷電壓和間隔區(qū)的寬度的曲線關(guān)系圖；曲線圖中的橫坐標(biāo)為柵源電壓、縱坐標(biāo)為源漏電流。曲線201對(duì)應(yīng)于現(xiàn)有JFET器件的曲線，曲線202、203、204對(duì)應(yīng)于本發(fā)明實(shí)施例器件的曲線、且曲線202、203、204所對(duì)應(yīng)器件的間隔區(qū)的寬度依次變大，各器件的深阱區(qū)的摻雜工藝條件相同?？梢钥闯鏊臈l曲線的夾斷電壓分別為VP1、VP2、VP3和VP4，VP2、VP3和VP4都小于VP1，所以本發(fā)明實(shí)施例一器件的夾斷電壓能夠得到降低。VP2、VP3和VP4依次降低，所以本發(fā)明實(shí)施例通過(guò)調(diào)節(jié)間隔區(qū)的寬度很容易實(shí)現(xiàn)夾斷電壓的調(diào)節(jié)。
[0049]如圖2和圖3所示，本發(fā)明實(shí)施例一 JFET器件的制造方法包括如下步驟:
[0050]步驟一、提供一第一導(dǎo)電類型摻雜的襯底3，采用光刻刻蝕工藝定義出JFET器件的漂移區(qū)I和體區(qū)2的形成區(qū)域；所述漂移區(qū)I的形成區(qū)域?yàn)榈诙?dǎo)電類型摻雜的第一深阱區(qū)4a的形成區(qū)域，所述體區(qū)2的形成區(qū)域包括溝道區(qū)和第二導(dǎo)電類型摻雜的第二深阱區(qū)4b的形成區(qū)域。
[0051]所述溝道區(qū)的形成區(qū)域中定義有兩個(gè)以上等間隔排列的第二導(dǎo)電類型摻雜的第三深阱區(qū)的形成區(qū)域，相鄰兩個(gè)所述第三深阱區(qū)之間的區(qū)域?yàn)殚g隔區(qū)。
[0052]步驟二、采用離子注入工藝同時(shí)形成所述第一深阱區(qū)4a、所述第二深阱區(qū)4b和所述第三深阱區(qū)；通過(guò)調(diào)節(jié)所述第三深阱區(qū)的雜質(zhì)濃度、各所述間隔區(qū)的寬度和數(shù)量來(lái)調(diào)節(jié)所述JFET器件的夾斷電壓；進(jìn)行退火推阱。
[0053]由退火推阱后的所述第一深阱區(qū)4a組成所述漂移區(qū)I ;所述第三深阱區(qū)中的第二導(dǎo)電類型雜質(zhì)通過(guò)退火推阱擴(kuò)散到所述間隔區(qū)中實(shí)現(xiàn)對(duì)所述間隔區(qū)的第二導(dǎo)電類型摻雜，由退火推阱后所述第三深阱區(qū)和所述間隔區(qū)組成所述溝道區(qū)；由退火推阱后的所述第二深阱區(qū)4b和所述溝道區(qū)組成所述體區(qū)2 ;所述漂移區(qū)I和所述體區(qū)2橫向接觸，所述溝道區(qū)位于所述第一深阱區(qū)4a和所述第二深阱區(qū)4b之間且所述溝道區(qū)的兩側(cè)分別與所述第一深阱區(qū)4a和所述第二深阱區(qū)4b中的一個(gè)橫向接觸、且所述溝道區(qū)的最外側(cè)的兩個(gè)所述第三深阱區(qū)分別和所述第一深阱區(qū)4a和所述第二深阱區(qū)4b中的一個(gè)橫向接觸。
[0054]步驟三、形成柵極區(qū)，所述柵極區(qū)由第一導(dǎo)電類型阱區(qū)5組成；包括步驟:采用光刻工藝定義出所述第一導(dǎo)電類型阱區(qū)5的形成區(qū)域，所述第一導(dǎo)電類型阱區(qū)5的形成區(qū)域位于所述溝道區(qū)頂部，進(jìn)行離子注入形成所述第一導(dǎo)電類型阱區(qū)5。
[0055]還包括步驟:
[0056]步驟3a:在所述溝道區(qū)和所述漏區(qū)6b之間的所述第一深阱區(qū)4a的頂部形成場(chǎng)氧隔離區(qū)9。較佳為，所述場(chǎng)氧隔離區(qū)9采用LOCOS工藝形成。
[0057]步驟3b:采用光刻工藝和離子注入工藝在所述場(chǎng)氧隔離區(qū)9底部的所述第一深阱區(qū)4a表面形成第一導(dǎo)電類型摻雜的反型注入層8。
[0058]驟3c:先生長(zhǎng)一層?xùn)叛趸瘜印⒃诘矸e一層多晶硅，對(duì)所述多晶硅進(jìn)行光刻刻蝕從而在所述場(chǎng)氧隔離區(qū)9的靠近所述漏區(qū)6b —側(cè)的表面形成由刻蝕后的多晶硅組成的漏端多晶娃場(chǎng)板10。
[0059]步驟四、在所述第一深阱區(qū)4a和所述第二深阱區(qū)4b表面的選定區(qū)域中同時(shí)進(jìn)行第二導(dǎo)電類型重?fù)诫s離子注入，由形成于所述第一深阱區(qū)4a中的第二導(dǎo)電類型重?fù)诫s區(qū)組成漏區(qū)6b、由形成于所述第二深阱區(qū)4b中的第二導(dǎo)電類型重?fù)诫s區(qū)組成源區(qū)6a，所述源區(qū)6a和所述漏區(qū)6b分別和所述溝道區(qū)相隔一段距離。
[0060]步驟五、在所述第一導(dǎo)電類型阱區(qū)5表面的選定區(qū)域中進(jìn)行第一導(dǎo)電類型重?fù)诫s離子注入形成柵極引出區(qū)7。當(dāng)所述襯底3也作為所述柵極區(qū)的一部分時(shí)，同時(shí)在所述襯底3的選定區(qū)域表面進(jìn)行第一導(dǎo)電類型重?fù)诫s離子注入形成襯底引出區(qū)，襯底引出區(qū)即為位于所述襯底3表面的柵極引出區(qū)7。
[0061]步驟六、在形成有所述源區(qū)6a、所述漏區(qū)6b和所述柵極引出區(qū)7的所述襯底3表面淀積介電層、刻蝕形成接觸孔11、在所述接觸孔11中填充金屬以及形成金屬層12分別形成和所述源區(qū)6a連接的源極S、和所述漏區(qū)6b連接的漏極D、和所述柵極引出區(qū)7連接的柵極G。所述漏端多晶硅場(chǎng)板10通過(guò)所述接觸孔11和金屬層12連接到漏極D。
[0062]如圖5所示，是本發(fā)明實(shí)施例二 JFET器件推阱前的剖面圖；本發(fā)明實(shí)施例二和本發(fā)明實(shí)施例一的區(qū)別之外為:本發(fā)明實(shí)施例二的所述第一導(dǎo)電類型阱區(qū)5中形成有所述反型注入層8。
[0063]本發(fā)明實(shí)施例二的制造方法和本發(fā)明實(shí)施例一的制造方法的區(qū)別為:本發(fā)明實(shí)施例二的步驟3b在所述第一導(dǎo)電類型阱區(qū)5中也同時(shí)形成所述反型注入層8。
[0064]如圖6所示，是本發(fā)明實(shí)施例三JFET器件推阱前的剖面圖；本發(fā)明實(shí)施例三和本發(fā)明實(shí)施例一的區(qū)別之外為:本發(fā)明實(shí)施例三的柵極區(qū)僅由所述襯底3組成，即柵極區(qū)不包括所述第一導(dǎo)電類型阱區(qū)5 ;同時(shí)在溝道區(qū)中形成有所述反型注入層8。所述溝道區(qū)中的所述反型注入層8為懸浮結(jié)構(gòu)、或者所述溝道區(qū)中的所述反型注入層8和所述襯底3連接在一起。
[0065]本發(fā)明實(shí)施例三的制造方法和本發(fā)明實(shí)施例一的制造方法的區(qū)別為:本發(fā)明實(shí)施例三中不包括所述第一導(dǎo)電類型阱區(qū)5的形成步驟。步驟3b在所述溝道區(qū)中也同時(shí)形成所述反型注入層8，所述溝道區(qū)中的所述反型注入層8為懸浮結(jié)構(gòu)、或者所述溝道區(qū)中的所述反型注入層8和所述襯底3連接在一起。
[0066]以上通過(guò)具體實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說(shuō)明，但這些并非構(gòu)成對(duì)本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進(jìn)，這些也應(yīng)視為本發(fā)明的保護(hù)范圍。
【權(quán)利要求】
1.一種JFET器件，其特征在于: JFET器件包括漂移區(qū)和體區(qū)，所述漂移區(qū)和所述體區(qū)橫向接觸； 所述漂移區(qū)由形成于第一導(dǎo)電類型摻雜的襯底上的第二導(dǎo)電類型摻雜的第一深阱區(qū)組成；漏區(qū)由形成于所述第一深阱區(qū)的選定區(qū)域中的第二導(dǎo)電類型重?fù)诫s區(qū)組成；在所述漏區(qū)的頂部引出漏極； 所述體區(qū)包括第二導(dǎo)電類型摻雜的第二深阱區(qū)和溝道區(qū)，在所述第二深阱區(qū)的選定區(qū)域中形成有由第二導(dǎo)電類型重?fù)诫s區(qū)組成的源區(qū)；在所述源區(qū)的頂部引出源極； 所述溝道區(qū)位于所述第一深阱區(qū)和所述第二深阱區(qū)之間且所述溝道區(qū)的兩側(cè)分別與所述第一深阱區(qū)和所述第二深阱區(qū)中的一個(gè)橫向接觸；所述源區(qū)和所述漏區(qū)分別和所述溝道區(qū)相隔一段距離； 所述溝道區(qū)包括兩個(gè)以上第二導(dǎo)電類型摻雜的第三深阱區(qū)，相鄰兩個(gè)所述第三深阱區(qū)之間的區(qū)域?yàn)殚g隔區(qū)，各所述間隔區(qū)的寬度相等，各所述間隔區(qū)為第二導(dǎo)電類型摻雜且該第二導(dǎo)電類型摻雜雜質(zhì)由相鄰的所述第三深阱區(qū)的擴(kuò)散過(guò)來(lái)的第二導(dǎo)電類型雜質(zhì)組成；所述第一深阱區(qū)、所述第二深阱區(qū)和所述第三深阱區(qū)的工藝條件相同，所述溝道區(qū)的最外側(cè)的兩個(gè)所述第三深阱區(qū)分別和所述第一深阱區(qū)和所述第二深阱區(qū)中的一個(gè)橫向接觸； 通過(guò)調(diào)節(jié)所述第三深阱區(qū)的雜質(zhì)濃度、各所述間隔區(qū)的寬度和數(shù)量來(lái)調(diào)節(jié)所述JFET器件的夾斷電壓； 柵極區(qū)由所述襯底或者形成于所述溝道區(qū)頂部的第一導(dǎo)電類型阱區(qū)組成，在所述柵極區(qū)表面的選定區(qū)域中形成有第一導(dǎo)電類型重?fù)诫s的柵極引出區(qū)；通過(guò)所述柵極引出區(qū)頂部引出柵極。
2.如權(quán)利要求1所述JFET器件，其特征在于:在所述溝道區(qū)和所述漏區(qū)之間的所述第一深阱區(qū)的頂部形成有場(chǎng)氧隔離區(qū)。
3.如權(quán)利要求2所述JFET器件，其特征在于:在所述場(chǎng)氧隔離區(qū)的底部的所述第一深阱區(qū)表面形成有第一導(dǎo)電類型摻雜的反型注入層。
4.如權(quán)利要求3所述JFET器件，其特征在于:當(dāng)所述柵極區(qū)中包括所述第一導(dǎo)電類型阱區(qū)時(shí)，在所述第一導(dǎo)電類型阱區(qū)中形成有所述反型注入層；當(dāng)所述柵極區(qū)僅由所述襯底組成時(shí)，在所述溝道區(qū)中形成有所述反型注入層，所述溝道區(qū)中的所述反型注入層為懸浮結(jié)構(gòu)、或者所述溝道區(qū)中的所述反型注入層和所述襯底連接在一起。
5.如權(quán)利要求2或3所述JFET器件，其特征在于:在所述場(chǎng)氧隔離區(qū)的靠近所述漏區(qū)一側(cè)的表面形成有漏端多晶娃場(chǎng)板。
6.一種JFET器件的制造方法，其特征在于，包括如下步驟: 步驟一、提供一第一導(dǎo)電類型摻雜的襯底，采用光刻刻蝕工藝定義出JFET器件的漂移區(qū)和體區(qū)的形成區(qū)域；所述漂移區(qū)的形成區(qū)域?yàn)榈诙?dǎo)電類型摻雜的第一深阱區(qū)的形成區(qū)域，所述體區(qū)的形成區(qū)域包括溝道區(qū)和第二導(dǎo)電類型摻雜的第二深阱區(qū)的形成區(qū)域； 所述溝道區(qū)的形成區(qū)域中定義有兩個(gè)以上等間隔排列的第二導(dǎo)電類型摻雜的第三深阱區(qū)的形成區(qū)域，相鄰兩個(gè)所述第三深阱區(qū)之間的區(qū)域?yàn)殚g隔區(qū)； 步驟二、采用離子注入工藝同時(shí)形成所述第一深阱區(qū)、所述第二深阱區(qū)和所述第三深阱區(qū)；通過(guò)調(diào)節(jié)所述第三深阱區(qū)的雜質(zhì)濃度、各所述間隔區(qū)的寬度和數(shù)量來(lái)調(diào)節(jié)所述JFET器件的夾斷電壓；進(jìn)行退火推阱； 由退火推阱后的所述第一深阱區(qū)組成所述漂移區(qū)；所述第三深阱區(qū)中的第二導(dǎo)電類型雜質(zhì)通過(guò)退火推阱擴(kuò)散到所述間隔區(qū)中實(shí)現(xiàn)對(duì)所述間隔區(qū)的第二導(dǎo)電類型摻雜，由退火推阱后所述第三深阱區(qū)和所述間隔區(qū)組成所述溝道區(qū)；由退火推阱后的所述第二深阱區(qū)和所述溝道區(qū)組成所述體區(qū)；所述漂移區(qū)和所述體區(qū)橫向接觸，所述溝道區(qū)位于所述第一深阱區(qū)和所述第二深阱區(qū)之間且所述溝道區(qū)的兩側(cè)分別與所述第一深阱區(qū)和所述第二深阱區(qū)中的一個(gè)橫向接觸、且所述溝道區(qū)的最外側(cè)的兩個(gè)所述第三深阱區(qū)分別和所述第一深阱區(qū)和所述第二深阱區(qū)中的一個(gè)橫向接觸； 步驟三、形成柵極區(qū)，所述柵極區(qū)由所述襯底或者第一導(dǎo)電類型阱區(qū)組成；當(dāng)所述柵極區(qū)中包括所述第一導(dǎo)電類型阱區(qū)時(shí)需要包括步驟:采用光刻工藝定義出所述第一導(dǎo)電類型阱區(qū)的形成區(qū)域，所述第一導(dǎo)電類型阱區(qū)的形成區(qū)域位于所述溝道區(qū)頂部，進(jìn)行離子注入形成所述第一導(dǎo)電類型阱區(qū)； 步驟四、在所述第一深阱區(qū)和所述第二深阱區(qū)表面的選定區(qū)域中同時(shí)進(jìn)行第二導(dǎo)電類型重?fù)诫s離子注入，由形成于所述第一深阱區(qū)中的第二導(dǎo)電類型重?fù)诫s區(qū)組成漏區(qū)、由形成于所述第二深阱區(qū)中的第二導(dǎo)電類型重?fù)诫s區(qū)組成源區(qū)，所述源區(qū)和所述漏區(qū)分別和所述溝道區(qū)相隔一段距離； 步驟五、在所述柵極區(qū)表面的選定區(qū)域中進(jìn)行第一導(dǎo)電類型重?fù)诫s離子注入形成柵極引出區(qū)； 步驟六、在形成有所述源區(qū)、所述漏區(qū)和所述柵極引出區(qū)的所述襯底表面淀積介電層、刻蝕形成接觸孔、在所述接觸孔中填充金屬分別形成和所述源區(qū)連接的源極、和所述漏區(qū)連接的漏極、和所述柵極引出區(qū)連接的柵極。
7.如權(quán)利要求6所述方法，其特征在于:在步驟三形成所述柵極區(qū)之后還包括步驟3a:在所述溝道區(qū)和所述漏區(qū)之間的所述第一深阱區(qū)的頂部形成場(chǎng)氧隔離區(qū)。
8.如權(quán)利要求7所述方法，其特征在于:在形成所述場(chǎng)氧隔離區(qū)之后還包括步驟3b:采用光刻工藝和離子注入工藝在所述場(chǎng)氧隔離區(qū)底部的所述第一深阱區(qū)表面形成第一導(dǎo)電類型摻雜的反型注入層。
9.如權(quán)利要求8所述方法，其特征在于:當(dāng)所述柵極區(qū)中包括所述第一導(dǎo)電類型阱區(qū)時(shí)，步驟3b中在所述第一導(dǎo)電類型阱區(qū)中也同時(shí)形成所述反型注入層；當(dāng)所述柵極區(qū)僅由所述襯底組成時(shí)，步驟3b中在所述溝道區(qū)中也同時(shí)形成所述反型注入層，所述溝道區(qū)中的所述反型注入層為懸浮結(jié)構(gòu)、或者所述溝道區(qū)中的所述反型注入層和所述襯底連接在一起。
10.如權(quán)利要求7或8所述方法，其特征在于:在形成所述場(chǎng)氧隔離區(qū)之后還包括步驟3c:先生長(zhǎng)一層?xùn)叛趸瘜印⒃诘矸e一層多晶硅，對(duì)所述多晶硅進(jìn)行光刻刻蝕從而在所述場(chǎng)氧隔離區(qū)的靠近所述漏區(qū)一側(cè)的表面形成由刻蝕后的多晶硅組成的漏端多晶硅場(chǎng)板。
【文檔編號(hào)】H01L21/265GK104518034SQ201410269945
【公開(kāi)日】2015年4月15日 申請(qǐng)日期:2014年6月17日 優(yōu)先權(quán)日:2014年6月17日
【發(fā)明者】寧開(kāi)明, 金鋒 申請(qǐng)人:上海華虹宏力半導(dǎo)體制造有限公司