帶有分裂柵的溝槽式功率mosfet及制備方法
【專利摘要】本發(fā)明涉及一種電源管理的半導體器件，更確切的說，本發(fā)明旨在提供一種在溝槽結(jié)構(gòu)的功率MOSFET管中引入分裂柵和提供相應的制備方法。將有源溝槽或端接溝槽內(nèi)下部的屏蔽柵電性導出連接到硅片上表面之上的源極金屬層，使得屏蔽柵與源極等勢，而有源溝槽或端接溝槽內(nèi)上部的控制柵則與屏蔽柵絕緣。
【專利說明】 帶有分裂柵的溝槽式功率MOSFET及制備方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種電源管理的半導體器件，更確切的說，本發(fā)明旨在提供一種在溝槽結(jié)構(gòu)的功率MOSFET管中引入分裂柵和提供相應的制備方法。
【背景技術(shù)】
[0002]對于通常用在電力電子系統(tǒng)和電源管理中的半導體器件而言，功率金屬氧化物半導體場效應晶體管 MOSFET(Metal-Oxide-Semiconductor-Field-Effect-Transistor),或絕緣柵場效應晶體管，被廣泛引入。
[0003]溝槽型功率MOSFET它是繼MOSFET之后新發(fā)展起來的高效、功率開關(guān)器件，它采用溝槽型柵極結(jié)構(gòu)場效應管，它不僅繼承了 MOS場效應管輸入阻抗高(> 108Ω)、驅(qū)動電流小(0.1yA左右)的優(yōu)點，還具有耐壓高、工作電流大、輸出功率高、跨導線性好、開關(guān)速度快等優(yōu)良特性。正是由于它將電子管與功率晶體管的優(yōu)點集于一身，因此在開關(guān)電源、逆變器、電壓放大器、功率放大器等電路中獲得廣泛應用。因此，高擊穿電壓、大電流、低導通電阻是功率MOSFET的最為關(guān)鍵的指標。但是對功率MOSFET來說，幾乎不可以同時獲得高擊穿電壓和低導通電阻，從而達到在大電流工作時較小的功耗的目的，需要在擊穿電壓和導通電阻兩個指標上互相妥協(xié)。
[0004]為了盡可能優(yōu)化器件結(jié)構(gòu)達到較高的擊穿電壓和低導通電阻的目的，溝槽型雙層柵功率場效應管(Split Gate M0SFET)應運而生。其主要是通過在溝槽下部集成一個與源極短接的屏蔽柵的場板效應來提高擊穿電壓。因此，在相同擊穿電壓的要求下，可以通過增大硅外延層的摻雜濃度來降低功率MOSFET的導通電阻，從而降低大電流工作時的功耗。但這層屏蔽柵結(jié)構(gòu)極大地增加了工藝實現(xiàn)的難度，增加了器件的加工成本。
[0005]本發(fā)明旨在盡量減少光罩層次，并簡化加工工藝，實現(xiàn)溝槽型雙層柵結(jié)構(gòu)功率MOSFET器件，既降低了加工難度，從而降低了加工成本，而且能夠?qū)崿F(xiàn)高擊穿電壓、低導通電阻并提高了成品率。最終增強了器件的市場競爭力。
[0006]現(xiàn)有的溝槽型雙層柵功率MOSFET為了實現(xiàn)屏蔽柵與源極短接的目的，要么將屏蔽柵直接接到溝槽頂部，要么通過在屏蔽柵上開深孔來實現(xiàn)。前一種方案需要增加光罩層次，并且需要非常昂貴的工藝來實現(xiàn)，如增加屏蔽柵光罩和另一層光罩加厚的雙層柵之間的氧化層后來增大雙層柵之間的擊穿電壓，并降低雙層柵之間的寄生電容。而且這種方案需要采用如高濃度等離子體增強化學汽相淀積(High Density Plasma Chemical VaporDeposition)以及化學機械研磨(CMP-Chemical Mechanical Polish)等非常昂貴的工藝，從而加大了器件加工難度，降低了工藝控制精度，不利于實現(xiàn)高良率。后一種方案也需要在將屏蔽柵與源極短接的地方挖出深孔，通過化學氣相沉積金屬來實現(xiàn)。這樣一方面需要在屏蔽柵后增加一層光罩以保留需要在與源極短接的屏蔽柵上方的厚氧化層，同樣需要采用HDP和CMP等昂貴工藝。而且在屏蔽柵上開深孔需要昂貴的化學氣相沉積方法實現(xiàn)金屬化，增加了工藝難度并增大了器件可靠性風險。
[0007]本方案通過改變工藝順序，另辟蹊徑，既減少了光罩層次，也不需要昂貴的工藝， 實現(xiàn)了溝槽型雙層柵結(jié)構(gòu)功率MOSFET。

【發(fā)明內(nèi)容】

[0008]在一個實施例中，一種帶有分裂柵的溝槽式功率器件的制備方法，包括以下步驟:步驟A、在底部襯底之上的一個外延層的頂部刻蝕出一個環(huán)形端接溝槽和多個有源溝槽，其中，端接溝槽也可以不是環(huán)形而只是與有源溝槽并排設(shè)置，僅僅當于襯底之上加設(shè)場板時需要設(shè)定端接溝槽為環(huán)形；步驟B、生成一個第一絕緣層，覆蓋于端接溝槽和有源溝槽各自的側(cè)壁及底部，同時覆蓋于外延層的頂面上；步驟C、在端接溝槽、有源溝槽各自下部填充導電材料，作為屏蔽柵；步驟D、刻蝕移除端接溝槽、有源溝槽各自上部側(cè)壁處和外延層頂面之上的第一絕緣層，并在各屏蔽柵上方制備一個隔離層；步驟E、生成第二絕緣層，覆蓋在端接溝槽和有源溝槽各自上部裸露的側(cè)壁上，同時覆蓋于外延層的頂面上；步驟F、在端接溝槽、有源溝槽各自上部填充導電材料，作為控制柵步驟G、在端接溝槽內(nèi)刻蝕控制柵和隔離層，定義一個或多個暴露出屏蔽柵的通孔；步驟H、形成一個融合了外延層頂面之上的第二絕緣層的頂部介質(zhì)層，覆蓋于外延層頂面和各控制柵之上，同步形成一個側(cè)部介質(zhì)層附著在通孔的側(cè)壁；步驟1、填充導電材料至通孔內(nèi)；步驟J、形成一個絕緣鈍化層覆蓋于頂部介質(zhì)層和通孔之上；步驟K、刻蝕絕緣鈍化層至少形成其中的第一套接觸孔，隨后填充金屬栓塞至第一套接觸孔內(nèi)并在在頂部介質(zhì)層上沉積一個頂部金屬層，設(shè)置第一套接觸孔內(nèi)的金屬栓塞電性連接通孔內(nèi)的導電材料和頂部金屬層。
[0009]上述方法，在步驟C中，包括以下步驟:第一次沉積導電材料，覆蓋在外延層頂面之上的第一絕緣層的上方，并填充于端接溝槽和有源溝槽內(nèi)；回刻導電材料，保留端接溝槽、有源溝槽各自下部的導電材料，作為屏蔽柵。
[0010]上述方法，在步驟D中，包括以下步驟:沉積絕緣物，覆蓋于外延層頂面之上的第一絕緣層的上方，并填充于端接溝槽和有源溝槽內(nèi)各自的上部；回刻移除絕緣物，和回刻移除覆蓋于端接溝槽、有源溝槽各自上部側(cè)壁處和外延層頂面之上的第一絕緣層，保留每個屏蔽柵上方的一個籍由絕緣物回刻而留下的隔離層。
[0011 ] 上述方法，在步驟F中，包括以下步驟:第二次沉積導電材料，覆蓋在外延層頂面之上的第二絕緣層的上方，并填充于端接溝槽和有源溝槽的上部；回刻導電材料，保留端接溝槽、有源溝槽各自上部的導電材料，作為控制柵。
[0012]上述方法，在步驟G中，包括以下步驟:于外延層頂面之上的第二絕緣層上方和各控制柵的頂部之上形成一光刻膠層；籍由光刻膠層中用于暴露出端接溝槽內(nèi)部分控制柵區(qū)域的開口，向下刻蝕端接溝槽內(nèi)的控制柵和隔離層，形成一個或多個暴露出屏蔽柵的通孔。
[0013]上述方法，在步驟H中，包括以下步驟:在外延層頂面之上的第二絕緣層上方制備與第二絕緣層相同材質(zhì)的絕緣介質(zhì)層，這一部分絕緣介質(zhì)層和外延層頂面之上的原始第二絕緣層融合形成一個頂部介質(zhì)層中，該頂部介質(zhì)層覆蓋于外延層頂面和各控制柵之上；同步形成的另一部分絕緣介質(zhì)層還附著在通孔裸露的側(cè)壁上以形成側(cè)部介質(zhì)層。
[0014]上述方法，在步驟H之后，包括以下步驟:直接利用頂部介質(zhì)層作為刻蝕掩膜，干法刻蝕移除掉在生成頂部介質(zhì)層和側(cè)部介質(zhì)層的步驟中而同步覆蓋于通孔下方的屏蔽柵的裸露區(qū)域處的絕緣介質(zhì)層。
[0015]上述方法，在步驟I中，包括以下步驟:第三次沉積導電材料，覆蓋在外延層頂面之上的頂部介質(zhì)層的上方并填充于通孔內(nèi)；回刻導電材料，保留通孔內(nèi)的導電材料。
[0016]上述方法，在步驟F、G、H、I中任意一個步驟之后，但在步驟J之前，還包括以下步驟:至少在端接溝槽內(nèi)側(cè)的外延層的頂部植入摻雜物形成一本體層，圍繞在各有源溝槽上部的周圍；以及在本體層的頂部植入摻雜物形成外延層頂面附近的一源極層。
[0017]上述方法,在步驟K刻蝕絕緣鈍化層時,還包括向下依次刻蝕絕緣鈍化層、頂部介質(zhì)層、源極層和本體層，形成延伸至本體層內(nèi)并位于相鄰有源溝槽之間或位于有源溝槽與端接溝槽之間的第二套接觸孔；以及隨后亦在第二套接觸孔內(nèi)填充金屬栓塞，所形成的頂部金屬層與第二套接觸孔內(nèi)的金屬栓塞形成電性接觸。
[0018]上述方法，在步驟K刻蝕絕緣鈍化的步驟中，形成向下貫穿絕緣鈍化層并對準所述通孔內(nèi)導電材料的第一套接觸孔，從而第一套接觸孔內(nèi)填充的金屬栓塞電性連接通孔內(nèi)的導電材料。
[0019]上述方法，在步驟I中，包括以下步驟:在回刻第三次沉積的導電材料時，還保留交疊在端接溝槽之上的一部分導電材料作為一場板，其中，形成該場板的這部分導電材料在水平方向端接溝槽外側(cè)擴展延伸，直至延伸到外延層周邊邊緣附近。
[0020]上述方法，在步驟K刻蝕絕緣鈍化的步驟中，形成向下貫穿絕緣鈍化層并對準該場板的第一套接觸孔，從而第一套接觸孔內(nèi)填充的金屬栓塞經(jīng)由場板而電性連接到場板下方通孔內(nèi)的導電材料。
[0021]在一個可選實施例的器件結(jié)構(gòu)中，一種帶有分裂柵的溝槽式功率器件，包括:一個底部襯底和位于底部襯底之上的一外延層；形成在外延層中的一個例如環(huán)形的端接溝槽和多個有源溝槽，其中，端接溝槽也可以不是環(huán)形的而只是與有源溝槽并排設(shè)置，僅僅當于襯底之上加設(shè)場板時需要設(shè)定端接溝槽為環(huán)形；分別填充在有源溝槽、端接溝槽各自下部的屏蔽柵和填充在它們各自上部的控制柵，每個屏蔽柵和其上方的一個控制柵之間設(shè)有一個隔離層絕緣；至少形成在端接溝槽內(nèi)側(cè)的外延層頂部的并圍繞在各有源溝槽上部周圍的一個本體層，以及形成在本體層頂部的一源極層；向下依次貫穿端接溝槽內(nèi)控制柵、隔離層的一個或多個側(cè)壁上附著有側(cè)部介質(zhì)層的通孔，及填充于通孔內(nèi)的導電材料；位于外延層頂面之上并將各控制柵予以覆蓋的一個頂部介質(zhì)層和位于頂部介質(zhì)層之上的一個絕緣鈍化層；向下依次貫穿絕緣鈍化層、頂部介質(zhì)層和源極層而延伸至本體層內(nèi)并位于相鄰有源溝槽之間或位于有源溝槽與端接溝槽之間的第二套接觸孔，和向下貫穿絕緣鈍化層并對準所述通孔內(nèi)導電材料的第一套接觸孔；填充于第一套、第二套接觸孔內(nèi)的金屬栓塞和設(shè)置于絕緣鈍化層之上的頂部金屬層；彼此間互連的屏蔽柵籍此由通孔內(nèi)的導電材料和第一套接觸孔內(nèi)的金屬栓塞之導電路徑而電性連接于所述頂部金屬層。
[0022]在另一個可選實施例中，一種帶有分裂柵的溝槽式功率器件包括:一個底部襯底和位于底部襯底之上的一個外延層；形成在外延層中的一個例如環(huán)形的端接溝槽和多個有源溝槽，其中，端接溝槽也可以不是環(huán)形而只是與有源溝槽并排設(shè)置，僅僅當于襯底之上加設(shè)場板時需要設(shè)定端接溝槽為環(huán)形；分別填充在有源溝槽、端接溝槽各自下部的屏蔽柵和填充在它們各自上部的控制柵，每個屏蔽柵和其上方的一個控制柵籍之間設(shè)有一個隔離層；至少形成在端接溝槽內(nèi)側(cè)的外延層頂部的并圍繞在各有源溝槽上部周圍的一本體層，以及形成在本體層頂部的一源極層；向下依次貫穿端接溝槽內(nèi)控制柵、隔離層的一個或多個側(cè)壁上附著有側(cè)部介質(zhì)層的通孔，及填充于通孔內(nèi)的導電材料；位于外延層頂面之上并將各控制柵予以覆蓋的一個頂部介質(zhì)層；位于頂部介質(zhì)層之上的并交疊在端接溝槽之上的一場板，場板在水平方向上向外擴展延伸到端接溝槽的外側(cè)；設(shè)置在頂部介質(zhì)層之上的同時還包覆住所述場板的絕緣鈍化層；向下依次貫穿絕緣鈍化層、頂部介質(zhì)層和源極層而延伸至本體層內(nèi)并位于相鄰有源溝槽之間或位于有源溝槽與端接溝槽之間的第二套接觸孔，和向下貫穿絕緣鈍化層并對準該場板的第一套接觸孔；填充于第一套、第二套接觸孔內(nèi)的金屬栓塞和設(shè)置于絕緣鈍化層之上的頂部金屬層；彼此間互連的屏蔽柵籍此由通孔內(nèi)的導電材料和第一套接觸孔內(nèi)的金屬栓塞之導電路徑而電性連接于所述頂部金屬層。
[0023]在其他帶有分裂柵的溝槽式功率器件的制備方法，取消了端接溝槽，包括以下步驟:步驟A、在底部襯底之上的一個外延層的頂部刻蝕出多個平行排列的溝槽；步驟B、生成一個第一絕緣層，覆蓋于各溝槽側(cè)壁及底部，和覆蓋于外延層的頂面上；步驟C、在溝槽下部填充導電材料，作為屏蔽柵；步驟D、刻蝕移除溝槽上部側(cè)壁處和外延層頂面之上的第一絕緣層，并在各屏蔽柵上方制備一個隔離層；步驟E、生成第二絕緣層，覆蓋溝槽上部裸露的側(cè)壁上，同時覆蓋于外延層的頂面上；步驟F、在溝槽上部填充導電材料，作為控制柵；步驟G、在部分溝槽內(nèi)刻蝕控制柵和隔離層，定義一個或多個暴露出屏蔽柵的通孔；步驟H、形成一個融合了外延層頂面之上的第二絕緣層的頂部介質(zhì)層，覆蓋于外延層頂面和各控制柵之上，同步形成一個側(cè)部介質(zhì)層附著在通孔的側(cè)壁；步驟1、填充導電材料至通孔內(nèi)；步驟J、形成一個絕緣鈍化層覆蓋于頂部介質(zhì)層和通孔之上；步驟K、刻蝕絕緣鈍化層至少形成其中的第一套接觸孔，隨后填充金屬栓塞至第一套接觸孔內(nèi)并在在頂部介質(zhì)層上沉積一個頂部金屬層，設(shè)置第一套接觸孔內(nèi)的金屬栓塞電性連接通孔內(nèi)的導電材料和頂部金屬層。這里所言的溝槽可以是有源溝槽。
[0024]上述方法，在步驟C中，包括以下步驟:第一次沉積導電材料，覆蓋在外延層頂面之上的第一絕緣層的上方，并填充于溝槽內(nèi)；回刻導電材料，保留溝槽下部的導電材料，作為屏蔽柵。
[0025]上述方法，在步驟D中，包括以下步驟:沉積絕緣物，覆蓋于外延層頂面之上的第一絕緣層的上方，并填充于溝槽內(nèi)的上部；回刻移除絕緣物，和回刻移除覆蓋于溝槽上部側(cè)壁處和外延層頂面之上的第一絕緣層，保留每個屏蔽柵上方的一個籍由絕緣物回刻而留下的隔離層。
[0026]上述方法，在步驟F中，包括以下步驟:第二次沉積導電材料，覆蓋在外延層頂面之上的第二絕緣層的上方，并填充于溝槽的上部；回刻導電材料，保留溝槽上部的導電材料，作為控制柵。
[0027]上述方法，在步驟G中，包括步驟:于外延層頂面之上的第二絕緣層上方和各控制柵的頂部之上形成一光刻膠層；籍由光刻膠層中用于暴露出預設(shè)溝槽內(nèi)部分控制柵區(qū)域的開口，向下刻蝕該預設(shè)溝槽內(nèi)的控制柵和隔離層，形成一個或多個暴露出屏蔽柵的通孔。
[0028]上述方法，在步驟H中，包括以下步驟:在外延層頂面之上的第二絕緣層上方制備與第二絕緣層相同材質(zhì)的絕緣介質(zhì)層，這一部分絕緣介質(zhì)層和外延層頂面之上的原始第二絕緣層融合形成一個頂部介質(zhì)層中，該頂部介質(zhì)層覆蓋于外延層頂面和各控制柵之上；同步形成的另一部分絕緣介質(zhì)層還附著在通孔裸露的側(cè)壁上以形成側(cè)部介質(zhì)層。
[0029]上述方法，在步驟H之后，包括以下步驟:直接利用頂部介質(zhì)層作為刻蝕掩膜，干法刻蝕移除掉在生成頂部介質(zhì)層和側(cè)部介質(zhì)層的步驟中而同步覆蓋于通孔下方的屏蔽柵的裸露區(qū)域處的絕緣介質(zhì)層。
[0030]上述方法，在步驟I中，包括以下步驟:第三次沉積導電材料，覆蓋在外延層頂面之上的頂部介質(zhì)層的上方并填充于通孔內(nèi)；回刻導電材料，保留通孔內(nèi)的導電材料。
[0031]上述方法，在步驟F、G、H、I任意一個步驟之后，但在步驟J之前，包括以下步驟:在所有的多個溝槽中，以最外側(cè)的兩個溝槽為界，限定它們內(nèi)側(cè)的外延層的頂部需植入摻雜物，即至少在最外側(cè)的溝槽內(nèi)側(cè)的外延層的頂部植入摻雜物形成一本體層，圍繞在各溝槽上部的周圍；以及在本體層的頂部植入摻雜物形成外延層頂面附近的一源極層。
[0032]上述方法,在步驟K刻蝕絕緣鈍化層時,還包括向下依次刻蝕絕緣鈍化層、頂部介質(zhì)層、源極層和本體層，形成延伸至本體層內(nèi)并位于相鄰溝槽之間的第二套接觸孔；以及隨后亦在第二套接觸孔內(nèi)填充金屬栓塞，所形成的頂部金屬層與第二套接觸孔內(nèi)的金屬栓塞形成電性接觸。
[0033]上述方法，在步驟K刻蝕絕緣鈍化的步驟中，形成向下貫穿絕緣鈍化層并對準所述通孔內(nèi)導電材料的第一套接觸孔，從而第一套接觸孔內(nèi)填充的金屬栓塞電性連接通孔內(nèi)的導電材料。
[0034]在其他可選實施例中，一種帶有分裂柵的溝槽式功率器件，取消了端接溝槽，包括:一個底部襯底和位于底部襯底之上的一個外延層；形成在外延層中的多個溝槽；填充在溝槽下部的屏蔽柵和填充在溝槽上部的控制柵，每個屏蔽柵和其上方的一個控制柵之間設(shè)有一個隔離層絕緣；在多個并排的溝槽之中，最外側(cè)的兩個溝槽(為界)的內(nèi)側(cè)的外延層頂部形成有一個本體層，本體層圍繞在各溝槽上部周圍的，以及形成在本體層頂部的一個源極層，當然也可以在最外側(cè)的兩個溝槽(為界)的外側(cè)的外延層頂部形成本體層，夕卜側(cè)的這部分本體層的頂部也可以摻雜形成源極層；向下依次貫穿一部分預設(shè)溝槽內(nèi)控制柵、隔離層的一個或多個側(cè)壁上附著有側(cè)部介質(zhì)層的通孔，及填充于通孔內(nèi)的導電材料；位于外延層頂面之上并將各控制柵予以覆蓋的一個頂部介質(zhì)層和位于頂部介質(zhì)層之上的一個絕緣鈍化層；向下依次貫穿絕緣鈍化層、頂部介質(zhì)層和源極層而延伸至本體層內(nèi)并位于相鄰溝槽之間的第二套接觸孔，和向下貫穿絕緣鈍化層并對準通孔內(nèi)導電材料的第一套接觸孔；填充于第一套、第二套接觸孔內(nèi)的金屬栓塞和設(shè)置于絕緣鈍化層之上的頂部金屬層；彼此間互連的屏蔽柵籍此由通孔內(nèi)的導電材料和第一套接觸孔內(nèi)的金屬栓塞之導電路徑而電性連接于所述頂部金屬層。這里所言的溝槽可以是有源溝槽。
【專利附圖】

【附圖說明】
[0035]參考所附附圖，以更加充分的描述本發(fā)明的實施例。然而，所附附圖僅用于說明和闡述，并不構(gòu)成對本發(fā)明范圍的限制。
[0036]圖1A?IQ是本發(fā)明的方法流程示意圖。
[0037]圖2是在有源溝槽和端接溝槽上部填充第二次沉積的多晶硅其后再制備本體層和源極層的方法示意圖。
[0038]圖3是在有源溝槽和端接溝槽上部填充的多晶硅中刻蝕出通孔后再制備本體層和源極層的方法示意圖。
[0039]圖4是在外延層頂面之上形成頂部介質(zhì)層和在通孔側(cè)壁附著側(cè)部介質(zhì)層之后再制備本體層和源極層的方法示意圖。[0040]圖5A?5C是基于圖1A?IQ的流程但額外的該場板被應用在器件中。
[0041]圖6是芯片的局部俯視不意圖。
[0042]圖7是芯片制備該場板后大體的局部俯視示意圖。
【具體實施方式】
[0043]在圖1A中，一個襯底包括一個重摻雜N+型的底部襯底101a，以及還包括位于底部襯底IOla上方的一個較之底部襯底而摻雜濃度較低的輕摻雜N-型外延層101b，可設(shè)定底部襯底101a、外延層IOlb為第一導電類型。在外延層IOlb的頂面上沉積形成一個圖示的硬質(zhì)掩膜層200，例如二氧化硅層，利用已知的光刻技術(shù)將預設(shè)的溝槽圖案轉(zhuǎn)移到一個未在圖中示出的光刻膠層中，光刻膠層覆蓋在硬質(zhì)掩膜層200上，然后以光刻膠層作為刻蝕掩膜，并利用等離子刻蝕或濕法腐蝕在硬質(zhì)掩膜層200中開設(shè)開口圖形，然后以帶有開口圖形的硬質(zhì)掩膜層200作為刻蝕掩膜，從而進一步在外延層IOlb的頂部以等離子體的干法方式，刻蝕出多個有源溝槽102a和一個環(huán)形端接溝槽102b。并排設(shè)置的多個有源溝槽102a設(shè)置于該襯底位于端接溝槽102b內(nèi)側(cè)的有源區(qū)。在另一個備選的制備溝槽的實施例中，還可以直接旋涂光刻膠在外延層IOlb頂面上，來取代硬質(zhì)掩膜層200，然后以帶有溝槽圖案的光刻膠層直接作為刻蝕掩膜，而以等離子體的干法刻蝕暴露于光刻膠層中開口圖形處的外延層IOlb區(qū)域，來制備有源溝槽102a和端接溝槽102b，最后光刻膠層和硬質(zhì)掩膜層200 —樣需要被剝離掉。
[0044]在圖1B中，在有源溝槽102a和端接溝槽102b各自的側(cè)壁及底部通過熱氧化法生長圖中未示意出的犧牲氧化層，然后再以濕法腐蝕的方式剝離掉犧牲氧化層，犧牲氧化層只是過渡產(chǎn)物，用于修復溝槽內(nèi)壁的損傷和形成平滑面的內(nèi)壁，并圓角化溝槽的底部拐角。然后再通過熱氧化生長一層較薄的例如是熱氧化硅層，作為一部分厚度的第一絕緣層103，后再通過低壓化學氣相淀積(LPCVD)方法生長一層較厚的例如氧化層，作為另一部分厚度的第一絕緣層103，LPCVD用來進一步增加第一絕緣層103的厚度，第一絕緣層103可以被理解為是一個復合層，包含薄的氧化硅層和厚的CVD氧化層。其后再通過一個高溫退火以提高氧化層致密性，從而最終使第一絕緣層103的總厚度達到設(shè)計厚度值。除此之外，在一些其他可替代的實施例中，第一絕緣層103的制備實現(xiàn)方法有單純通過熱氧化步驟，或者單純通過LPCVD方法生長，以達到所需的一定厚度的致密的例如氧化層作為第一絕緣層103。第一絕緣層103覆蓋于有源溝槽102a和端接溝槽102b各自的整個側(cè)壁及底部，同時還覆蓋于外延層IOlb的頂面上。
[0045]在圖1C中，譬如通過LPCVD沉積的方法，形成圖示的導電材料104，生長出具有一定預期厚度值的例如原位摻雜的多晶硅，依本發(fā)明精神，這是第一次沉積導電材料104。如圖所示，導電材料104覆蓋在外延層IOlb頂面之上的第一絕緣層103的上方，導電材料104同時還填充于有源溝槽102a和端接溝槽102b的內(nèi)部空間內(nèi)。
[0046]在圖1D中，采用等離子體干法刻蝕的方法，回刻導電材料104，這里沒有采用任何額外的掩膜，而直接將導電材料104刻蝕到所需的深度，盡量使得導電材料104的刻蝕形成的表面較為光滑。從而利用回刻，移除掉位于外延層IOlb頂面之上的第一絕緣層103上方的那一部分導電材料104，同時有源溝槽102a和端接溝槽102b各自上部的那一部分導電材料104也被移除掉，如此一來，便在有源溝槽102a和端接溝槽102b各自的上部便留下間隙空間。如圖1D所示，僅僅保留有源溝槽102a和端接溝槽102b各自下部的導電材料104，作為屏蔽柵(Shield gate) 104a。
[0047]在圖1E中，通過LPCVD的方法生長和沉積絕緣物105，例如制備氧化硅層，并通過較高溫的退火工序，來實現(xiàn)致密化LPCVD絕緣物105，絕緣物105填充滿有源溝槽102a和端接溝槽102b各自的上部，前述在溝槽上部形成的間隙空間完全被絕緣物105填充滿，而且絕緣物105往往還覆蓋于外延層IOlb頂面之上的第一絕緣層103的上方。實質(zhì)上，絕緣物105是第一絕緣層103的同材質(zhì)的類似物，當生成絕緣物105時，它與第一絕緣層103之間相互交界的界面在高溫處理階段幾乎會彼此融合在一起，而使得兩者接觸界面不再那么十分明顯。在圖1F對絕緣物105實施回刻腐蝕的步驟中，通過濕法如利用HF或者BOE (表征HF和NH4F溶液的混合液)，以時間控制刻蝕程度的方式，剝離掉外延層IOlb表面和各溝槽上部側(cè)壁上的所有氧化層，但是保留多晶硅屏蔽柵104a上表面的氧化層，以提高屏蔽柵104a與后續(xù)控制柵107a之間的擊穿電壓。具體而言，需要預定刻蝕移除掉絕緣物105不需要的部分:如外延層IOlb頂面之上的第一絕緣層103上方的一部分絕緣物105、絕緣物105填充在有源溝槽102a和端接溝槽102b各自上部的絕大部分。該回刻步驟中，還需要同步腐蝕移除掉覆蓋于有源溝槽102a和端接溝槽102b各自上部側(cè)壁處的第一絕緣層103，和刻蝕移除掉外延層IOlb頂面之上的第一絕緣層103。值得強調(diào)的是，雖然各溝槽內(nèi)的絕緣物105的大部分都被刻蝕掉了，但是仍然需要保留每個屏蔽柵104a頂面上方的一個籍由絕緣物105回刻而留下的隔離層105a。注意在此階段，有源溝槽102a和端接溝槽102b各自下部填充有屏蔽柵104a，溝槽下部的側(cè)壁及底部仍然附著有第一絕緣層103，與此同時，有源溝槽102a和端接溝槽102b各自的上部又形成了中空的間隙空間，而外延層IOlb的頂面也裸露出來。
[0048]在圖1G中，生成一個第二絕緣層106，典型的例如通過熱氧化法而再生長的一個二氧化硅層，此時第二絕緣層106覆蓋在有源溝槽102a和端接溝槽102b各自上部裸露的側(cè)壁上，第二絕緣層106同時還覆蓋于外延層IOlb整個裸露的頂面或上表面上，實質(zhì)上，有源溝槽102a和端接溝槽102b各自上部的側(cè)壁上附著的第二絕緣層106將是垂直溝槽MOSFET器件的晶胞單元真正的柵極氧化層，這在后文中將繼續(xù)介紹。
[0049]在圖1H中，依本發(fā)明精神，第二次沉積導電材料107，例如通過LPCVD方法，生長多晶硅層，該多晶硅實質(zhì)可以是原位摻雜，或者先行生長未實施摻雜的多晶硅后，再通過離子注入或者熱擴散方法實現(xiàn)多晶硅摻雜。導電材料107覆蓋在外延層IOlb頂面之上的第二絕緣層106的上方，導電材料107同時還填充于有源溝槽102a和端接溝槽102b各自的上部之中，圖1F中有源溝槽102a和端接溝槽102b各自的上部原本形成的間隙空間再次被多晶硅的導電材料107填滿。隨后如圖1I所示，后通過等離子體干法刻蝕法，刻蝕導電材料107，將導電材料107回刻到一定的程度，使溝槽內(nèi)保留的導電材料107的頂面處于與第二絕緣層106的上表面大致齊平的位置處，也即回刻到與外延層IOlb的頂表面相接近的位置，如圖1I所示?；乜虒щ姴牧?07后，最終保留有源溝槽102a和端接溝槽102b各自上部的導電材料107,作為控制柵(Control gate) 107a。
[0050]在圖1J中，需要利用一個光刻膠層208作為刻蝕掩膜，旋涂的光刻膠層208覆蓋于外延層IOlb頂面之上的整個該第二絕緣層106的上方，光刻膠層208同時也覆蓋在各個控制柵107a的頂部上方。然后利用常規(guī)的光刻技術(shù)，經(jīng)曝光顯影后形成光刻膠208中的若干個開口 208a，開口 208a交疊在端接溝槽102b內(nèi)的控制柵107a之上，依本發(fā)明精神，較佳的，開口 208a在端接溝槽102b寬度方向上的寬度值不超過端接溝槽102b自身的寬度值(也可以說在該方向上不超過控制柵107a的寬度值)?，F(xiàn)以帶有開口 208a的光刻膠層208作為刻蝕屏蔽層來定義出通孔107b，為了便于觀察和理解，可結(jié)合出圖1K-1至圖1K-3的步驟，其中圖1K-1中沒有顯示出光刻膠208，另外，圖1K-2至圖1K-3則是沿著圖1K-1中虛線AA的豎直剖面圖。
[0051]刻蝕定義出通孔107b的具體步驟為:通過等離子體的干法刻蝕，刻蝕掉開口 208a下方暴露出來的控制柵107a區(qū)域，例如在圖1K-1和圖1K-2中，在端接溝槽102b的控制柵107a中刻蝕形成了通孔107b。然后不要剝離掉光刻膠層208，仍然以其作為刻蝕掩膜，繼續(xù)向下刻蝕(這里干法或者濕法刻蝕皆可)，直至通孔107b底部裸露出的隔離層105a區(qū)域也被刻蝕掉，如圖1K-3所示，但是刻蝕終止于屏蔽柵104a裸露出的頂面。因此，在端接溝槽102b上部填充的控制柵107a內(nèi)形成的通孔107b向下依次貫穿控制柵107a和隔離層105a，從通孔107b中暴露位于通孔下方的局部屏蔽柵104a區(qū)域。在該刻蝕步驟中，盡量選擇多晶硅與氧化層選擇比高的干法刻蝕工藝，既實現(xiàn)能夠刻蝕出通孔107b而又可以不要損傷通孔107b側(cè)壁的氧化層如第二絕緣層106。在較佳的實施例中，通孔107b在端接溝槽102b寬度方向上的寬度值大約等于或略小于控制柵107a的寬度值，即將端接溝槽102b的原始寬度Wt減去兩倍的第二絕緣層106的厚度值Ttj,約等于Wt - 2T0,需考慮端接溝槽102b上部相對的兩個側(cè)壁上附著的絕緣層106厚度。如此一來，便實現(xiàn)了籍由光刻膠層208中用于露出端接溝槽102b內(nèi)一部分控制柵107a區(qū)域的圖案化開口 208a，向下刻蝕端接溝槽102b內(nèi)的控制柵107a和隔離層105a，形成一個或多個暴露出屏蔽柵104a局部區(qū)域的通孔107b。另外察看圖1K-1，沿著端接溝槽102b的長度方向，可以設(shè)置多個間隔開的通孔107b。如圖1K-3，完成通孔107b的刻蝕和清除通孔107b底部的隔離層105a之后，再刻蝕移除掉光刻膠層208。
[0052]在圖1L-1中，需要在外延層IOlb頂面之上制備一個頂部介質(zhì)層108。例如直接通過低壓化學氣相淀積(LPCVD)方法生長一層較厚的氧化層，作為絕緣介質(zhì)層(未單獨標示)，其具有覆蓋在外延層IOlb頂面之上的原第二絕緣層106上方的部分，這部分絕緣介質(zhì)層還同時將各個控制柵107a裸露的頂面予以覆蓋，可認為頂部介質(zhì)層108其實是一個總復合層，它融合包含了外延層IOlb頂面之上的原始第二絕緣層106，和融合了外延層IOlb頂面之上的原始第二絕緣層106上方所制備出來的一部分絕緣介質(zhì)層。最終，獲得的頂部介質(zhì)層108覆蓋于外延層IOlb頂面之上，同時還覆蓋于各個控制柵107a頂面之上。值得強調(diào)的是，這里的第二絕緣層106和所制備的絕緣介質(zhì)層實質(zhì)上可以選擇是相同的二氧化硅材質(zhì)，并且它們還可以選擇采用高溫退火來提高整個氧化層的致密性。此外，必須闡明的是，前述LPCVD沉積生成厚氧化層的步驟中，獲得的絕緣介質(zhì)層(氧化物)并非是選擇性沉積或生長的，實際情況是所生成的絕緣介質(zhì)層不僅僅只是覆蓋于外延層IOlb頂面之上的原始第二絕緣層106的上方，同樣，所制備的絕緣介質(zhì)層也還具有附著在通孔107b的側(cè)壁上的部分，這部分絕緣介質(zhì)層定義為側(cè)部介質(zhì)層108a，如圖1L-1和圖1L-2所示。換言之，制備了一個與第二絕緣層106相同材質(zhì)的絕緣介質(zhì)層，其至少具有覆蓋于外延層IOlb頂面之上的第二絕緣層106上方的部分，這一部分絕緣介質(zhì)層連同外延層IOlb頂面之上的原始第二絕緣層106 —起融合成頂部介質(zhì)層108 ;與此同時，同步生成的另一部分絕緣介質(zhì)層還附著在通孔107b裸露的側(cè)壁上，以形成側(cè)部介質(zhì)層108a，圖1L-2展示了這個步驟的結(jié)果。
[0053]需要考慮的另一個方面在于，鑒于獲得的絕緣介質(zhì)層(氧化物)并非是選擇性沉積或生長的，在同步制備頂部介質(zhì)層108、側(cè)部介質(zhì)層108a的同時，那么還有一部分絕緣介質(zhì)層自然會沉積在通孔107b的底部，位于屏蔽柵104a從通孔107b中裸露出來的區(qū)域處，其實就是覆蓋在通孔107b正下方的屏蔽柵104a頂面的裸露區(qū)域處。依本發(fā)明精神，需要直接利用頂部介質(zhì)層108作為刻蝕掩膜，而不利用額外的掩膜，采用各向異性的干法刻蝕步驟之后，屏蔽柵104a的頂面位于通孔107b正下方的區(qū)域處所覆蓋的這部分絕緣介質(zhì)層將被刻蝕移除掉，該區(qū)域就是從通孔107b中裸露出來的區(qū)域。
[0054]在圖1M中，執(zhí)行沉積導電材料109的步驟，導電材料109例如是通過LPCVD方法生長原位摻雜多晶硅制備的，或者是先不去摻雜沉積多晶硅，然后再通過離子注入或者擴散方法制備摻雜的多晶硅。沉積導電材料109是第三次沉積多晶硅的步驟，最終，導電材料109覆蓋在外延層IOlb頂面之上的頂部介質(zhì)層108的上方，并且導電材料109還填充于各個通孔107b內(nèi)。然后如圖1N-1所示，執(zhí)行回刻導電材料109的步驟。例如通過等離子體的干法刻蝕法，回刻蝕導電材料109，以便將通孔107b內(nèi)的導電材料109回刻到與頂部介質(zhì)層108的頂表面大致齊平的位置，但是外延層IOlb頂面之上的頂部介質(zhì)層108上方的導電材料109將被清除掉。如圖1N-2所示，從而僅僅保留通孔107b內(nèi)的那部分導電材料109a。
[0055]為了更詳盡的了解通孔107b與它附近其他各個組件的相對位置關(guān)系，圖1N-3特意截取了圖1N-2中沿著虛線BB的豎直截面的剖面圖。圖1N-3是端接溝槽102b的一個片段，展示了大約端接溝槽102b寬度的二分之一，其中在端接溝槽102b下部的側(cè)壁和底部上附著有第一絕緣層103，并且在端接溝槽102b下部填充有屏蔽柵104a，隔離層105a設(shè)置在屏蔽柵104a的頂面之上，而在端接溝槽102b上部的側(cè)壁上則覆蓋有第二絕緣層106，第一絕緣層103—般比第二絕緣層106要厚得多。此外，在端接溝槽102b上部還填充有控制柵107a，而且每個屏蔽柵104a和它正上方的一個控制柵107a依賴它們兩者之間的隔離層105a而彼此絕緣隔離。頂部介質(zhì)層108覆蓋在控制柵107a的頂端面之上。依圖示的結(jié)構(gòu)，通孔107b向下依次貫穿控制柵107a、隔離層105a，而且通孔107b的側(cè)壁上覆蓋有側(cè)部介質(zhì)層108a,所以通孔107b內(nèi)填充的導電材料109a依靠側(cè)部介質(zhì)層108a與控制柵107a包圍在通孔107b周圍的區(qū)域絕緣隔離，但是通孔107b內(nèi)填充的導電材料109a卻與屏蔽柵104a相互連接并且具有電性接觸的關(guān)系，另外，通孔107b內(nèi)填充的導電材料109a也從頂部介質(zhì)層108中裸露出來。
[0056]在圖10中，可以利用一個注入掩膜，作為離子注入的屏蔽層，從而在端接溝槽102b內(nèi)側(cè)的外延層IOlb的頂部植入摻雜物，形成一個本體層110，這里所注入的摻雜物或離子為P型，是與前述第一導電類型相反的第二導電類型，所形成的本體層110圍繞在各有源溝槽102a上部的周圍，注意本體層110與它下方外延層IOlb間的界面設(shè)定在控制柵107a的底面上方，以便在本體層110中能沿著有源溝槽102a或端接溝槽102b的側(cè)壁形成垂直的反型層來建立MOSFET單元的溝道。以及隨后繼續(xù)在本體層110的頂部植入N+型的摻雜物，形成外延層IOlb頂面附近的一個源極層111，源極層111也圍繞在各有源溝槽102a上部的周圍，但其深度比本體層110要淺得多。完成本體層110、源極層111的植入之后便可剝離掉圖中未示意出的注入掩膜。在圖10的實施例中，所植入本體層110、源極層111位于端接溝槽102b內(nèi)側(cè)的有源區(qū)中，在端接溝槽102b外側(cè)的終端區(qū)中并未形成任何本體層110、源極層111。但在另一些圖中未表示出來的實施例中，可以節(jié)省一個注入掩膜，不采用任何離子注入掩膜，而直接以整體式覆蓋注入(blanket implant)的方式,不僅在端接溝槽102b內(nèi)側(cè)的外延層IOlb的頂部形成了本體層110和在該位置處的本體層110的頂部形成了源極層111，還在端接溝槽102b外側(cè)的外延層IOlb的頂部形成了本體層110，和在端接溝槽102b外側(cè)位置處的本體層110的頂部形成了源極層111，換言之，有源區(qū)和終端區(qū)皆整體性的注入了本體層和源極層。
[0057]在圖1P中，先沉積一個絕緣鈍化層112覆蓋在頂部介質(zhì)層108的頂表面之上，例如采用低溫氧化物LTO和/或含有硼酸的硅玻璃BPSG。絕緣鈍化層112還覆蓋在各個通孔107b內(nèi)填充的導電材料109a的上方。制備絕緣鈍化層112之后，在絕緣鈍化層190上方再額外旋涂一個光刻膠層，并光刻顯影形成其中的一些開口圖案，利用這個光刻膠層作為接觸孔刻蝕掩膜，經(jīng)過適當?shù)母飨虍愋愿煞涛g之后，同步形成若干貫穿絕緣鈍化層112的第一套接觸孔112b、第二套接觸孔112a。在圖1P中刻蝕絕緣鈍化層112來制備第二套接觸孔112a時，主要是制備向下延伸到有源區(qū)的臺面結(jié)構(gòu)之中的接觸孔，包括向下依次刻蝕絕緣鈍化層112、頂部介質(zhì)層108、有源區(qū)的源極層111、有源區(qū)的本體層110，形成向下延伸至本體層110內(nèi)的第二套接觸孔112a，第二套接觸孔112a中的每一個接觸孔要么設(shè)置在相鄰兩個有源溝槽102a之間，或者設(shè)置在最外側(cè)的有源溝槽102a與它附近的端接溝槽102b之間(最外側(cè)的有源溝槽102a是全部有源溝槽102a中最靠近端接溝槽102b的有源溝槽)。在圖1P中刻蝕絕緣鈍化層112來制備第一套接觸孔112b時，主要是在一個通孔107b之上相應制備一個接觸孔，第一套接觸孔112中每個接觸孔都交疊在一個通孔107b及其內(nèi)部的導電材料上方。如此一來，在第一套接觸孔102b中，對于所形成的向下貫穿絕緣鈍化層112的每個接觸孔而言，其均相應對準和接觸一個位于它正下方的通孔107b內(nèi)填充的導電材料109a。
[0058]在一些圖中未示意出的實施例中，利用帶有第二套接觸孔112a的絕緣鈍化層112為自對準注入掩膜，還可以向第二套接觸孔112a的每個接觸孔的底部注入P+型的重摻雜離子，來形成設(shè)于本體層110內(nèi)的、并位于第二套接觸孔112a中每個接觸孔底部附近的本體接觸區(qū)，其摻雜濃度比本體層110的摻雜濃度要大。
[0059]在一些實施例中，先填充金屬材料(如鎢)在第一套接觸孔112b、第二套接觸孔112a中的各個接觸孔內(nèi)，接觸孔內(nèi)的金屬材料形成金屬栓塞或金屬接頭，此時，這個金屬栓塞是采用一個單獨的沉積工序然后再回刻蝕的工藝，刻蝕移除絕緣鈍化層112上方多余的不需要的金屬材料，而僅僅保留各個接觸孔內(nèi)的金屬材料。另外，此實施例中還需要再單獨沉積一個頂部金屬層113覆蓋在整個絕緣鈍化層112的上方，頂部金屬層113與第一套接觸孔112b、第二套接觸孔112a中各個接觸孔內(nèi)的金屬栓塞構(gòu)成電性連接/接觸。由于第一套接觸孔102b中的每個接觸孔均相應對準它下方的一個通孔107b內(nèi)填充的導電材料109a，所以每個特定通孔107b內(nèi)填充的導電材料109a自然與該通孔107b正上方的一個接觸孔(屬第一套接觸孔)內(nèi)的金屬栓塞構(gòu)成電性接觸。
[0060]在一些其他可選的實施例中，第一套接觸孔112b、第二套接觸孔112a中的各個接觸孔內(nèi)填充的金屬材料(金屬栓塞)與絕緣鈍化層112上方的金屬材料(頂部金屬層113)是同步沉積生成的，也就是說，各個接觸孔內(nèi)的金屬栓塞與頂部金屬層113其實是一體成型的，此時它們的材質(zhì)完全相同，頂部金屬層113與第一套接觸孔112b、第二套接觸孔112a中各個接觸孔內(nèi)的金屬栓塞自然構(gòu)成電性連接/接觸。
[0061]對溝槽式的功率MOSFET器件而言，頂部金屬層113體現(xiàn)為源極電極，而底部襯底IOla底面上設(shè)置的一個未示意出的底部金屬層則體現(xiàn)為漏極電極，每個有源溝槽102a內(nèi)的控制柵107a都連通到一個未繪制出來的柵極拾取溝槽中的導電材料，而圖中未示意出的另一個貫穿絕緣鈍化層112、頂部介質(zhì)層108的接觸孔被設(shè)置對準和接觸柵極拾取溝槽內(nèi)的導電材料，這個接觸孔內(nèi)的金屬栓塞將柵極拾取溝槽內(nèi)的導電材料電性連接到位于絕緣鈍化層112上方的另一個作為柵極電極的柵極金屬層上。
[0062]在圖2?4的實施例中，是基于圖1A?IQ的步驟，僅有的改動是將本體層110或源極層111的植入形成時機做了一些調(diào)整，其他的步驟則與圖1A?IQ完全一致而沒有任何區(qū)別。例如在圖1A?IQ的步驟中，本體層110或源極層111是在圖10形成好通孔107b內(nèi)的導電材料109a之后才注入的。但在圖2的實施例中，是在圖1I中制備好有源溝槽102a和端接溝槽102b各自上部的控制柵107a之后，而馬上先后注入P型和N型的摻雜物，形成P型本體層110或N型源極層111，這取代了原本圖10步驟的離子注入步驟。在圖3的實施例中，是在圖1K-3剝離掉光刻膠層208的步驟之后，馬上分步先后注入P型和N型的摻雜物，形成P型本體層110或N型源極層111，這取代了原本圖10步驟的離子注入步驟。在圖4的實施例中，是在完成制備圖1L-1的頂部介質(zhì)層108和側(cè)部介質(zhì)層108a步驟后，先后分步注入P型和N型的摻雜物，形成P型本體層110或N型源極層111，這取代了原本圖10步驟的離子注入步驟，在圖4的實施例中，前文已經(jīng)闡明，屏蔽柵104a的頂面位于通孔107b正下方的那一部分局部區(qū)域之上會額外覆蓋一部分絕緣介質(zhì)層，那么圖4中形成本體層110或源極層111的摻雜物的注入時機，既可以在清理掉屏蔽柵104a的頂面位于通孔107b正下方的區(qū)域之上所覆蓋的一部分絕緣介質(zhì)層之前，也可以是在清理掉該一部分絕緣介質(zhì)層之后，同樣，這里指代的一部分絕緣介質(zhì)層是與頂部介質(zhì)層108和側(cè)部介質(zhì)層108a同時形成的，只不過這部分絕緣介質(zhì)層是沉積在通孔107b的底部。
[0063]在圖5A?5C的實施例中，是基于圖1A?IQ的步驟，僅有的改動是在刻蝕第三次沉積的導電材料109的步驟中(即圖1M至圖1N-1)，不僅僅是在通孔107b內(nèi)留下了預期的導電材料109a,同步還留下了一個由一部分殘留的導電材料109b構(gòu)成的該場板,其他的步驟則與圖1A?IQ完全一致而沒有任何區(qū)別。如圖5A?5B所示，利用一個額外的光刻膠層(未示意出)作為刻蝕掩膜，覆蓋住導電材料109，然后刻蝕頂部介質(zhì)層108之上的導電材料109，導電材料109交疊在端接溝槽109a內(nèi)側(cè)的外延層IOla之上的部分被完全刻蝕清除掉，但是導電材料109交疊在端接溝槽109a外側(cè)的外延層IOla之上的局部導電材料109b被保留下來，相當于外延層IOla周邊邊緣附近處的導電材料109被保留下來，而該被保留下來的導電材料10%同時還具有交疊在端接溝槽102b之上的部分。由于導電材料109b的屏蔽作用，通孔107b內(nèi)填充導電材料109a位于導電材料109b正下方，被導電材料109b阻擋住，不會被刻蝕掉，所以被保留下來。如此一來，通孔107b內(nèi)填充導電材料109a與導電材料10%實質(zhì)上便是互為電性連接的，它們結(jié)構(gòu)上也是一體成型的。而作為該場板的這一部分導電材料109b則在水平方向上自端接溝槽102a的正上方向端接溝槽102a的外側(cè)擴展延伸，直至延伸到外延層IOlb周邊邊緣附近。較之圖1P?IQ的步驟，由于頂部介質(zhì)層108和端接溝槽102b之上還有一部分額外多出的導電材料109b，所以后續(xù)制備的絕緣鈍化層112還會將該導電材料10%予以覆蓋，那么在圖5C制備第一套接觸孔112b之時，刻蝕絕緣鈍化112的步驟中，形成向下貫穿絕緣鈍化層112的第一套接觸孔112b，第一套接觸孔112b中的每一個接觸孔都對準和接觸該場板，從而后續(xù)在第一套接觸孔112b內(nèi)填充的金屬栓塞，皆可以經(jīng)由該場板而電性連接到場板下方通孔107b內(nèi)的導電材料109a。
[0064]圖6?7展示了襯底或芯片的局部示意圖，襯底具有端接溝槽102b內(nèi)側(cè)的有源區(qū)170，和端接溝槽102b外側(cè)的終端區(qū)160，后者圍繞著前者，在端接溝槽102b內(nèi)側(cè)設(shè)置若干長條狀的有源溝槽102a，端接溝槽102b除了具有與有源溝槽102a相平行的部分外，端接溝槽102b垂直于有源溝槽102a的部分還與有源溝槽102a的端部相連通，在端接溝槽102b上部的控制柵107a之中刻蝕制備出了間隔開的多個通孔107b，而端接溝槽102b、有源溝槽102a各自下部的屏蔽柵104a彼此之間是互連的，籍此由通孔107b內(nèi)的導電材料109a和第一套接觸孔112b內(nèi)的金屬栓塞這個導電路徑，可實現(xiàn)屏蔽柵104a電性連接于頂部金屬層113上，使它們等勢。在圖7中，導電材料109b (即該場板)位于頂部介質(zhì)層108之上，并具有交疊在端接溝槽102b之上的部分，該場板也是環(huán)形狀，自端接溝槽102b之上沿著水平方向而向外擴展延伸，向外延伸到端接溝槽102b的外側(cè)，例如可以延伸到端接溝槽102b外側(cè)的終端區(qū)，此外還可以配置該場板10%自身的外側(cè)邊緣接近芯片或襯底或外延層IOlb的周邊邊緣150，而該場板109b相對的內(nèi)側(cè)邊緣則位于端接溝槽102b的靠近有源區(qū)(或朝向芯片中心)的內(nèi)側(cè)壁的正上方附近，該場板可用于緩解終端區(qū)的電場擁擠度。
[0065]在一些可選但非必須的實施例中，端接溝槽102b也可以不是閉合的環(huán)形，而是與有源溝槽102a并排設(shè)置，位于有源溝槽102a的兩側(cè)。在一些可選實施例中，僅僅當于襯底之上額外加設(shè)場板10%時，才需要額外設(shè)定閉合環(huán)形的端接溝槽102b，譬如當外延層之上的該場板10%不復存在的話，定義端接溝槽102b為環(huán)形就不是必要條件，只要在端接溝槽102b或者有源溝槽102a中開設(shè)通孔107b即可。如果試圖取消端接溝槽102b僅僅保留有源溝槽102a，只需在有源溝槽102a上部的控制柵107a中開設(shè)通孔即可，依本發(fā)明前文揭示的內(nèi)容，很容易理解，當期望在有源溝槽102a上部的控制柵107a中開設(shè)通孔，其工藝步驟與在端接溝槽102b上部的控制柵107a中開設(shè)通孔的步驟完全一樣，所以不予贅述，當在有源溝槽102a中開設(shè)通孔107b時，僅僅需要將有源溝槽102a下部的屏蔽柵104a導出至與作為源極電極的頂部金屬層113短接。當然，在另一些實施例，如果需要該場板10%的話，可以制備有源溝槽102a外圍的端接溝槽102b。
[0066]依本發(fā)明精神，可實現(xiàn)減少光罩層次，和簡化加工工藝，既降低了加工難度和降低了加工成本，而且能夠?qū)崿F(xiàn)高擊穿電壓、低導通電阻并提高了成品率，器件可具有較強的市場競爭力。本發(fā)明還摒棄了傳統(tǒng)采用HDP和CMP等昂貴工藝的方式，在屏蔽柵上開設(shè)的孔不需要昂貴的化學氣相沉積方法實現(xiàn)金屬化，有效減小了工藝難度并同時極大的增強了器件長期的可靠性。
[0067]以上，通過說明和附圖，給出了【具體實施方式】的特定結(jié)構(gòu)的典型實施例，上述發(fā)明提出了現(xiàn)有的較佳實施例，但這些內(nèi)容并不作為局限。對于本領(lǐng)域的技術(shù)人員而言，閱讀上述說明后，各種變化和修正無疑將顯而易見。因此，所附的權(quán)利要求書應看作是涵蓋本發(fā)明的真實意圖和范圍的全部變化和修正。在權(quán)利要求書范圍內(nèi)任何和所有等價的范圍與內(nèi)容，都應認為仍屬本發(fā)明的意圖和范圍內(nèi)。
【權(quán)利要求】
1.一種帶有分裂柵的溝槽式功率器件的制備方法，其特征在于，包括以下步驟: 步驟A、在底部襯底之上的一外延層的頂部刻蝕出一端接溝槽和多個有源溝槽； 步驟B、生成一第一絕緣層，覆蓋于端接溝槽和有源溝槽各自的側(cè)壁及底部，同時覆蓋于外延層的頂面上； 步驟C、在端接溝槽、有源溝槽各自下部填充導電材料，作為屏蔽柵； 步驟D、刻蝕移除端接溝槽、有源溝槽各自上部側(cè)壁處和外延層頂面之上的第一絕緣層，并在各屏蔽柵上方制備一個隔離層； 步驟E、生成第二絕緣層，覆蓋在端接溝槽和有源溝槽各自上部裸露的側(cè)壁上，同時覆蓋于外延層的頂面上； 步驟F、在端接溝槽、有源溝槽各自上部填充導電材料，作為控制柵； 步驟G、在端接溝槽內(nèi)刻蝕控制柵和隔離層，定義一個或多個暴露出屏蔽柵的通孔；步驟H、形成一融合了外延層頂面之上的第二絕緣層的頂部介質(zhì)層，覆蓋于外延層頂面和各控制柵之上，同步形成一側(cè)部介質(zhì)層附著在通孔的側(cè)壁； 步驟1、填充導電材料至通孔內(nèi)； 步驟J、形成一絕緣鈍化層覆 蓋于頂部介質(zhì)層和通孔之上； 步驟K、刻蝕絕緣鈍化層至少形成其中的第一套接觸孔，隨后填充金屬栓塞至第一套接觸孔內(nèi)并在在頂部介質(zhì)層上沉積一頂部金屬層，設(shè)置第一套接觸孔內(nèi)的金屬栓塞電性連接通孔內(nèi)的導電材料和頂部金屬層。
2.如權(quán)利要求1所述的方法，其特征在于，在步驟C中，包括以下步驟: 第一次沉積導電材料，覆蓋在外延層頂面之上的第一絕緣層的上方，并填充于端接溝槽和有源溝槽內(nèi)； 回刻導電材料，保留端接溝槽、有源溝槽各自下部的導電材料，作為屏蔽柵。
3.如權(quán)利要求1所述的方法，其特征在于，在步驟D中，包括以下步驟: 沉積絕緣物，覆蓋于外延層頂面之上的第一絕緣層的上方，并填充于端接溝槽和有源溝槽內(nèi)各自的上部； 回刻移除絕緣物，和回刻移除覆蓋于端接溝槽、有源溝槽各自上部側(cè)壁處和外延層頂面之上的第一絕緣層，保留每個屏蔽柵上方的一個籍由絕緣物回刻而留下的隔離層。
4.如權(quán)利要求1所述的方法，其特征在于，在步驟F中，包括以下步驟: 第二次沉積導電材料，覆蓋在外延層頂面之上的第二絕緣層的上方，并填充于端接溝槽和有源溝槽的上部； 回刻導電材料，保留端接溝槽、有源溝槽各自上部的導電材料，作為控制柵。
5.如權(quán)利要求1所述的方法，其特征在于，在步驟G中，包括以下步驟: 于外延層頂面之上的第二絕緣層上方和各控制柵的頂部之上形成一光刻膠層； 籍由光刻膠層中用于暴露出端接溝槽內(nèi)部分控制柵區(qū)域的開口，向下刻蝕端接溝槽內(nèi)的控制柵和隔離層，形成一個或多個暴露出屏蔽柵的通孔。
6.如權(quán)利要求1所述的方法，其特征在于，在步驟H中，包括以下步驟: 在外延層頂面之上的第二絕緣層上方制備與第二絕緣層相同材質(zhì)的絕緣介質(zhì)層，這一部分絕緣介質(zhì)層和外延層頂面之上的原始第二絕緣層融合形成一頂部介質(zhì)層中，該頂部介質(zhì)層覆蓋于外延層頂面和各控制柵之上；同步形成的另一部分絕緣介質(zhì)層還附著在通孔裸露的側(cè)壁上以形成側(cè)部介質(zhì)層。
7.如權(quán)利要求6所述的方法，其特征在于，在步驟H之后，包括以下步驟: 直接利用頂部介質(zhì)層作為刻蝕掩膜，干法刻蝕移除掉在生成頂部介質(zhì)層和側(cè)部介質(zhì)層的步驟中而同步覆蓋于通孔下方的屏蔽柵的裸露區(qū)域處的絕緣介質(zhì)層。
8.如權(quán)利要求1所述的方法，其特征在于，在步驟I中，包括以下步驟: 第三次沉積導電材料，覆蓋在外延層頂面之上的頂部介質(zhì)層的上方并填充于通孔內(nèi)； 回刻導電材料，保留通孔內(nèi)的導電材料。
9.如權(quán)利要求1所述的方法，其特征在于，在步驟F、G、H、I中任意一個步驟之后，但在步驟 J之前，還包括以下步驟: 至少在端接溝槽內(nèi)側(cè)的外延層的頂部植入摻雜物形成一本體層，圍繞在各有源溝槽上部的周圍；以及 在本體層的頂部植入摻雜物形成外延層頂面附近的一源極層。
10.如權(quán)利要求9所述的方法，其特征在于，在步驟K刻蝕絕緣鈍化層時，還包括向下依次刻蝕絕緣鈍化層、頂部介質(zhì)層、源極層和本體層，形成延伸至本體層內(nèi)并位于相鄰有源溝槽之間或位于有源溝槽與端接溝槽之間的第二套接觸孔；以及 隨后亦在第二套接觸孔內(nèi)填充金屬栓塞，所形成的頂部金屬層與第二套接觸孔內(nèi)的金屬栓塞形成電性接觸。
11.如權(quán)利要求1所述的方法，其特征在于，在步驟K刻蝕絕緣鈍化的步驟中，形成向下貫穿絕緣鈍化層并對準所述通孔內(nèi)導電材料的第一套接觸孔，從而第一套接觸孔內(nèi)填充的金屬栓塞電性連接通孔內(nèi)的導電材料。
12.如權(quán)利要求4所述的方法，其特征在于，在步驟I中，包括以下步驟: 在回刻第三次沉積的導電材料時，還保留交疊在端接溝槽之上的一部分導電材料作為一場板，其中，形成該場板的這部分導電材料在水平方向端接溝槽外側(cè)擴展延伸，直至延伸到外延層周邊邊緣附近。
13.如權(quán)利要求12所述的方法，其特征在于，在步驟K刻蝕絕緣鈍化的步驟中，形成向下貫穿絕緣鈍化層并對準該場板的第一套接觸孔，從而第一套接觸孔內(nèi)填充的金屬栓塞經(jīng)由場板而電性連接到場板下方通孔內(nèi)的導電材料。
14.一種帶有分裂柵的溝槽式功率器件，其特征在于，包括: 一底部襯底和位于底部襯底之上的一外延層； 形成在外延層中的一端接溝槽和多個有源溝槽； 分別填充在有源溝槽、端接溝槽各自下部的屏蔽柵和填充在它們各自上部的控制柵，每個屏蔽柵和其上方的一個控制柵之間設(shè)有一隔離層絕緣； 至少形成在端接溝槽內(nèi)側(cè)的外延層頂部的并圍繞在各有源溝槽上部周圍的一本體層，以及形成在本體層頂部的一源極層； 向下依次貫穿端接溝槽內(nèi)控制柵、隔離層的一個或多個側(cè)壁上附著有側(cè)部介質(zhì)層的通孔，及填充于通孔內(nèi)的導電材料； 位于外延層頂面之上并將各控制柵予以覆蓋的一頂部介質(zhì)層和位于頂部介質(zhì)層之上的一絕緣鈍化層； 向下依次貫穿絕緣鈍化層、頂部介質(zhì)層和源極層而延伸至本體層內(nèi)并位于相鄰有源溝槽之間或位于有源溝槽與端接溝槽之間的第二套接觸孔，和向下貫穿絕緣鈍化層并對準所述通孔內(nèi)導電材料的第一套接觸孔； 填充于第一套、第二套接觸孔內(nèi)的金屬栓塞和設(shè)置于絕緣鈍化層之上的頂部金屬層；彼此間互連的屏蔽柵籍此由通孔內(nèi)的導電材料和第一套接觸孔內(nèi)的金屬栓塞之導電路徑而電性連接于所述頂部金屬層。
15.—種帶有分裂柵的溝槽式功率器件,其特征在于,包括: 一底部襯底和位于底部襯底之上的一外延層； 形成在外延層中的一端接溝槽和多個有源溝槽； 分別填充在有源溝槽、端接溝槽各自下部的屏蔽柵和填充在它們各自上部的控制柵，每個屏蔽柵和其上方的一個控制柵籍之間設(shè)有一隔離層； 至少形成在端接溝槽內(nèi)側(cè)的外延層頂部的并圍繞在各有源溝槽上部周圍的一本體層，以及形成在本體層頂部的一源極層； 向下依次貫穿端接溝槽內(nèi)控制柵、隔離層的一個或多個側(cè)壁上附著有側(cè)部介質(zhì)層的通孔，及填充于通孔內(nèi)的導電材料； 位于外延層頂面 之上并將各控制柵予以覆蓋的一頂部介質(zhì)層； 位于頂部介質(zhì)層之上的并交疊在端接溝槽之上的一場板，場板在水平方向上向外擴展延伸到端接溝槽的外側(cè)； 設(shè)置在頂部介質(zhì)層之上的同時還包覆住所述場板的絕緣鈍化層； 向下依次貫穿絕緣鈍化層、頂部介質(zhì)層和源極層而延伸至本體層內(nèi)并位于相鄰有源溝槽之間或位于有源溝槽與端接溝槽之間的第二套接觸孔，和向下貫穿絕緣鈍化層并對準所述場板的第一套接觸孔； 填充于第一套、第二套接觸孔內(nèi)的金屬栓塞和設(shè)置于絕緣鈍化層之上的頂部金屬層；彼此間互連的屏蔽柵籍此由通孔內(nèi)的導電材料和第一套接觸孔內(nèi)的金屬栓塞之導電路徑而電性連接于所述頂部金屬層。
16.一種帶有分裂柵的溝槽式功率器件的制備方法，其特征在于，包括以下步驟: 步驟A、在底部襯底之上的一外延層的頂部刻蝕出多個溝槽； 步驟B、生成一第一絕緣層，覆蓋于各溝槽側(cè)壁及底部，和覆蓋于外延層的頂面上； 步驟C、在溝槽下部填充導電材料，作為屏蔽柵； 步驟D、刻蝕移除溝槽上部側(cè)壁處和外延層頂面之上的第一絕緣層，并在各屏蔽柵上方制備一個隔離層； 步驟E、生成第二絕緣層，覆蓋溝槽上部裸露的側(cè)壁上，同時覆蓋于外延層的頂面上； 步驟F、在溝槽上部填充導電材料，作為控制柵； 步驟G、在部分溝槽內(nèi)刻蝕控制柵和隔離層，定義一個或多個暴露出屏蔽柵的通孔；步驟H、形成一融合了外延層頂面之上的第二絕緣層的頂部介質(zhì)層，覆蓋于外延層頂面和各控制柵之上，同步形成一側(cè)部介質(zhì)層附著在通孔的側(cè)壁； 步驟1、填充導電材料至通孔內(nèi)； 步驟J、形成一絕緣鈍化層覆蓋于頂部介質(zhì)層和通孔之上； 步驟K、刻蝕絕緣鈍化層至少形成其中的第一套接觸孔，隨后填充金屬栓塞至第一套接觸孔內(nèi)并在在頂部介質(zhì)層上沉積一頂部金屬層，設(shè)置第一套接觸孔內(nèi)的金屬栓塞電性連接通孔內(nèi)的導電材料和頂部金屬層。
17.如權(quán)利要求16所述的方法，其特征在于，在步驟C中，包括以下步驟: 第一次沉積導電材料，覆蓋在外延層頂面之上的第一絕緣層的上方，并填充于溝槽內(nèi)； 回刻導電材料，保留溝槽下部的導電材料，作為屏蔽柵。
18.如權(quán)利要求16所述的方法，其特征在于，在步驟D中，包括以下步驟: 沉積絕緣物，覆蓋于外延層頂面之上的第一絕緣層的上方，并填充于溝槽內(nèi)的上部； 回刻移除絕緣物，和回刻移除覆蓋于溝槽上部側(cè)壁處和外延層頂面之上的第一絕緣層，保留每個屏蔽柵上方的一個籍由絕緣物回刻而留下的隔離層。
19.如權(quán)利要求16所述的方法，其特征在于，在步驟F中，包括以下步驟: 第二次沉積導電材料，覆蓋在外延層頂面之上的第二絕緣層的上方，并填充于溝槽的上部； 回刻導電材料，保留溝槽上部的導電材料，作為控制柵。
20.如權(quán)利要求16所述的方法，其特征在于，在步驟G中，包括以下步驟: 于外延層頂面之上的第二絕緣層上方和各控制柵的頂部之上形成一光刻膠層； 籍由光刻膠層中用于暴露出預設(shè)溝槽內(nèi)一部分控制柵區(qū)域的開口，向下刻蝕該預設(shè)溝槽內(nèi)的控制柵和隔離層，形成一個或多個暴露出屏蔽柵的通孔。
21.如權(quán)利要求16所述的方法，其特征在于，在步驟H中，包括以下步驟: 在外延層頂面之上的第二絕緣層上方制備與第二絕緣層相同材質(zhì)的絕緣介質(zhì)層，這一部分絕緣介質(zhì)層和外延層頂面之上的原始第二絕緣層融合形成一頂部介質(zhì)層中，該頂部介質(zhì)層覆蓋于外延層頂面和各控制柵之上； 同步形成的另一部分絕緣介質(zhì)層還附著在通孔裸露的側(cè)壁上以形成側(cè)部介質(zhì)層。
22.如權(quán)利要求21所述的方法，其特征在于，在步驟H之后，包括以下步驟: 直接利用頂部介質(zhì)層作為刻蝕掩膜，干法刻蝕移除掉在生成頂部介質(zhì)層和側(cè)部介質(zhì)層的步驟中而同步覆蓋于通孔下方的屏蔽柵的裸露區(qū)域處的絕緣介質(zhì)層。
23.如權(quán)利要求16所述的方法，其特征在于，在步驟I中，包括以下步驟: 第三次沉積導電材料，覆蓋在外延層頂面之上的頂部介質(zhì)層的上方并填充于通孔內(nèi)； 回刻導電材料，保留通孔內(nèi)的導電材料。
24.如權(quán)利要求16所述的方法，其特征在于，在步驟F、G、H、I中任意一個步驟之后，但在步驟J之前，還包括以下步驟: 至少在最外側(cè)的溝槽內(nèi)側(cè)的外延層的頂部植入摻雜物形成一本體層，圍繞在各溝槽上部的周圍；以及 在本體層的頂部植入摻雜物形成外延層頂面附近的一源極層。
25.如權(quán)利要求24所述的方法，其特征在于，在步驟K刻蝕絕緣鈍化層時，還包括向下依次刻蝕絕緣鈍化層、頂部介質(zhì)層、源極層和本體層，形成延伸至本體層內(nèi)并位于相鄰溝槽之間的第二套接觸孔；以及 隨后亦在第二套接觸孔內(nèi)填充金屬栓塞，所形成的頂部金屬層與第二套接觸孔內(nèi)的金屬栓塞形成電性接觸。
26.如權(quán)利要求16所述的方法，其特征在于，在步驟K刻蝕絕緣鈍化的步驟中，形成向下貫穿絕緣鈍化層并對準所述通孔內(nèi)導電材料的第一套接觸孔，從而第一套接觸孔內(nèi)填充的金屬栓塞電性連接通孔內(nèi)的導電材料。
27.一種帶有分裂柵的溝槽式功率器件，其特征在于，包括: 一底部襯底和位于底部襯底之上的一外延層； 形成在外延層中的多個溝槽； 填充在溝槽下部的屏蔽柵和填充在溝槽上部的控制柵，每個屏蔽柵和其上方的一個控制柵之間設(shè)有一隔離層絕緣； 至少形成在最外側(cè)的溝槽內(nèi)側(cè)的外延層頂部的并圍繞在各溝槽上部周圍的一本體層，以及形成在本體層頂部的一源極層； 向下依次貫穿一部分預設(shè)溝槽內(nèi)控制柵、隔離層的一個或多個側(cè)壁上附著有側(cè)部介質(zhì)層的通孔，及填充于通孔內(nèi)的導電材料； 位于外延層頂面之上并將各控制柵予以覆蓋的一頂部介質(zhì)層和位于頂部介質(zhì)層之上的一絕緣鈍化層； 向下依次貫穿絕緣鈍化層、頂部介質(zhì)層和源極層而延伸至本體層內(nèi)并位于相鄰溝槽之間的第二套接觸孔，和向下貫穿絕緣鈍化層并對準通孔內(nèi)導電材料的第一套接觸孔；填充于第一套、第二套接觸孔內(nèi)的金屬栓塞和設(shè)置于絕緣鈍化層之上的頂部金屬層；彼此間互連的屏蔽柵籍此由通孔內(nèi)的導電材料和第一套接觸孔內(nèi)的金屬栓塞之導電路徑而電性連接于所述頂部金屬層。
【文檔編號】H01L29/423GK104022043SQ201410267324
【公開日】2014年9月3日 申請日期:2014年6月16日 優(yōu)先權(quán)日:2014年6月16日
【發(fā)明者】馬清杰, 焦偉 申請人:中航（重慶）微電子有限公司