一種溝槽型功率mos晶體管的制造方法
【專利摘要】本發(fā)明屬于半導體器件制造【技術領域】，特別是涉及一種溝槽型功率MOS晶體管的制造方法。本發(fā)明是在器件的U形凹槽內(nèi)形成場氧化層后，采用光刻膠作為犧牲介質層，采用等離子體刻蝕方法，使得刻蝕后的光刻膠僅保留在U形凹槽內(nèi)，之后刻蝕掉外露的場氧化層，然后剝除光刻膠，再進行柵氧化層的氧化和多晶硅柵極的淀積，最后形成與源區(qū)和溝道摻雜區(qū)接觸的源極金屬。本發(fā)明具有工藝過程簡單可靠、易于控制等優(yōu)點，可降低溝槽型功率MOS晶體管器件的生產(chǎn)成本和提高其成品率。
【專利說明】—種溝槽型功率MOS晶體管的制造方法
【技術領域】
[0001]本發(fā)明屬于半導體器件制造【技術領域】，特別是涉及一種溝槽型功率MOS晶體管的制造方法。
【背景技術】
[0002]隨著現(xiàn)代微電子技術的不斷深入發(fā)展，功率MOS晶體管以其輸入阻抗高、低損耗、開關速度快、無二次擊穿、安全工作區(qū)寬、動態(tài)性能好、易與前極耦合實現(xiàn)大電流化、轉換效率高等優(yōu)點，逐漸替代雙極型器件成為當今功率器件發(fā)展的主流。公知的功率器件主要有平面擴散型MOS晶體管和溝槽型MOS晶體管等類型。以溝槽型MOS晶體管為例，該器件因采用垂直溝道型結構，其面積比平面擴散型MOS晶體管要小很多，所以其電流密度有很大的提聞。
[0003]溝槽型MOS晶體管的制造方法:如圖1所示，首先在半導體襯底內(nèi)形成U形凹槽，然后在該U形凹槽的表面形成厚場氧化層101，接著淀積多晶硅犧牲介質層102并對多晶硅犧牲介質層進行刻蝕，使得刻蝕后的多晶硅犧牲介質層102僅保留在U形凹槽的特定深度內(nèi)，之后刻蝕掉外露的厚場氧化層，再在刻蝕掉的厚場氧化層處氧化形成一層薄柵氧化層103，在形成薄柵氧化層103過程中，會同時在多晶硅犧牲介質層的表面形成氧化層；接下來，如圖2所示，采用等離子體刻蝕方法刻蝕掉多晶硅犧牲介質層102表面的氧化層，并繼續(xù)刻蝕掉多晶硅犧牲介質層102，然后刻蝕掉薄柵氧化層103，再重新進行柵氧化層104的氧化和多晶硅柵極105的淀積；最后形成源區(qū)與源極金屬接觸。
[0004]上述溝槽型MOS晶體管器件的制造方法，在進行薄柵氧化層103氧化的同時，會在多晶硅犧牲介質層表面形成氧化層，從而阻斷了多晶硅犧牲介質層102與外部電極的連接，為不影響這種連接，需要刻蝕掉多晶硅犧牲介質層表面的氧化層，但在進行該刻蝕時又會對薄柵氧化層103造成損傷，因此需要同時刻蝕掉多晶硅犧牲介質層102和薄柵氧化層103，再重新進行柵氧化層的氧化和多晶硅柵極的淀積，這就使得該器件的制造工藝十分復雜，不僅制造成本高，而且降低了該器件的成品率。如何克服現(xiàn)有技術的不足已成為當今半導體器件制造【技術領域】中研究的熱點之一。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的是為克服現(xiàn)有技術的不足而提供一種溝槽型功率MOS晶體管的制造方法，本發(fā)明采用光刻膠替代多晶硅作為犧牲介質層，能夠簡化溝槽型功率MOS晶體管的制造工藝，降低溝槽型功率MOS晶體管的制造成本和提高其成品率。
[0006]根據(jù)本發(fā)明提出的一種溝槽型功率MOS晶體管的制造方法，其具體步驟包括:
[0007](I)在第一種摻雜類型的半導體襯底內(nèi)進行溝道離子注入，形成第二種摻雜類型的溝道摻雜區(qū)；
[0008](2)在所述半導體襯底的表面形成硬掩膜層；
[0009](3)采用光刻和刻蝕，在所述半導體襯底內(nèi)形成U形凹槽；[0010](4)在所述U形凹槽的表面氧化形成第一層絕緣薄膜；
[0011]其特征在于還包括:
[0012](5)淀積一層光刻膠，然后采用等離子體刻蝕方法使得刻蝕后的光刻膠僅保留在所述U形凹槽內(nèi)并位于所述溝道摻雜區(qū)的底部；
[0013](6)刻蝕掉外露的所述第一層絕緣薄膜；
[0014](7)剝除光刻膠；
[0015](8)氧化形成第二層絕緣薄膜；
[0016](9)淀積第一層導電薄膜并對該第一層導電薄膜進行刻蝕,刻蝕后的第一層導電薄膜低于所述半導體襯底的表面；
[0017](10)淀積第三層絕緣薄膜并對該第三層絕緣薄膜進行刻蝕，刻蝕后的第三層絕緣薄膜低于所述半導體襯底的表面的硬掩膜層；
[0018](11)刻蝕掉硬掩膜層；
[0019](12)進行離子注入，在所述半導體襯底內(nèi)所述溝道摻雜區(qū)的頂部形成第一種摻雜類型的源區(qū)；
[0020](13)進行光刻，暴露出部分所述第一種摻雜類型的源區(qū)；
[0021](14)以光刻膠為掩?？虒Ρ┞冻龅牟糠炙龅谝环N摻雜類型的源區(qū)進行刻蝕，之后沿著該暴露處進行第二種摻雜類型的離子注入，在所述半導體襯底內(nèi)形成與外部金屬接觸的溝道摻雜區(qū)的高摻雜濃度摻雜區(qū)；
[0022](15)去除光刻膠后淀積金屬層，形成與所述源區(qū)和溝道摻雜區(qū)接觸的源極金屬。
[0023]本發(fā)明進一步的優(yōu)選方案在于:
[0024]本發(fā)明步驟(I)和步驟(12)所述第一種摻雜類型為η型摻雜，則步驟(I)和步驟(14)所述第二種摻雜類型為P型摻雜。
[0025]本發(fā)明步驟(I)和步驟(12)所述第一種摻雜類型為P型摻雜，則步驟(I)和步驟
(14)所述第二種摻雜類型為η型摻雜。
[0026]本發(fā)明步驟(4)所述第一層絕緣薄膜的材質為氧化硅，其厚度為20?300納米。
[0027]本發(fā)明步驟(8)所述第二層絕緣薄膜的材質為氧化硅，其厚度為4?30納米。
[0028]本發(fā)明步驟(10)所述第三層絕緣薄膜的材質為氧化硅或氮化硅，其厚度為50?500納米。
[0029]本發(fā)明步驟(9)所述第一層導電薄膜的材質為摻雜的多晶硅或金屬導電材料。
[0030]本發(fā)明步驟(I)所述第二種摻雜類型的溝道摻雜區(qū)可在步驟(11)所述硬掩膜層被刻蝕掉后，采用離子注入方法在所述半導體襯底內(nèi)形成。
[0031]本發(fā)明的實現(xiàn)原理在于:本發(fā)明首先是在所述器件的U形凹槽內(nèi)形成厚場氧化層，以光刻膠替代傳統(tǒng)工藝中的多晶硅作為犧牲介質層，并采用等離子體刻蝕方法，通過控制等離子體刻蝕的時間使得刻蝕后的光刻膠僅保留在U形凹槽內(nèi)并位于所述溝道摻雜區(qū)的底部，以便刻蝕掉外露的厚場氧化層，然后剝除光刻膠，再進行柵氧化層的氧化和多晶硅柵極的淀積。
[0032]本發(fā)明與現(xiàn)有技術相比其顯著優(yōu)點在于:
[0033]一是本發(fā)明采用光刻膠作為犧牲介質層，采用等離子刻蝕方法刻蝕光刻膠，相比現(xiàn)有的多晶硅淀積工藝更加易于控制、且成本低和效率高。[0034]二是本發(fā)明采用去光刻膠工藝對半導體襯底不會造成損傷，因此不需要進行柵氧化層的預氧化，在去光刻膠后可直接進行柵氧化層的氧化和多晶硅柵極的淀積。表1是在器件U形凹槽的表面形成場氧化層后，本發(fā)明的溝槽型功率MOS晶體管的制造工藝與現(xiàn)有的溝槽型功率MOS晶體管的制造工藝主要區(qū)別的對比，由表1可知，本發(fā)明采用光刻膠為犧牲介質層，可省略掉柵氧化層預氧化一個步驟以及氧化層刻蝕兩個步驟，在整體上簡化和優(yōu)化了溝槽型功率MOS晶體的制造工藝，從而可降低溝槽型功率MOS晶體管的生產(chǎn)成本和提聞該廣品的成品率。
[0035]表1.本發(fā)明與現(xiàn)有技術制造工藝主要區(qū)別的對比表
[0036]
【權利要求】
1.一種溝槽型功率MOS晶體管的制造方法，包括以下步驟: (1)在第一種摻雜類型的半導體襯底內(nèi)進行溝道離子注入，形成第二種摻雜類型的溝道摻雜區(qū)； (2)在所述半導體襯底的表面形成硬掩膜層； (3)采用光刻和刻蝕方法，在所述半導體襯底內(nèi)形成U形凹槽； (4)在所述U形凹槽 的表面氧化形成第一層絕緣薄膜； 其特征在于還包括: (5)淀積一層光刻膠，然后采用等離子體刻蝕方法使得刻蝕后的光刻膠僅保留在所述U形凹槽內(nèi)并位于所述溝道摻雜區(qū)的底部； (6)刻蝕掉外露的所述第一層絕緣薄膜； (7)剝除光刻膠； (8)氧化形成第二層絕緣薄膜； (9)淀積第一層導電薄膜并對該第一層導電薄膜進行刻蝕，刻蝕后的第一層導電薄膜低于所述半導體襯底的表面； (10)淀積第三層絕緣薄膜并對該第三層絕緣薄膜進行刻蝕，刻蝕后的第三層絕緣薄膜低于所述半導體襯底的表面的硬掩膜層； (11)刻蝕掉硬掩膜層； (12)進行離子注入，在所述半導體襯底內(nèi)所述溝道摻雜區(qū)的頂部形成第一種摻雜類型的源區(qū)； (13)進行光刻，暴露出部分所述第一種摻雜類型的源區(qū)； (14)以光刻膠為掩?？虒Ρ┞冻龅牟糠炙龅谝环N摻雜類型的源區(qū)進行刻蝕，之后沿著該暴露處進行第二種摻雜類型的離子注入，在所述半導體襯底內(nèi)形成與外部金屬接觸的溝道摻雜區(qū)的高摻雜濃度摻雜區(qū)； (15)最后去除光刻膠后淀積金屬層，形成與所述源區(qū)和溝道摻雜區(qū)接觸的源極金屬。
2.根據(jù)權利要求1所述的溝槽型功率MOS晶體管的制造方法，其特征在于步驟(1)和步驟(12)所述第一種摻雜類型為η型摻雜，則步驟(1)和步驟(14)所述第二種摻雜類型為P型摻雜。
3.根據(jù)權利要求1所述的溝槽型功率MOS晶體管的制造方法，其特征在于步驟(1)和步驟(12)所述第一種摻雜類型為P型摻雜，則步驟(1)和步驟(14)所述第二種摻雜類型為η型摻雜。
4.根據(jù)權利要求1所述的溝槽型功率MOS晶體管的制造方法，其特征在于步驟(4)所述第一層絕緣薄膜的材質為氧化硅，其厚度為20~300納米。
5.根據(jù)權利要求1所述的溝槽型功率MOS晶體管的制造方法，其特征在于步驟(8)所述第二層絕緣薄膜的材質為氧化硅，其厚度為4~30納米。
6.根據(jù)權利要求1所述的溝槽型功率MOS晶體管的制造方法，其特征在于步驟(10)所述第三層絕緣薄膜的材質為氧化硅或氮化硅，其厚度為50~500納米。
7.根據(jù)權利要求1所述的溝槽型功率MOS晶體管的制造方法，其特征在于步驟(9)所述第一層導電薄膜的材質為摻雜的多晶硅或金屬導電材料。
8.根據(jù)權利要求1所述的溝槽型功率MOS晶體管的制造方法，其特征在于步驟(1)所述第二種摻雜類型的溝道摻雜區(qū)可在步驟(11)所述刻蝕掉硬掩膜層后，采用離子注入方法在所述半導體襯底 內(nèi)形成。
【文檔編號】H01L21/28GK104008975SQ201410253152
【公開日】2014年8月27日 申請日期:2014年6月9日 優(yōu)先權日:2014年6月9日
【發(fā)明者】劉偉, 苗躍, 王鵬飛, 龔軼 申請人:蘇州東微半導體有限公司