半導(dǎo)體裝置及其制造方法
【專利摘要】本發(fā)明得到一種半導(dǎo)體裝置及其制造方法，其能夠使ESD耐量提高，并且使對(duì)溫度的靈敏度提高。在半導(dǎo)體襯底（1)的正面上形成有氧化膜（16)。在該氧化膜（16)上形成有溫感二極管(17)。形成有從半導(dǎo)體襯底（1)的正面向內(nèi)部延伸的溝槽（25)。在該溝槽（25)內(nèi)隔著氧化膜（26)填入有溝槽電極（27)。溝槽電極（27)與溫感二極管（17)連接。
【專利說(shuō)明】半導(dǎo)體裝置及其制造方法

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及具有對(duì)半導(dǎo)體襯底的溫度進(jìn)行檢測(cè)的溫感二極管的
[0002] 半導(dǎo)體裝置及其制造方法。

【背景技術(shù)】
[0003] 在 IPM (Intelligent Power Module)等功率模塊中，在 IGBT (Insulated Gate Bipolar Transistor )中內(nèi)置有多晶硅或非晶硅的溫感二極管。對(duì)該溫感二極管的VF特性 進(jìn)行監(jiān)視，進(jìn)行動(dòng)作溫度的管理、保護(hù)。
[0004] 當(dāng)前，通過(guò)在襯底上形成較厚的氧化膜，在其上形成多晶硅并進(jìn)行離子注入，由此 形成了具有P+型層/1^型層/n +型層的溫感二極管。因此，溫感二極管形成在較厚的氧化 膜上，并且，在布局上配置為遠(yuǎn)離作為熱發(fā)生源的發(fā)射極區(qū)域，因此，對(duì)半導(dǎo)體內(nèi)部的溫度 的靈敏度差。對(duì)此，提出了在溝槽內(nèi)形成有P型和η型多晶硅的溫度檢測(cè)溫感二極管(例如， 參照專利文獻(xiàn)1)。
[0005] 專利文獻(xiàn)1 :日本特開(kāi)2013-033970號(hào)公報(bào)
[0006] 溝槽寬度越寬，在溝槽內(nèi)填入的多晶硅需要越厚，但如果多晶硅的厚度大于或等 于lym，則存在處理能力的問(wèn)題或產(chǎn)生異物等的問(wèn)題。因此，需要使溝槽的寬度變窄，或使 溝槽的深度變淺。如果溝槽的寬度較窄，則與上部電極的接觸面積不能較大，因此，不能流 過(guò)大電流。如果溝槽的深度較淺，則對(duì)半導(dǎo)體內(nèi)部的溫度的靈敏度降低。
[0007] 另夕卜，如果將溝槽內(nèi)壁的氧化膜設(shè)為較厚，則針對(duì)ESD (electrostatic discharge)的絕緣耐量提高，但不能承受由ESD引起的浪涌電流，因此，其結(jié)果，導(dǎo)致ESD耐 量下降。因此，由于氧化膜較厚而使得對(duì)半導(dǎo)體內(nèi)部的溫度的靈敏度下降。


【發(fā)明內(nèi)容】

[0008] 本發(fā)明就是為了解決上述課題而提出的，其目的在于，得到一種能夠使ESD耐量 提高，并且，使對(duì)溫度的靈敏度提高的半導(dǎo)體裝置及其制造方法。
[0009] 本發(fā)明涉及的半導(dǎo)體裝置的特征在于，具有：半導(dǎo)體襯底；第1絕緣膜，其形成在 所述半導(dǎo)體襯底的正面上；溫感二極管，其形成在所述第1絕緣膜上；以及溝槽電極，其隔 著第2絕緣膜而填入在從所述半導(dǎo)體襯底的所述正面向內(nèi)部延伸的溝槽內(nèi)，并與所述溫感 二極管連接。
[0010] 發(fā)明的效果
[0011] 根據(jù)本發(fā)明，能夠使ESD耐量提高，并且，使對(duì)溫度的靈敏度提高。

【專利附圖】

【附圖說(shuō)明】
[0012] 圖1是表示本發(fā)明的實(shí)施方式1涉及的半導(dǎo)體裝置的俯視圖。
[0013] 圖2是沿圖1的I -II的剖面圖。
[0014] 圖3是表示本發(fā)明的實(shí)施方式1涉及的溫感二極管的俯視圖。
[0015] 圖4是表示本發(fā)明的實(shí)施方式1涉及的溫感二極管的變形例1的俯視圖。
[0016] 圖5是表示本發(fā)明的實(shí)施方式1涉及的溫感二極管的變形例2的俯視圖。
[0017] 圖6是表示本發(fā)明的實(shí)施方式2涉及的半導(dǎo)體裝置的剖面圖。
[0018] 圖7是表示本發(fā)明的實(shí)施方式2涉及的半導(dǎo)體裝置的變形例1的剖面圖。
[0019] 圖8是表示本發(fā)明的實(shí)施方式2涉及的半導(dǎo)體裝置的變形例2的剖面圖。
[0020] 圖9是表示本發(fā)明的實(shí)施方式2涉及的半導(dǎo)體裝置的變形例3的剖面圖。
[0021] 圖10是表示本發(fā)明的實(shí)施方式3涉及的半導(dǎo)體裝置的剖面圖。
[0022] 圖11是表示本發(fā)明的實(shí)施方式3涉及的半導(dǎo)體裝置的制造方法的剖面圖。
[0023] 圖12是表示本發(fā)明的實(shí)施方式3涉及的半導(dǎo)體裝置的制造方法的剖面圖。
[0024] 圖13是表示本發(fā)明的實(shí)施方式3涉及的半導(dǎo)體裝置的制造方法的剖面圖。
[0025] 圖14是表示本發(fā)明的實(shí)施方式3涉及的半導(dǎo)體裝置的制造方法的剖面圖。
[0026] 圖15是表示本發(fā)明的實(shí)施方式3涉及的半導(dǎo)體裝置的變形例1的剖面圖。
[0027] 圖16是表示本發(fā)明的實(shí)施方式3涉及的半導(dǎo)體裝置的變形例2的剖面圖。
[0028] 圖17是表示本發(fā)明的實(shí)施方式3涉及的半導(dǎo)體裝置的制造方法的變形例的剖面 圖。
[0029] 標(biāo)號(hào)的說(shuō)明
[0030] 1半導(dǎo)體襯底，15IGBT(半導(dǎo)體元件)，16氧化膜(第1絕緣膜)，17溫感二極管，18η + 型層，19ρ +型層，20η -型層，25溝槽，26氧化膜(第2絕緣膜)，27、27a、27b、27c、27d、27e溝 槽電極

【具體實(shí)施方式】
[0031] 參照附圖，說(shuō)明本發(fā)明的實(shí)施方式涉及的半導(dǎo)體裝置及其制造方法。對(duì)于相同或 相應(yīng)的結(jié)構(gòu)要素標(biāo)注相同的標(biāo)號(hào)，有時(shí)省略重復(fù)說(shuō)明。
[0032] 實(shí)施方式1
[0033] 圖1是表示本發(fā)明的實(shí)施方式1涉及的半導(dǎo)體裝置的俯視圖。圖2是沿圖1的 I 一 II的剖面圖。圖3是表示本發(fā)明的實(shí)施方式1涉及的溫感二極管的俯視圖。
[0034] 在由η型硅形成的半導(dǎo)體襯底1的正面，依次形成有η型層2、p型基極層3。在p 型基極層3內(nèi)形成有η +型發(fā)射極層4和p +型接觸層5。在半導(dǎo)體襯底1的正面?zhèn)刃纬捎?溝槽6,在該溝槽6內(nèi)，隔著柵極絕緣膜7形成有由η +型多晶硅構(gòu)成的溝槽柵極8。
[0035] 在溝槽柵極8上形成有氧化膜9。溝槽柵極8經(jīng)由Α1配線10與柵極焊盤11連 接。Ρ+型接觸層5與由Α1構(gòu)成的發(fā)射極電極12連接。在半導(dǎo)體襯底1的背面形成有η 型緩沖層13和ρ型集電極層14。通過(guò)上述結(jié)構(gòu)，構(gòu)成IGBT15 (Insulated Gate Bipolar Transistor)。
[0036] 在半導(dǎo)體襯底1的正面上形成有厚度為3000A?ΙΟΟΟΟΑ的由Si02構(gòu)成的氧化 膜16。在該氧化膜16上形成有溫感二極管17。溫感二極管17具有從中央朝向外側(cè)以同 心圓狀配置的n+型層18、p+型層19、及型層20。n+型層18經(jīng)由A1配線21與陰極焊 盤22連接，ρ +型層19經(jīng)由A1配線23與陽(yáng)極焊盤24連接。
[0037] 在IGBT15的附近，形成有從半導(dǎo)體襯底1的正面向內(nèi)部延伸的溝槽25。在該溝槽 25內(nèi)隔著氧化膜26填入有溝槽電極27。溝槽電極27經(jīng)由A1配線21與溫感二極管17的 n+型層18連接。溫感二極管17以及溝槽電極27由多晶硅或非晶硅構(gòu)成。氧化膜26的厚 度比氧化膜16的厚度薄。
[0038] 以覆蓋溫感二極管17的方式形成有氧化膜28。氧化膜28及A1配線10、21、23被 保護(hù)膜29覆蓋。保護(hù)膜29是在厚度2000A?10000A且折射率為2. 2?2. 7的SInSiN半 絕緣膜上層疊厚度為2000A?10000A且折射率為1. 8?2. 2的絕緣膜而形成的。
[0039] 下面，說(shuō)明本實(shí)施方式的半導(dǎo)體裝置的制造方法。在半導(dǎo)體襯底1上堆疊氧化膜 16并形成厚度為500A?5000A的多晶硅膜，向整個(gè)面以1E12?lE14[l/cm 2]注入磷或砷， 確定型層20的濃度。通過(guò)照相制版，對(duì)多晶硅膜進(jìn)行圖案化，而形成溫感二極管17的 構(gòu)造。
[0040] 對(duì)半導(dǎo)體襯底1進(jìn)行蝕刻至深度2 μ m?10 μ m而形成溝槽25。在溝槽25的內(nèi)壁 利用熱氧化而形成厚度500A?1500A的氧化膜26,形成厚度3000A?15000A的多晶硅 膜并填入在溝槽25內(nèi)，由此形成溝槽電極27。
[0041] 在P+型層19的部分，以1E13?lE16[l/cm2]注入硼，在n +型層18的部分，以 1E13?lE16[l/cm2]注入磷或砷，利用熱處理（900°C?1200°C，30分鐘?120分鐘）進(jìn)行 活性化。
[0042] 進(jìn)行厚度為3000A?10000A的氧化膜28的堆疊，并使接觸部分開(kāi)口后，利用蒸 鍍或?yàn)R射形成厚度為1 μ m?10 μ m的A1膜。將A1膜進(jìn)行圖案化而形成A1配線10、21、 23。接著，形成保護(hù)膜29,將進(jìn)行導(dǎo)線配線的發(fā)射極電極12或柵極焊盤11等上的保護(hù)膜 29去除。最后，將半導(dǎo)體襯底1的背面研磨為期望的厚度，在半導(dǎo)體襯底1的背面，通過(guò)離 子注入和熱處理，形成η型緩沖層13和p型集電極層14。
[0043] 在本實(shí)施方式中，溫感二極管17并不在溝槽內(nèi)部，而是在沒(méi)有構(gòu)造方面的限制的 半導(dǎo)體襯底1上。因此，能夠構(gòu)成大面積的溫感二極管17,能夠提高ESD耐量。
[0044] 另外，氧化膜16上的溫感二極管17配置為遠(yuǎn)離作為熱發(fā)生源的IGBT15的發(fā)射極 區(qū)域，但溝槽電極27能夠配置在發(fā)射極區(qū)域的附近。因此，通過(guò)將向半導(dǎo)體襯底1內(nèi)部延 伸的溝槽電極27與溫感二極管17連接，能夠提高對(duì)半導(dǎo)體襯底1內(nèi)部溫度的靈敏度。因 此，即使在由于異常動(dòng)作等而IGBT15的溫度急劇上升的情況下，也能夠瞬間追隨。
[0045] 另外，溝槽25內(nèi)壁的氧化膜26厚度是溫感二極管17之下的氧化膜16厚度的 1/2?1/3,導(dǎo)熱性良好。因此，經(jīng)由溝槽電極27接受熱量的溫感二極管17,對(duì)溫度變化的 響應(yīng)性良好。
[0046] 另外，溝槽電極27與η +型層18連接，因此，能夠使瞬間流過(guò)溫感二極管17的浪 涌電流逃向溝槽電極27, ESD耐量提高，并且，能夠進(jìn)行高速響應(yīng)。
[0047] 另外，溫感二極管17、溝槽電極27及溝槽柵極8能夠利用相同的多晶硅膜同時(shí)形 成，因此，能夠降低制造成本。此外，代替多晶硅，也可以使用摻雜多晶硅或非晶硅。
[0048] 圖4是表示本發(fā)明的實(shí)施方式1涉及的溫感二極管的變形例1的俯視圖。溝槽電 極27與ρ +型層19連接。通過(guò)將距離發(fā)射極區(qū)域最遠(yuǎn)的ρ +型層19與溝槽電極27連接， 由此，元件內(nèi)的溫度均勻性變得良好，溫度特性的波動(dòng)降低。另外，能夠向ρη結(jié)附近傳遞溫 度，因此能夠進(jìn)行高速響應(yīng)。
[0049] 圖5是表示本發(fā)明的實(shí)施方式1涉及的溫感二極管的變形例2的俯視圖。溝槽電 極27經(jīng)由A1配線30與f型層20連接。由此，散熱性提高，因此，能夠高溫動(dòng)作，并且，進(jìn) 行1?速響應(yīng)。
[0050] 實(shí)施方式2
[0051] 圖6是表示本發(fā)明的實(shí)施方式2涉及的半導(dǎo)體裝置的剖面圖。溝槽電極27配置在 η +型層18的正下方，與η +型層18 -體地形成。由此，易于傳遞熱變動(dòng)，高速響應(yīng)性提高。 另外，能夠使瞬間流過(guò)溫感二極管17的浪涌電流逃向溝槽電極27,因此，ESD耐量提高。
[0052] 圖7是表示本發(fā)明的實(shí)施方式2涉及的半導(dǎo)體裝置的變形例1的剖面圖。溝槽電 極27配置在ρ +型層19的正下方，與ρ +型層19 一體地形成。圖8是表示本發(fā)明的實(shí)施方 式2涉及的半導(dǎo)體裝置的變形例2的剖面圖。溝槽電極27配置在η -型層20的正下方，與 η ^型層20 -體地形成。
[0053] 圖9是表示本發(fā)明的實(shí)施方式2涉及的半導(dǎo)體裝置的變形例3的剖面圖。溝槽電 極27具有：與η +型層18 -體地形成的第1溝槽電極27a ;與ρ +型層19 一體地形成的第 2溝槽電極27b ;以及與η ^型層20 -體地形成的第3溝槽電極27c。在這些變形例1?3 的情況下，也與圖6所示的實(shí)施方式2同樣地，高速響應(yīng)性提高，能夠降低制造成本，ESD耐 量提商。
[0054] 實(shí)施方式3
[0055] 圖10是表示本發(fā)明的實(shí)施方式3涉及的半導(dǎo)體裝置的剖面圖。溝槽電極27配置 在P+型層19和η ^型層20之間的p + η^結(jié)的正下方。p + η^結(jié)延伸至溝槽電極27內(nèi)。
[0056] 下面，參照附圖，說(shuō)明本實(shí)施方式涉及的半導(dǎo)體裝置的制造方法。圖11至圖14是 表示本發(fā)明的實(shí)施方式3涉及的半導(dǎo)體裝置的制造方法的剖面圖。
[0057] 首先，如圖11所示，在半導(dǎo)體襯底1的正面上形成氧化膜16。形成穿過(guò)氧化膜16 而從半導(dǎo)體襯底1的正面向內(nèi)部延伸的溝槽25。在氧化膜16上及溝槽25內(nèi)，隔著氧化膜 26而形成多晶硅膜31。向多晶硅膜31以1E13?lE16[l/cm 2]注入硼，并進(jìn)行熱處理，從 而形成η ^型層20。
[0058] 接著，如圖12所示，將多晶硅膜31利用氧化膜32覆蓋，并在氧化膜32上形成開(kāi) 口。將該氧化膜32作為掩膜使用而向多晶硅膜31的一部分以1Ε13?lE16[l/cm 2]注入 磷或砷并進(jìn)行熱處理，由此形成η +型層18。
[0059] 接著，如圖13所示，關(guān)于多晶硅膜31，在將溝槽25為界而分出的左側(cè)區(qū)域開(kāi)口， 將右側(cè)區(qū)域利用氧化膜33覆蓋。將該氧化膜33作為掩膜使用，向多晶硅膜31的左側(cè)以 1Ε13?lE16[l/cm 2]注入磷或砷。
[0060] 接著，如圖14所示，對(duì)溝槽25部分的多晶硅膜31進(jìn)行局部的RTA(Rapid Thermal Annealing,快速熱退火)處理，使雜質(zhì)向溝槽25的深度方向擴(kuò)散而形成p + η^結(jié)。RTA處理 例如具有激光退火、電子束退火、燈退火、脈沖燈退火等。RTA處理的溫度為650?950°C， RTA處理的功率為任意。
[0061] 在這里，多晶硅膜31較薄，因此，容易引起電場(chǎng)集中。與此相對(duì)，在本實(shí)施方式中， Ρ + r^結(jié)延伸至溝槽電極27內(nèi)，因此，能夠用較小的空間而增大結(jié)的截面積。因此，ESD耐 量提1?。另外，散熱性提1?，因此，能夠1?溫動(dòng)作，并且還能1?速響應(yīng)。
[0062] 另外，在通常的RTA處理中雜質(zhì)會(huì)擴(kuò)散至多晶硅整體中，但通過(guò)進(jìn)行局部的RTA處 理，從而能夠使雜質(zhì)僅向深度方向擴(kuò)散，形成截面積較大的pn結(jié)。而且，通過(guò)對(duì)RTA處理的 時(shí)間、功率等條件進(jìn)行調(diào)整，從而能夠?qū)U(kuò)散的深度、即結(jié)面積進(jìn)行調(diào)整，能夠高精度地調(diào) 整特性。
[0063] 圖15是表示本發(fā)明的實(shí)施方式3涉及的半導(dǎo)體裝置的變形例1的剖面圖。溝槽 電極27配置在η ^型層20和η +型層18之間的η ^ η +結(jié)的正下方，η ^ η +結(jié)延伸至溝槽電 極27內(nèi)。在這里，多晶硅膜31較薄，因此，容易引起電場(chǎng)集中。與此相對(duì)，在本實(shí)施方式中， η +結(jié)延伸至溝槽電極27內(nèi)，因此，能夠用較小的空間而增大結(jié)的截面積。因此，ESD耐 量提1?。另外，散熱性提1?，因此，能夠進(jìn)行1?溫動(dòng)作，并且，還能1?速響應(yīng)。
[0064] 圖16是表示本發(fā)明的實(shí)施方式3涉及的半導(dǎo)體裝置的變形例2的剖面圖。溝槽 電極27具有：在p+型層19和rT型層20之間的p + rT結(jié)的正下方配置的溝槽電極27d ;以 及在型層20和η +型層18之間的rTη +結(jié)的正下方配置的溝槽電極27e。p + rT結(jié)延伸 至溝槽電極27d內(nèi)，η ^n+結(jié)延伸至溝槽電極27e內(nèi)。由此，能夠得到圖10的構(gòu)造和圖16 的構(gòu)造這兩者的效果。
[0065] 圖17是表示本發(fā)明的實(shí)施方式3涉及的半導(dǎo)體裝置的制造方法的變形例的剖面 圖。形成將氧化膜16和多晶硅膜31覆蓋的氧化膜34,在結(jié)部分形成開(kāi)口。也可以將該氧 化膜34作為掩膜使用而對(duì)多晶硅膜31進(jìn)行局部的RTA處理。
[0066] 此外，半導(dǎo)體襯底1并不限定于由硅形成，也可以利用與硅相比帶隙較寬的寬帶 隙半導(dǎo)體形成。寬帶隙半導(dǎo)體例如是碳化硅、氮化鎵類材料或金剛石。利用這種寬帶隙半 導(dǎo)體形成的半導(dǎo)體裝置，耐壓性、容許電流密度較高，因此能夠小型化。通過(guò)使用該小型化 的裝置，也能夠?qū)⒔M裝有該裝置的半導(dǎo)體模塊小型化。另外，裝置的耐熱性高，因此，能夠 將散熱器的散熱片小型化，能夠?qū)⑺洳窟M(jìn)行空冷化，因此，能夠進(jìn)一步將半導(dǎo)體模塊小型 化。另外，裝置的電力損耗降低、效率高，因此能夠?qū)雽?dǎo)體模塊高效率化。
【權(quán)利要求】
1. 一種半導(dǎo)體裝置，其特征在于，具有： 半導(dǎo)體襯底； 第1絕緣膜，其形成在所述半導(dǎo)體襯底的正面上； 溫感二極管，其形成在所述第1絕緣膜上；以及 溝槽電極，其隔著第2絕緣膜而填入在從所述半導(dǎo)體襯底的所述正面向內(nèi)部延伸的溝 槽內(nèi)，并與所述溫感二極管連接。
2. 根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于， 所述溫感二極管及所述溝槽電極由多晶硅或非晶硅構(gòu)成。
3. 根據(jù)權(quán)利要求1或2所述的半導(dǎo)體裝置，其特征在于， 所述第2絕緣膜的厚度比所述第1絕緣膜的厚度薄。
4. 根據(jù)權(quán)利要求1或2所述的半導(dǎo)體裝置，其特征在于， 該半導(dǎo)體裝置還具有半導(dǎo)體元件，該半導(dǎo)體元件形成在所述半導(dǎo)體襯底上， 所述溝槽電極與所述溫感二極管相比，配置在所述半導(dǎo)體元件的附近。
5. 根據(jù)權(quán)利要求1或2所述的半導(dǎo)體裝置，其特征在于， 所述溫感二極管具有η +型層、p +型層及η -型層， 所述溝槽電極與所述η +型層連接。
6. 根據(jù)權(quán)利要求1或2所述的半導(dǎo)體裝置，其特征在于， 所述溫感二極管具有η +型層、ρ +型層及η -型層， 所述溝槽電極與Ρ +型層連接。
7. 根據(jù)權(quán)利要求1或2所述的半導(dǎo)體裝置，其特征在于， 所述溫感二極管具有η +型層、ρ +型層及η -型層， 所述溝槽電極與所述η -型層連接。
8. 根據(jù)權(quán)利要求5所述的半導(dǎo)體裝置，其特征在于， 所述溝槽電極與所述η +型層一體地形成。
9. 根據(jù)權(quán)利要求6所述的半導(dǎo)體裝置，其特征在于， 所述溝槽電極與所述Ρ +型層一體地形成。
10. 根據(jù)權(quán)利要求7所述的半導(dǎo)體裝置，其特征在于， 所述溝槽電極與所述η -型層一體地形成。
11. 根據(jù)權(quán)利要求1或2所述的半導(dǎo)體裝置，其特征在于， 所述溫感二極管具有η +型層、ρ +型層及η -型層， 所述溝槽電極具有：與所述η+型層一體地形成的第1溝槽電極；與所述ρ+型層一體地 形成的第2溝槽電極；以及與所述η ^型層一體地形成的第3溝槽電極。
12. 根據(jù)權(quán)利要求1或2所述的半導(dǎo)體裝置，其特征在于， 所述溫感二極管具有η +型層、ρ +型層及η -型層， 所述溝槽電極配置在所述Ρ +型層和所述η -型層之間的ρ + η -結(jié)的正下方， 所述Ρ + 結(jié)延伸至所述溝槽電極內(nèi)。
13. 根據(jù)權(quán)利要求1或2所述的半導(dǎo)體裝置，其特征在于， 所述溫感二極管具有η +型層、ρ +型層及η -型層， 所述溝槽電極配置在所述η -型層和所述η +型層之間的η - η +結(jié)的正下方， 所述n - η +結(jié)延伸至所述溝槽電極內(nèi)。
14. 一種半導(dǎo)體裝置的制造方法，其特征在于，具有下述工序： 在半導(dǎo)體襯底的正面上形成第1絕緣膜的工序； 形成從所述半導(dǎo)體襯底的所述正面向內(nèi)部延伸的溝槽的工序； 在所述第1絕緣膜上及所述溝槽內(nèi)，隔著第2絕緣膜形成多晶硅膜的工序； 所述多晶硅膜具有以所述溝槽為界而分成的第1區(qū)域和第2區(qū)域，向所述多晶硅膜的 所述第1區(qū)域注入第1雜質(zhì)的工序； 向所述多晶硅膜的所述第2區(qū)域注入第2雜質(zhì)的工序； 對(duì)所述溝槽部分的所述多晶硅膜進(jìn)行局部的RTA即快速熱退火處理，使所述第1雜質(zhì) 和所述第2雜質(zhì)向所述溝槽的深度方向擴(kuò)散而形成結(jié)的工序。
【文檔編號(hào)】H01L21/329GK104218099SQ201410162956
【公開(kāi)日】2014年12月17日 申請(qǐng)日期:2014年4月22日 優(yōu)先權(quán)日:2013年5月29日
【發(fā)明者】藤井秀紀(jì) 申請(qǐng)人:三菱電機(jī)株式會(huì)社