SiGe PMOS半導(dǎo)體器件的制作方法
【專利摘要】本發(fā)明提供一種SiGe?PMOS半導(dǎo)體器件的制作方法，包括：提供半導(dǎo)體襯底，所述半導(dǎo)體襯底上形成有柵極和位于柵極兩側(cè)的側(cè)墻；利用低溫沉積工藝，在所述半導(dǎo)體襯底上形成犧牲層，所述犧牲層覆蓋所述半導(dǎo)體襯底的表面、所述柵極表面和側(cè)墻兩側(cè)；進行刻蝕工藝，去除位于所述半導(dǎo)體襯底表面的犧牲層，保留位于側(cè)墻兩側(cè)的犧牲層；以所述犧牲層和側(cè)墻為掩膜，對所述半導(dǎo)體襯底進行刻蝕工藝，在所述柵極兩側(cè)的半導(dǎo)體襯底中形成凹槽；進行外延工藝，在所述凹槽中形成SiGe層。本發(fā)明解決了以解決器件熱預(yù)算較大、對半導(dǎo)體襯底和鍺硅層的損傷、刻蝕工藝窗口過小的問題。
【專利說明】SiGe PMOS半導(dǎo)體器件的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體工藝領(lǐng)域，尤其涉及一種SiGe PMOS半導(dǎo)體器件的制作方法?！颈尘凹夹g(shù)】
[0002]現(xiàn)有的SiGe PMOS半導(dǎo)體器件的制作方法請參考圖1_圖5所示。首先，請參考圖1，提供半導(dǎo)體襯底10，在所述半導(dǎo)體襯底10上形成多晶硅柵極20，在所述柵極20兩側(cè)形成側(cè)墻30。然后以所述側(cè)墻30為掩膜，對所述半導(dǎo)體襯底進行離子注入工藝。接著，請參考圖2，利用高溫爐管工藝，形成氮化硅層40，所述氮化硅層40覆蓋所述半導(dǎo)體襯底10的表面、柵極20表面以及側(cè)墻30的兩側(cè)。所述高溫爐管工藝的溫度范圍為600-700攝氏度。接著，請參考圖3，進行刻蝕工藝，去除位于所述半導(dǎo)體襯底10表面的氮化硅層40，保留位于側(cè)墻30兩側(cè)的氮化硅層40。然后，請參考圖4，以所述氮化硅層40和側(cè)墻30為掩膜，對所述半導(dǎo)體襯底10進行刻蝕工藝，在所述柵極20兩側(cè)的半導(dǎo)體襯底10中形成凹槽。接著，進行外延工藝，在所述凹槽中形成SiGe層50。最后，利用熱磷酸進行濕法刻蝕工藝，去除位于柵極20兩側(cè)的氮化硅層40 (結(jié)合圖4)。
[0003]現(xiàn)有技術(shù)存在以下不足，使得SiGe PMOS半導(dǎo)體器件的工藝窗口受到限制。首先，氮化硅層利用高溫爐管工藝制作，其溫度范圍高達600-700攝氏度，爐管工藝時間較長，對半導(dǎo)體器件的熱預(yù)算較大，不利于SiGe PMOS半導(dǎo)體器件的工藝控制；其次，在對半導(dǎo)體襯底進行刻蝕，以在半導(dǎo)體襯底中形成凹槽的刻蝕工藝，需要考慮氮化硅層與半導(dǎo)體襯底之間的刻蝕選擇比，這必然會限制氮化硅層的厚度以及刻蝕氣體的選擇，最終會對整個SiGePMOS半導(dǎo)體器件的制作工藝流程產(chǎn)生影響,影響工藝窗口 ；然后，利用熱磷酸去除氮化娃層，會對半導(dǎo)體襯底以及鍺硅層產(chǎn)生損傷。
[0004]因此，需要對現(xiàn)有的SiGe PMOS半導(dǎo)體器件的制作方法進行改進，以解決器件熱預(yù)算較大、對半導(dǎo)體襯底和鍺硅層的損傷、刻蝕工藝窗口過小的問題。

【發(fā)明內(nèi)容】

[0005]本發(fā)明解決的問題是提供一種SiGe PMOS半導(dǎo)體器件的制作方法，解決器件熱預(yù)算較大、對半導(dǎo)體襯底和鍺硅層的損傷、刻蝕工藝窗口過小的問題。
[0006]為解決上述問題，本發(fā)明提供一種SiGe PMOS半導(dǎo)體器件的制作方法，包括:
[0007]提供半導(dǎo)體襯底，所述半導(dǎo)體襯底上形成有柵極和位于柵極兩側(cè)的側(cè)墻；
[0008]利用低溫沉積工藝，在所述半導(dǎo)體襯底上形成犧牲層，所述犧牲層覆蓋所述半導(dǎo)體襯底的表面、所述柵極表面和側(cè)墻兩側(cè)；
[0009]進行刻蝕工藝，去除位于所述半導(dǎo)體襯底表面的犧牲層，保留位于側(cè)墻兩側(cè)的犧牲層；
[0010]以所述犧牲層和側(cè)墻為掩膜，對所述半導(dǎo)體襯底進行刻蝕工藝，在所述柵極兩側(cè)的半導(dǎo)體襯底中形成凹槽；
[0011]進行外延工藝，在所述凹槽中形成SiGe層。[0012]可選地，所述低溫沉積工藝的溫度范圍不超過550攝氏度。
[0013]可選地，所述半導(dǎo)體襯底的材質(zhì)為硅，所述犧牲層的材質(zhì)為無定型碳。
[0014]可選地，所述無定型碳的厚度范圍為60-300埃.[0015]可選地，所述低溫沉積工藝的溫度范圍為400-550攝氏度。
[0016]可選地，去除所述犧牲層的刻蝕工藝為等離子體刻蝕工藝。
[0017]可選地，所述等離子體刻蝕工藝?yán)煤醯牡入x子體進行。
[0018]可選地，所述等離子刻蝕工藝采用S02、Cl2, HBr, CF4中的一種或多種作為輔助氣體。
[0019]可選地，所述半導(dǎo)體襯底的刻蝕工藝為等離子體刻蝕工藝，所述等離子體刻蝕工藝采用各向同刻蝕工藝進行。
[0020]可選地，所述各向同性氣體包括C12、F中的一種或多種，所述刻蝕工藝的偏置電壓為 O-1OOVo
[0021]與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點:
[0022]本發(fā)明利用低溫沉積工藝形成犧牲層，減少了半導(dǎo)體器件的熱預(yù)算，所述犧牲層作為制作凹槽的刻 蝕工藝的掩膜，所述犧牲層在SiGe層形成之前就被去除，避免了對SiGe層的損傷；所述犧牲層的材質(zhì)為無定型碳，容易通過刻蝕工藝去除，不需要濕法工藝去除，無定型碳與氮化娃層和半導(dǎo)體襯底具有較高的刻蝕選擇比，采用等離子體刻蝕工藝對無定型碳的刻蝕工藝可選擇的等離子體種類多，工藝窗口大，且對半導(dǎo)體襯底和側(cè)墻的損傷小，增加了工藝窗口。
【專利附圖】

【附圖說明】
[0023]圖1-圖5是現(xiàn)有技術(shù)的SiGe PMOS半導(dǎo)體器件的制作方法剖面結(jié)構(gòu)示意圖；
[0024]圖6是本發(fā)明一個實施例的SiGe PMOS半導(dǎo)體器件的制作方法流程示意圖；
[0025]圖7-圖11是本發(fā)明一個實施例的SiGe PMOS半導(dǎo)體器件的制作方法剖面結(jié)構(gòu)示意圖。
【具體實施方式】
[0026]現(xiàn)有技術(shù)在制作SiGe PMOS半導(dǎo)體器件時，利用氮化硅層作為犧牲層，氮化硅層利用高溫爐管工藝制作，其溫度范圍高達600-700攝氏度，爐管工藝時間較長，對半導(dǎo)體器件的熱預(yù)算較大，不利于SiGe PMOS半導(dǎo)體器件的工藝控制；在對半導(dǎo)體襯底進行刻蝕，以在半導(dǎo)體襯底中形成凹槽的刻蝕工藝，需要考慮氮化硅層與半導(dǎo)體襯底之間的刻蝕選擇比，這必然會限制氮化硅層40的厚度以及刻蝕氣體的選擇，最終會對整個SiGe PMOS半導(dǎo)體器件的制作工藝流程產(chǎn)生影響，影響工藝窗口 ；然后，利用熱磷酸去除氮化硅層，會對半導(dǎo)體襯底以及鍺硅層產(chǎn)生損傷。
[0027]發(fā)明人發(fā)現(xiàn)，產(chǎn)生上述問題的原因在于犧牲層的材質(zhì)選擇有問題，發(fā)明人考慮對犧牲層的材質(zhì)進行更換，選擇能夠利用低溫工藝制作的犧牲層，并且該犧牲層應(yīng)該比較容易通過刻蝕工藝去除，與半導(dǎo)體襯底、鍺硅、側(cè)墻具有較高的刻蝕選擇比，容易利用簡單的等離子體刻蝕工藝去除，不需要經(jīng)過濕法刻蝕工藝，避免對半導(dǎo)體襯底、鍺硅、側(cè)墻的損傷。
[0028]為解決上述問題，本發(fā)明提供一種SiGe PMOS半導(dǎo)體器件的制作方法，請參考圖6是本發(fā)明一個實施例的SiGe PMOS半導(dǎo)體器件的制作方法流程示意圖，所述方法包括:
[0029]步驟SI，提供半導(dǎo)體襯底，所述半導(dǎo)體襯底上形成有柵極和位于柵極兩側(cè)的側(cè)m ;
[0030]步驟S2，利用低溫沉積工藝，在所述半導(dǎo)體襯底上形成犧牲層，所述犧牲層覆蓋所述半導(dǎo)體襯底的表面、所述柵極表面和側(cè)墻兩側(cè)；
[0031]步驟S3，進行刻蝕工藝，去除位于所述半導(dǎo)體襯底表面的犧牲層，保留位于側(cè)墻兩側(cè)的犧牲層；
[0032]步驟S4，以所述犧牲層和側(cè)墻為掩膜，對所述半導(dǎo)體襯底進行刻蝕工藝，在所述柵極兩側(cè)的半導(dǎo)體襯底中形成凹槽；
[0033]步驟S5，進行外延工藝，在所述凹槽中形成SiGe層。
[0034]下面結(jié)合具體實施例對本發(fā)明的技術(shù)方案進行詳細的說明。為了更好的說明本發(fā)明的技術(shù)方案，請參考圖7-圖11是本發(fā)明一個實施例的SiGe PMOS半導(dǎo)體器件的制作方法剖面結(jié)構(gòu)示意圖。
[0035]首先，請參考圖7，提供半導(dǎo)體襯底100，所述半導(dǎo)體襯底100上形成有柵極200和位于柵極200兩側(cè)的側(cè)墻300。作為一個實施例，所述半導(dǎo)體襯底100的材質(zhì)為硅。所述柵極200的材質(zhì)為多晶硅200，所述側(cè)墻300的材質(zhì)為氮化硅。在所述柵極200和側(cè)墻300形成后，利用離子工藝，對所述柵極200兩側(cè)的半導(dǎo)體襯底100進行離子注入。
[0036]接著，請參考圖8，利用低溫沉積工藝，在所述半導(dǎo)體襯底上形成犧牲層400，所述犧牲層400覆蓋所述半導(dǎo)體襯底100的表面、所述柵極200表面和側(cè)墻300兩側(cè)。作為一個實施例，所述低溫沉積工藝的溫度范圍不超過550攝氏度。本發(fā)明改變了犧牲層400的材質(zhì)，所述犧牲層400的材質(zhì)選擇應(yīng)首先考慮其能夠通過低溫沉積工藝形成，這樣可以減小器件的整個熱預(yù)算。所述犧牲層400的材質(zhì)應(yīng)該容易去除，不需要經(jīng)過濕法刻蝕工藝而僅僅通過等離子刻蝕工藝就可去除，并且所述犧牲層400與所述半導(dǎo)體襯底100、側(cè)墻300具有較高的刻蝕選擇比，在考慮等離子體刻蝕工藝時，有多種等離子體可以選擇，使得刻蝕工藝具有較大的工藝窗口。
[0037]作為一個實施例,所述半導(dǎo)體襯底100的材質(zhì)為娃,所述犧牲層400的材質(zhì)為無定型碳。本實施例中，所述無定型碳的厚度范圍為60-300埃。制作所述無定型碳的低溫沉積工藝的溫度范圍為400-550攝氏度。
[0038]然后，請參考圖9，進行刻蝕工藝，去除位于所述半導(dǎo)體襯底100表面的犧牲層400，保留位于側(cè)墻300兩側(cè)的犧牲層400 ;去除所述犧牲層的刻蝕工藝為等離子體刻蝕工藝。
[0039]作為一個實施例，所述等離子體刻蝕工藝?yán)煤醯牡入x子體進行。進一步地，所述等離子刻蝕工藝采用S02、Cl2、HBr、CF4中的一種或多種作為輔助氣體。
[0040]接著，請參考圖10，以所述犧牲層400和側(cè)墻300為掩膜，對所述半導(dǎo)體襯底100進行刻蝕工藝，在所述柵極200兩側(cè)的半導(dǎo)體襯底100中形成凹槽。作為一個實施例，所述半導(dǎo)體襯底100的刻蝕工藝為等離子體刻蝕工藝，所述等離子體刻蝕工藝采用各向同刻蝕工藝進行。本發(fā)明所述的各向同性氣體包括Cl2、F中的一種或多種，所述刻蝕工藝的偏置電壓為0-100V。就具體地，所述刻蝕工藝包括如下步驟:第一步驟:設(shè)置源功率(SourcePower)為 200-800W，偏置電壓(Bias Power)為 50-100V，氧氣流量 50_200sccm，根據(jù)工藝需要，可選擇性添加輔助刻蝕氣體，所述輔助刻蝕氣體包括:HBr、Cl2、S02、CF4中的一種或多種；第二步驟，設(shè)置源功率200-500W，偏壓電壓為0-100V，Cl2的流量為10-50sccm，SF6的流量為 0_50sccm。
[0041]然后，請繼續(xù)參考圖11，進行外延工藝，在所述凹槽中形成SiGe層500。形成所述SiGe層的外延工藝與現(xiàn)有技術(shù)相同，在此不做贅述。
[0042]綜上，本發(fā)明利用低溫沉積工藝形成犧牲層，減少了半導(dǎo)體器件的熱預(yù)算，所述犧牲層作為制作凹槽的刻蝕工藝的掩膜，所述犧牲層在SiGe層形成之前就被去除，避免了對SiGe層的損傷；所述犧牲層的材質(zhì)為無定型碳，容易通過刻蝕工藝去除，不需要濕法工藝去除，無定型碳與氮化硅層和半導(dǎo)體襯底具有較高的刻蝕選擇比，采用等離子體刻蝕工藝對無定型碳的刻蝕工藝可選擇的等離子體種類多，工藝窗口大，且對半導(dǎo)體襯底和側(cè)墻的損傷小，增加了工藝窗口。
[0043]因此，上述較佳實施例僅為說明本發(fā)明的技術(shù)構(gòu)思及特點，其目的在于讓熟悉此項技術(shù)的人士能夠了解本發(fā)明的內(nèi)容并據(jù)以實施，并不能以此限制本發(fā)明的保護范圍。凡根據(jù)本發(fā)明精神實質(zhì)所作的等效變化或修飾，都應(yīng)涵蓋在本發(fā)明的保護范圍之內(nèi)。
【權(quán)利要求】
1.一種SiGe PMOS半導(dǎo)體器件的制作方法，其特征在于，包括: 提供半導(dǎo)體襯底，所述半導(dǎo)體襯底上形成有柵極和位于柵極兩側(cè)的側(cè)墻； 利用低溫沉積工藝，在所述半導(dǎo)體襯底上形成犧牲層，所述犧牲層覆蓋所述半導(dǎo)體襯底的表面、所述柵極表面和側(cè)墻兩側(cè)； 進行刻蝕工藝，去除位于所述半導(dǎo)體襯底表面的犧牲層，保留位于側(cè)墻兩側(cè)的犧牲層； 以所述犧牲層和側(cè)墻為掩膜，對所述半導(dǎo)體襯底進行刻蝕工藝，在所述柵極兩側(cè)的半導(dǎo)體襯底中形成凹槽； 進行外延工藝，在所述凹槽中形成SiGe層。
2.如權(quán)利要求1所述的半導(dǎo)體器件的制作方法，其特征在于，所述低溫沉積工藝的溫度范圍不超過550攝氏度。
3.如權(quán)利要求1所述的半導(dǎo)體器件的制作方法，其特征在于，所述半導(dǎo)體襯底的材質(zhì)為硅，所述犧牲層的材質(zhì)為無定型碳。
4.如權(quán)利要求2所述的半導(dǎo)體器件的制作方法，其特征在于，所述無定型碳的厚度范圍為60-300埃。
5.如權(quán)利要求5所述的半導(dǎo)體器件的制作方法，其特征在于，所述低溫沉積工藝的溫度范圍為400-550攝氏度。
6.如權(quán)利要求1所述的半導(dǎo)體器件的制作方法，其特征在于，去除所述犧牲層的刻蝕工藝為等離子體刻蝕工藝。
7.如權(quán)利要求6所述的半導(dǎo)體器件的制作方法，其特征在于，所述等離子體刻蝕工藝?yán)煤醯牡入x子體進行。
8.如權(quán)利要求7所述的半導(dǎo)體器件的制作方法，其特征在于，所述等離子刻蝕工藝采用S02、Cl2、HBr、CF4中的一種或多種作為輔助氣體。
9.如權(quán)利要求1所述的半導(dǎo)體器件的制作方法，其特征在于，所述半導(dǎo)體襯底的刻蝕工藝為等離子體刻蝕工藝，所述等離子體刻蝕工藝采用各向同刻蝕工藝進行。
10.如權(quán)利要求1所述的半導(dǎo)體器件的制作方法，其特征在于，所述各向同性氣體包括Cl2、F中的一種或多種，所述刻蝕工藝的偏置電壓為0-100V。
【文檔編號】H01L21/336GK103928339SQ201410138282
【公開日】2014年7月16日 申請日期:2014年4月8日 優(yōu)先權(quán)日:2014年4月8日
【發(fā)明者】李全波, 黃君, 孟祥國, 張瑜 申請人:上海華力微電子有限公司