具有SiGeSn源漏的鰭式場(chǎng)效應(yīng)晶體管及其形成方法
【專(zhuān)利摘要】本發(fā)明提出一種具有SiGeSn源漏的鰭式場(chǎng)效應(yīng)晶體管及其形成方法。其中該方法包括以下步驟：提供襯底；在襯底之上形成Ge鰭形結(jié)構(gòu)；在Ge鰭形結(jié)構(gòu)之上形成柵堆疊或假柵；在柵堆疊或假柵兩側(cè)形成源區(qū)和漏區(qū)的開(kāi)口，在開(kāi)口位置露出Ge鰭形結(jié)構(gòu)；向Ge鰭形結(jié)構(gòu)注入同時(shí)含有Si和Sn元素的原子、分子、離子或等離子體，以在開(kāi)口位置形成SiGeSn層。本發(fā)明的鰭式場(chǎng)效應(yīng)晶體管形成方法能夠形成具有SiGeSn源漏的FinFET，其SiGeSn源漏的厚度較薄、晶體質(zhì)量較好，因此晶體管具有良好的電學(xué)性能，且本方法具有簡(jiǎn)單易行、成本低的優(yōu)點(diǎn)。
【專(zhuān)利說(shuō)明】具有SiGeSn源漏的鰭式場(chǎng)效應(yīng)晶體管及其形成方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，具體涉及一種具有SiGeSn源漏的鰭式場(chǎng)效應(yīng)晶體管及其形成方法。
【背景技術(shù)】
[0002]金屬-氧化物-半導(dǎo)體場(chǎng)效應(yīng)晶體管（MOSFET)已經(jīng)為集成電路行業(yè)服務(wù)了四十多年。人們發(fā)明了各種各樣的巧妙技術(shù)使其特征尺寸不斷縮小，但是并沒(méi)有改變它的基本結(jié)構(gòu)。然而，集成電路設(shè)計(jì)窗口，包括性能、動(dòng)態(tài)功耗、靜態(tài)功耗和器件容差，已經(jīng)縮小到不得不需要發(fā)明一種新的晶體管結(jié)構(gòu)的地步。隨著柵長(zhǎng)的不斷縮小，MOSFET的轉(zhuǎn)移特性(Ids-Vgs)發(fā)生退化，主要表現(xiàn)在兩個(gè)方面。一是亞閾值斜率變大和閾值電壓降低，也就是說(shuō)，通過(guò)降低柵電極電壓Vgs不能使得MOS器件關(guān)斷得很好。另一方面是，亞閾值斜率和閾值電壓均對(duì)柵長(zhǎng)的變化特別敏感，也就是說(shuō)，MOS器件的工藝容差變得非常差，該現(xiàn)象被稱(chēng)為短溝道效應(yīng)。
[0003]一方面為了有效地抑制短溝道效應(yīng)，研究人員提出了一種器件結(jié)構(gòu)，該器件結(jié)構(gòu)使得半導(dǎo)體溝道僅僅存在于非?？拷鼥诺牡胤?，能夠消除遠(yuǎn)離柵的所有漏電通道。由于此時(shí)該半導(dǎo)體溝道足夠地薄，其形狀看起來(lái)像一條魚(yú)的鰭（Fin)，因而研究人員形象地稱(chēng)其為鰭式場(chǎng)效應(yīng)晶體管（FinFET)。FinFET器件可以大幅增強(qiáng)柵對(duì)溝道的控制能力，有效地抑制了短溝道效應(yīng)，使其具有驅(qū)動(dòng)電流大、關(guān)態(tài)電流小、器件開(kāi)關(guān)比聞、成本低、晶體管密度聞等優(yōu)點(diǎn)。Fin的材料可以采用廉價(jià)的體Si襯底或絕緣體上硅襯底（SOI)來(lái)加工。
[0004]另一方面，隨著器件尺寸的不斷縮小，Si材料較低的遷移率已成為制約器件性能的主要因素。為了不斷提升器件的性能，必須采用更高遷移率的溝道材料。目前研究的主要技術(shù)方案為：采用Ge或SiGe材料做PM0SFET器件的溝道材料，III-V化合物半導(dǎo)體材料為NM0SFET器件的溝道材料。Ge具有四倍于Si的空穴遷移率，隨著研究的不斷深入，Ge和SiGe溝道MOSFET中的技術(shù)難點(diǎn)逐一被攻克。在Ge或SiGe的MOSFET器件中，為了在Ge或SiGe溝道中引入單軸壓應(yīng)變，可以在源漏區(qū)域填充應(yīng)變Gei — xSnx (GeSn)合金，這樣通過(guò)源漏的應(yīng)變GeSn可以在溝道中引入單軸壓應(yīng)變，大幅度提升Ge或SiGe溝道的性能，當(dāng)溝道長(zhǎng)度在納米尺度時(shí)，其性能提升尤為明顯。與Ge相兼容的GeSn合金是一種IV族半導(dǎo)體材料，且與硅的互補(bǔ)金屬氧化物半導(dǎo)體（CMOS)工藝具有良好的兼容性。然而，直接生長(zhǎng)高質(zhì)量高Sn含量的GeSn合金非常困難。首先，Sn在Ge中的平衡固溶度小于1% (約為O. 3%)；其次，Sn的表面能比Ge小，非常容易發(fā)生表面分凝；再次，Ge和α -Sn具有很大的晶格失配（14. 7%)。為了抑制Sn的表面分凝，提高Sn的含量，可在材料生長(zhǎng)時(shí)摻入一定量的Si，形成SiGeSn層。Si的晶格常數(shù)比Ge小，而Sn的晶格常數(shù)比Ge大，通過(guò)在GeSn合金中摻入Si,可以提高GeSn合金的穩(wěn)定性。
[0005]在生長(zhǎng)SiGeSn材料時(shí)，通常采用的方法為分子束外延（ΜΒΕ)。其中，現(xiàn)有的MBE工藝生長(zhǎng)SiGeSn材料的過(guò)程為：先在襯底上外延生長(zhǎng)一層SiGe緩沖層，再外延SiGeSn薄膜。該方法可得到晶體質(zhì)量較好的SiGeSn薄膜，但設(shè)備昂貴，生長(zhǎng)過(guò)程較為費(fèi)時(shí)，成本較高，在大規(guī)模生產(chǎn)中將受到一定限制。也有人采用化學(xué)氣相淀積（CVD)工藝生長(zhǎng)SiGeSn薄膜，但制得的SiGeSn薄膜質(zhì)量較差，熱穩(wěn)定性不佳，Sn易分凝，也不適用于半導(dǎo)體器件。并且，在FinFET結(jié)構(gòu)中，一般需要采用選區(qū)形成的方法在源漏區(qū)形成SiGeSn，理論上可以采用化學(xué)氣相淀積來(lái)選擇性生長(zhǎng)SiGeSn薄膜，而目前該方法在非選擇性生長(zhǎng)SiGeSn合金時(shí)的熱穩(wěn)定性不佳，Sn易分凝，其選擇性生長(zhǎng)工藝尚不成熟，成本也較高。

【發(fā)明內(nèi)容】

[0006]本發(fā)明旨在至少在一定程度上解決上述FinFET源漏中難以形成質(zhì)量好的SiGeSn薄膜、生產(chǎn)成本高的問(wèn)題。為此，本發(fā)明的目的在于提出一種簡(jiǎn)單易行且成本低的具有SiGeSn源漏的鰭式場(chǎng)效應(yīng)晶體管及其形成方法。
[0007]為實(shí)現(xiàn)上述目的，根據(jù)本發(fā)明實(shí)施例的具有SiGeSn源漏的鰭式場(chǎng)效應(yīng)晶體管的形成方法可以包括以下步驟：提供襯底；在所述襯底之上形成Ge鰭形結(jié)構(gòu)；在所述Ge鰭形結(jié)構(gòu)之上形成柵堆疊或假柵；在所述柵堆疊或假柵兩側(cè)形成源區(qū)和漏區(qū)的開(kāi)口，在所述開(kāi)口位置露出所述Ge鰭形結(jié)構(gòu)；向所述Ge鰭形結(jié)構(gòu)注入同時(shí)含有Si和Sn元素的原子、分子、離子或等離子體，以在所述開(kāi)口位置形成SiGeSn層。
[0008]根據(jù)本發(fā)明實(shí)施例的方法能夠形成具有SiGeSn源漏的FinFET，其SiGeSn源漏的厚度較薄、晶體質(zhì)量較好，因此晶體管具有良好的電學(xué)性能，且本方法具有簡(jiǎn)單易行、成本低的優(yōu)點(diǎn)。
[0009]可選地，根據(jù)本發(fā)明實(shí)施例的具有SiGeSn源漏的鰭式場(chǎng)效應(yīng)晶體管的形成方法還具有如下技術(shù)特征：
[0010]在本發(fā)明的一個(gè)示例中，還包括：在形成所述源區(qū)和漏區(qū)的開(kāi)口之前，在所述柵堆疊或假柵兩側(cè)形成柵側(cè)墻。
[0011]在本發(fā)明的一個(gè)示例中，還包括：在形成所述SiGeSn層之后，去除所述假柵，在所述假柵區(qū)域形成柵堆疊。
[0012]在本發(fā)明的一個(gè)示例中，所述襯底為Si襯底、Ge襯底、絕緣體上Si襯底、絕緣體上Ge襯底、具有Ge表面的Si襯底。
[0013]在本發(fā)明的一個(gè)示例中，通過(guò)選擇性外延工藝在所述襯底之上形成所述Ge鰭形結(jié)構(gòu)。
[0014]在本發(fā)明的一個(gè)示例中，通過(guò)光刻和刻蝕工藝在所述襯底之上形成所述Ge鰭形結(jié)構(gòu)，其中，所述襯底表層為Ge材料。
[0015]在本發(fā)明的一個(gè)示例中，所述表層為Ge材料的襯底為Ge襯底、絕緣體上Ge襯底，或者具有Ge表面的Si襯底。
[0016]在本發(fā)明的一個(gè)示例中，所述注入的方法包括離子注入。
[0017]在本發(fā)明的一個(gè)示例中，所述離子注入包括等離子體源離子注入和等離子體浸沒(méi)離子注入。
[0018]在本發(fā)明的一個(gè)示例中，所述注入的方法包括磁控濺射。
[0019]在本發(fā)明的一個(gè)示例中，采用所述磁控濺射注入的過(guò)程中，在所述襯底上加載負(fù)偏壓。
[0020]在本發(fā)明的一個(gè)示例中，還包括，去除所述磁控濺射在所述SiGeSn層之上形成的511源和漏。
I的鰭式場(chǎng)效應(yīng)晶體管，具有電學(xué)性能好的苗述中部分給出，部分將從下面的描述中變
點(diǎn)從結(jié)合下面附圖對(duì)實(shí)施例的描述中將變511源漏的鰭式場(chǎng)效應(yīng)晶體管的形成方法的具體過(guò)程示意圖；
511源漏的鰭式場(chǎng)效應(yīng)晶體管的形成方法的勺具體過(guò)程示意圖。采用先柵工藝，如圖I所示，可以包括如下步驟：
[0038]Sll.提供襯底。
[0039]具體地，該襯底可以為Si襯底、Ge襯底、絕緣體上Si襯底、絕緣體上Ge襯底、具有Ge表面的Si襯底等等。
[0040]S12.在襯底之上形成Ge鰭形結(jié)構(gòu)。
[0041]具體地，在襯底00之上形成Ge鰭形結(jié)構(gòu)10，參考圖2。
[0042]在本發(fā)明的一個(gè)實(shí)施例中，可以通過(guò)選擇性外延工藝在襯底00之上形成Ge鰭形結(jié)構(gòu)10。這時(shí)，Ge鰭形結(jié)構(gòu)10并非襯底00原先具有的，而是后外延出來(lái)的，因此襯底00的選擇范圍較寬，可以為Si襯底、Ge襯底、絕緣體上Si襯底、絕緣體上Ge襯底、具有Ge表面的Si襯底等等。
[0043]在本發(fā)明的另一個(gè)實(shí)施例中，可以通過(guò)光刻和刻蝕工藝在襯底00之上形成Ge鰭形結(jié)構(gòu)10，其中，襯底00是表層為Ge材料的襯底。這時(shí)，Ge鰭形結(jié)構(gòu)10是襯底00原先具有的，而非后形成的，因此襯底00的選擇范圍較窄，可以為Ge襯底、絕緣體上Ge襯底，或者具有Ge表面的Si襯底等等。
[0044]S13.在Ge鰭形結(jié)構(gòu)之上形成柵堆疊。
[0045]具體地，在Ge鰭形結(jié)構(gòu)10之上依次沉積柵介質(zhì)材料和柵極材料，通過(guò)光刻和刻蝕工藝形成圖形化的、包括柵介質(zhì)層20a和柵極層20b的柵堆疊20。參考圖3a和圖3b，其中圖3a為立體示意圖，圖3b為沿溝道方向的剖面圖。
[0046]S14.在柵堆疊兩側(cè)形成源區(qū)和漏區(qū)的開(kāi)口，在開(kāi)口位置露出Ge鰭形結(jié)構(gòu)。
[0047]優(yōu)選地，可進(jìn)一步在柵堆疊20兩側(cè)形成柵側(cè)墻30，以限定出源區(qū)和漏區(qū)的開(kāi)口。該柵側(cè)墻30可起到降低器件漏電的作用。具體過(guò)程為：在上述步驟之后，先沉積柵側(cè)墻所需的介質(zhì)材料，然后通過(guò)合適的干法刻蝕工藝，在圖形化的柵堆疊兩側(cè)形成柵側(cè)墻30，同時(shí)在源區(qū)和漏區(qū)的上方形成開(kāi)口，在開(kāi)口位置露出Ge鰭形結(jié)構(gòu)10。參考圖4a和圖4b，其中圖4a為立體示意圖，圖4b為沿溝道方向的剖面圖。
[0048]S15.向Ge鰭形結(jié)構(gòu)注入同時(shí)含有Si和Sn元素的原子、分子、離子或等離子體，以在開(kāi)口位置形成SiGeSn層。
[0049]具體地，可以向Ge鰭形結(jié)構(gòu)10注入同時(shí)含有Si和Sn元素的原子、分子、離子或等離子體，將開(kāi)口位置暴露出的Ge鰭形結(jié)構(gòu)10的表層或全部轉(zhuǎn)變?yōu)槟繕?biāo)SiGeSn層40。該SiGeSn層40用做FinFET的源漏。參考圖5a和圖5b，其中圖5a為立體示意圖，圖5b為沿溝道方向的剖面圖。
[0050]根據(jù)本發(fā)明第一實(shí)施例的FinFET的形成方法，可以得到SiGeSn為源漏區(qū)的鰭形場(chǎng)效應(yīng)晶體管，并且源漏區(qū)的SiGeSn層厚度較薄、質(zhì)量較好，且該方法具有簡(jiǎn)單易行、成本低的優(yōu)點(diǎn)。
[0051]根據(jù)本發(fā)明第二實(shí)施例的具有SiGeSn源漏的鰭式場(chǎng)效應(yīng)晶體管的形成方法可以采用后柵工藝，如圖6所示，可以包括如下步驟：
[0052]S21.提供襯底。
[0053]具體地，該襯底可以為Si襯底、Ge襯底、絕緣體上Si襯底、絕緣體上Ge襯底、具有Ge表面的Si襯底等等。
[0054]S22.在襯底之上形成Ge鰭形結(jié)構(gòu)。[0055]具體地，在襯底00之上形成Ge鰭形結(jié)構(gòu)10，參考圖7。
[0056]在本發(fā)明的一個(gè)實(shí)施例中，可以通過(guò)選擇性外延工藝在襯底00之上形成Ge鰭形結(jié)構(gòu)10。這時(shí)，Ge鰭形結(jié)構(gòu)10并非襯底00原先具有的，而是后外延出來(lái)的，因此襯底00的選擇范圍較寬，可以為Si襯底、Ge襯底、絕緣體上Si襯底、絕緣體上Ge襯底、具有Ge表面的Si襯底等等。
[0057]在本發(fā)明的另一個(gè)實(shí)施例中，可以通過(guò)光刻和刻蝕工藝在襯底00之上形成Ge鰭形結(jié)構(gòu)10，其中，襯底00是表層為Ge材料的襯底。這時(shí)，Ge鰭形結(jié)構(gòu)10是襯底00原先具有的，而非后形成的，因此襯底00的選擇范圍較窄，可以為Ge襯底、絕緣體上Ge襯底，或者具有Ge表面的Si襯底等等。
[0058]S23.在Ge鰭形結(jié)構(gòu)之上形成假柵。
[0059]具體地，在Ge鰭形結(jié)構(gòu)10的預(yù)設(shè)柵堆疊的區(qū)域之上形成假柵50。參考圖8a和圖8b，其中圖8a為立體示意圖，圖8b為沿溝道方向的剖面圖。
[0060]S24.在假柵兩側(cè)形成源區(qū)和漏區(qū)的開(kāi)口，在開(kāi)口位置露出Ge鰭形結(jié)構(gòu)。
[0061]具體地，可進(jìn)一步在假柵50兩側(cè)形成柵側(cè)墻30，以限定出源區(qū)和漏區(qū)的開(kāi)口。該柵側(cè)墻30可起到降低器件漏電的作用。具體過(guò)程為：在上述步驟之后，先沉積柵側(cè)墻所需的介質(zhì)材料，一般采用與假柵材料不一樣的介質(zhì)材料，然后通過(guò)合適的干法刻蝕工藝，在圖形化的假柵50兩側(cè)形成柵側(cè)墻30，同時(shí)在源區(qū)和漏區(qū)的上方形成開(kāi)口，并在開(kāi)口位置露出Ge鰭形結(jié)構(gòu)10。參考圖9a和圖％，其中圖9a為立體示意圖，圖9b為沿溝道方向的剖面圖。
[0062]S25.向Ge鰭形結(jié)構(gòu)注入同時(shí)含有Si和Sn元素的原子、分子、離子或等離子體，以在開(kāi)口位置形成SiGeSn層。
[0063]具體地，可以向Ge鰭形結(jié)構(gòu)10注入同時(shí)含有Si和Sn元素的原子、分子、離子或等離子體，將開(kāi)口位置暴露出的Ge鰭形結(jié)構(gòu)10的表層或全部轉(zhuǎn)變?yōu)槟繕?biāo)SiGeSn層40。該SiGeSn層40用做FinFET的源漏。參考圖IOa和圖10b，其中圖IOa為立體示意圖，圖IOb為沿溝道方向的剖面圖。
[0064]S26.去除假柵，在假柵區(qū)域形成柵堆疊。
[0065]具體地，可以通過(guò)濕化學(xué)腐蝕或者干法刻蝕和濕化學(xué)腐蝕相結(jié)合去除假柵50，并依次沉積柵介質(zhì)材料和柵極材料，然后通過(guò)光刻和刻蝕工藝，以形成圖形化的、包括柵介質(zhì)層20a和柵極層20b的柵堆疊20。至此，形成了具有SiGeSn源漏區(qū)的FinFET。參考圖Ila和圖11b，其中圖Ila為立體示意圖，圖Ilb為沿溝道方向的剖面圖。
[0066]根據(jù)本發(fā)明第二實(shí)施例的FinFET的形成方法，同樣可以得到SiGeSn為源漏區(qū)的鰭形場(chǎng)效應(yīng)晶體管，并且源漏區(qū)的SiGeSn層厚度較薄、質(zhì)量較好，該方法具有簡(jiǎn)單易行、成本低的優(yōu)點(diǎn)。
[0067]根據(jù)本發(fā)明上述兩個(gè)實(shí)施例的FinFET的形成方法中，通過(guò)利用注入工藝對(duì)原有的Ge層進(jìn)行表面改性。即將同時(shí)含有Si和Sn元素的原子、分子、離子或等離子體注入到原有的Ge層中，通過(guò)控制合適的溫度和注入劑量，使注入的Sn元素不明顯擴(kuò)散，就可以使得晶格中的Sn原子不會(huì)聚集形成Sn的沉淀物，保持SiGeSn合金的亞穩(wěn)態(tài)而不發(fā)生分凝，這樣可以得到厚度較薄、質(zhì)量較好的SiGeSn層，具有簡(jiǎn)單易行、成本低的優(yōu)點(diǎn)。而已有的SiGeSn形成方法中，MBE方法需要昂貴的設(shè)備且需要超高真空，工藝復(fù)雜且成本高；CVD方法還不完全成熟，因?yàn)樯L(zhǎng)溫度高，所以處于亞穩(wěn)態(tài)的SiGeSn經(jīng)常發(fā)生Sn元素的分凝，從而影響SiGeSn層的晶體質(zhì)量，且其設(shè)備和氣源較為昂貴，因而成本也較高。
[0068]需要說(shuō)明的是，在注入工藝過(guò)程中，原有的Ge鰭形結(jié)構(gòu)可以僅有表層部分變化為SiGeSn層，也可以全部變化為SiGeSn層。具體地，當(dāng)FinFET的源漏需要形成較厚的SiGeSn層時(shí)，可以注入同時(shí)含有Si和Sn元素的離子或等離子體。離子和等離子體能量高，可以注入達(dá)到一定深度。當(dāng)FinFET的源漏需要形成較薄的SiGeSn層時(shí),不僅注入離子或等離子體可以形成SiGeSn層，注入Sn原子或同時(shí)含有Si和Sn元素的分子也可以形成SiGeSn層。
[0069]在本發(fā)明的一個(gè)示例中，注入的方法可以采用離子注入，S卩：將具有一定能量的、同時(shí)含有Si和Sn元素的離子束(包括離子或等離子體）入射到Ge層中去，并停留在Ge層中，使Ge層部分或全部轉(zhuǎn)換為SiGeSn合金。通過(guò)改變離子束的能量來(lái)改變注入的深度，離子束能量越高，則注入越深。在注入過(guò)程中，可以采用變化的電壓來(lái)獲得變化的離子束能量，從而使Sn/Si元素在一定范圍內(nèi)較為均勻地分布。具體地，除常規(guī)的離子注入外，離子注入還包括等離子體源離子注入和等離子體浸沒(méi)離子注入，即等離子體基離子注入。在等離子體基離子注入時(shí)，Ge層湮沒(méi)在同時(shí)含有Si和Sn元素的等離子體中，含Sn/Si元素的正離子在電場(chǎng)作用下被加速，射向Ge層表面并注入到Ge層中。通過(guò)等離子體基離子注入，可以很容易達(dá)到很高的注入劑量，即很容易獲得1%?20%的Sn含量的SiGeSn層，生產(chǎn)效率很高，成本也很低，且受表面形狀的影響小，即非平面的Ge表面也可以實(shí)現(xiàn)均勻地注入。其中，等離子體浸沒(méi)離子注入為一種優(yōu)選的注入方式，因等離子體浸沒(méi)離子注入受襯底形狀的影響小，注入更均勻，在Ge鰭形結(jié)構(gòu)這種非平面結(jié)構(gòu)上注入可以獲得各個(gè)部位較為均勻注入的效果，使得整個(gè)源漏區(qū)較為均勻地形成SiGeSn薄膜，從而可以最大幅度地提升溝道的電學(xué)性能。離子注入可以形成較厚的SiGeSn層，注入能量越高，SiGeSn層越厚。優(yōu)選地，SiGeSn層的厚度為O. 5-100nm。
[0070]在本發(fā)明的一個(gè)示例中，注入的方法可以采用磁控濺射。磁控濺射時(shí)，Ar離子在電場(chǎng)作用下加速飛向陰極Si-Sn復(fù)合靶材，并以高能量轟擊靶表面，使靶材發(fā)生濺射。濺射粒子主要是原子，還有少量離子。通過(guò)調(diào)整電場(chǎng)電壓，真空度等工藝參數(shù)，使濺射粒子具有較高的能量，并以較高的速度射向Ge層，部分粒子可以注入到Ge層中并形成亞穩(wěn)態(tài)的SiGeSn合金?？蛇x地，在利用磁控濺射向Ge層注入的過(guò)程中，在襯底上加載負(fù)偏壓，比如-40?-120V，這樣可以使濺射出的部分粒子具有更高能量，有利于粒子注入到Ge表層的更深處，例如可以深至若干納米。需要說(shuō)明的是，由于磁控濺射時(shí)濺射出的材料較多，通常會(huì)在形成SiGeSn層之后進(jìn)一步形成Si-Sn薄膜。因此在磁控濺射之后，還需要去除磁控濺射在SiGeSn層之上形成的Si-Sn薄膜。例如，可以利用對(duì)SiGeSn和、Si-Sn具有高腐蝕選擇比的溶液清洗以去除Si-Sn薄膜以及露出SiGeSn層。常見(jiàn)的清洗溶液包括稀鹽酸、稀硫酸、稀硝酸。清洗后保留下來(lái)的SiGeSn層的厚度為O. 5_20nm，優(yōu)選地，該SiGeSn層厚度為O.5_10nmo
[0071]在本發(fā)明的一個(gè)示例中，在注入工藝中加熱溫度可控制在100-600°C之間，優(yōu)選150-450°C。在該溫度范圍下得到的薄膜質(zhì)量更好。溫度過(guò)低，注入帶來(lái)的損傷不能修復(fù)，SiGeSn層的質(zhì)量較差；溫度過(guò)高，將使得SiGeSn層中的Sn擴(kuò)散嚴(yán)重，而Sn在Ge中的固溶度很低(平衡態(tài)下為原子百分比O. 3%)，SiGeSn層中的Sn容易析出形成Sn沉淀物。
[0072]在本發(fā)明的一個(gè)示例中，在形成SiGeSn層之后還可以通過(guò)退火處理來(lái)強(qiáng)化該SiGeSn層。退火的溫度范圍為100-600°C，優(yōu)選150_450°C。溫度過(guò)低，注入帶來(lái)的損傷不能修復(fù)，SiGeSn層的質(zhì)量較差；溫度過(guò)高，將使得SiGeSn層中的Sn擴(kuò)散嚴(yán)重，而Sn在Ge中的固溶度很低，SiGeSn中的Sn容易析出形成Sn沉淀物。需要指出的是，如果采用先柵工藝，其中的柵介質(zhì)可能不能承受450°C以上的高溫，此時(shí)，注入工藝中的加熱溫度和退火處理溫度可以控制在400°C以下。
[0073]在本發(fā)明的一個(gè)示例中，SiGeSn層為應(yīng)變SiGeSn層。應(yīng)變SiGeSn層的厚度為0.5-100nm。優(yōu)選為10_40nm。應(yīng)變SiGeSn層中Sn的原子百分含量小于20%。需要說(shuō)明的是，完全應(yīng)變的SiGeSn層中Sn含量越高，其應(yīng)變度越大，相應(yīng)地其厚度應(yīng)降低到弛豫的臨界厚度以下，才能保持完全應(yīng)變。應(yīng)變SiGeSn層中Sn含量越高，則其臨界厚度越薄。當(dāng)Si含量20%、Sn含量為15%時(shí)，Ge上完全應(yīng)變的SiGeSn薄膜的應(yīng)變度約為I. 5%，此時(shí)應(yīng)變SiGeSn層的臨界厚度約30nm，亦即此時(shí)FinFET源漏區(qū)的SiGeSn厚度不宜超過(guò)30nm ;而當(dāng)Si含量20%、Sn含量為10%時(shí)，其應(yīng)變度約O. 8%，其臨界厚度可以達(dá)到IOOnm以上，說(shuō)明此時(shí)FinFET源漏區(qū)的SiGeSn厚度可以達(dá)到IOOnm而SiGeSn層仍保持完全應(yīng)變。
[0074]需要進(jìn)一步說(shuō)明的是，當(dāng)SiGeSn層為應(yīng)變SiGeSn層時(shí)，注入工藝中加熱溫度和退火工藝中退火溫度的高低需要與應(yīng)變SiGeSn層的材料性質(zhì)匹配。例如常見(jiàn)FinFET半導(dǎo)體器件中需要10-15%Sn含量的應(yīng)變SiGeSn層，通過(guò)加入Si，10-15%的SiGeSn層在450°C下基本是穩(wěn)定的，所以該Sn含量下上述注入工藝中襯底溫度和退火工藝中退火溫度需要不超過(guò)450°C。
[0075]本發(fā)明還提出了一種具有SiGeSn源漏的鰭式場(chǎng)效應(yīng)晶體管，由上述公開(kāi)的任一種方法形成，包括：襯底；形成在襯底之上的Ge鰭形溝道區(qū)；形成在所述Ge鰭形溝道區(qū)之上的柵堆疊結(jié)構(gòu)；以及形成在所述Ge鰭形溝道區(qū)兩側(cè)的SiGeSn源和漏。該鰭式場(chǎng)效應(yīng)晶體管的源漏區(qū)具有厚度較薄、質(zhì)量較好的SiGeSn層，具有電學(xué)性能好、成本低的優(yōu)點(diǎn)。
[0076]需要說(shuō)明的是，該具有SiGeSn源漏的鰭式場(chǎng)效應(yīng)晶體管可以通過(guò)上文公開(kāi)的任一種方法形成，但不限于此。
[0077]為使本領(lǐng)域技術(shù)人員更好地理解本發(fā)明，闡述具體實(shí)施例如下：
[0078]首先，準(zhǔn)備Si襯底，并依次采用丙酮、無(wú)水乙醇、去離子水及氫氟酸清洗備用。
[0079]其次，通過(guò)選擇性外延工藝在Si襯底之上形成Ge鰭形結(jié)構(gòu)。具體地，可在Si襯底上先沉積氮化硅掩膜，然后通過(guò)光刻和刻蝕工藝，在掩膜中形成開(kāi)口，通過(guò)選擇性外延工藝，在Si襯底頂表面的開(kāi)口位置選擇性外延生長(zhǎng)Ge鰭形結(jié)構(gòu)，控制Ge鰭形結(jié)構(gòu)的厚度，使Ge鰭形結(jié)構(gòu)厚度大于掩膜層厚度并形成呈鰭形的結(jié)構(gòu)。
[0080]接著，在Ge鰭形結(jié)構(gòu)之上依此沉積柵介質(zhì)材料HfO2和柵極材料TaN/TiAl/TiN，然后通過(guò)光刻和刻蝕工藝，得到了圖形化的Hf02/TaN/TiAl/TiN柵堆疊，并在源區(qū)和漏區(qū)上方形成開(kāi)口。
[0081]然后，沉積柵側(cè)墻材料，可以用氮化硅作為柵側(cè)墻材料，通過(guò)干法刻蝕工藝，在柵堆疊兩側(cè)形成柵側(cè)墻，并在源區(qū)和漏區(qū)上方形成開(kāi)口，在開(kāi)口位置露出Ge鰭形結(jié)構(gòu)。此時(shí)的開(kāi)口尺寸比沒(méi)有柵側(cè)墻時(shí)的開(kāi)口尺寸要小。
[0082]最后，采用等離子體浸沒(méi)離子注入工藝，向襯底中注入同時(shí)含有Si和Sn元素的等離子體，此時(shí)襯底加熱溫度為100-200°C，注入電壓為10-25KeV，Si和Sn的注入劑量分別約為I X IO1Vcm2和SXlOlfVcm2。注入完成后，即在源和漏開(kāi)口處的Ge鰭形結(jié)構(gòu)表層形成了 15-30nm厚的應(yīng)變SiGeSn層，Sn含量約為15%。進(jìn)一步，通過(guò)離子注入，可形成重?fù)诫s的源和漏結(jié)構(gòu)。對(duì)離子注入完成的襯底進(jìn)行退火處理，退火溫度為200-300°C，以進(jìn)一步強(qiáng)化SiGeSn 層。
[0083]此時(shí)，獲得了源區(qū)和漏區(qū)為SiGeSn材料的FinFET器件。
[0084]在本說(shuō)明書(shū)的描述中，參考術(shù)語(yǔ)“一個(gè)實(shí)施例”、“一些實(shí)施例”、“示例”、“具體示例”、或“一些示例”等的描述意指結(jié)合該實(shí)施例或示例描述的具體特征、結(jié)構(gòu)、材料或者特點(diǎn)包含于本發(fā)明的至少一個(gè)實(shí)施例或示例中。在本說(shuō)明書(shū)中，對(duì)上述術(shù)語(yǔ)的示意性表述不一定指的是相同的實(shí)施例或示例。而且，描述的具體特征、結(jié)構(gòu)、材料或者特點(diǎn)可以在任何的一個(gè)或多個(gè)實(shí)施例或示例中以合適的方式結(jié)合。
[0085]盡管上面已經(jīng)示出和描述了本發(fā)明的實(shí)施例，可以理解的是，上述實(shí)施例是示例性的，不能理解為對(duì)本發(fā)明的限制，本領(lǐng)域的普通技術(shù)人員在不脫離本發(fā)明的原理和宗旨的情況下在本發(fā)明的范圍內(nèi)可以對(duì)上述實(shí)施例進(jìn)行變化、修改、替換和變型。
【權(quán)利要求】
1.一種具有SiGeSn源漏的鰭式場(chǎng)效應(yīng)晶體管的形成方法，其特征在于，包括以下步驟: 提供襯底； 在所述襯底之上形成Ge鰭形結(jié)構(gòu)； 在所述Ge鰭形結(jié)構(gòu)之上形成柵堆疊或假柵； 在所述柵堆疊或假柵兩側(cè)形成源區(qū)和漏區(qū)的開(kāi)口，在所述開(kāi)口位置露出所述Ge鰭形結(jié)構(gòu)； 向所述Ge鰭形結(jié)構(gòu)注入同時(shí)含有Si和Sn元素的原子、分子、離子或等離子體，以在所述開(kāi)口位置形成SiGeSn層。
2.如權(quán)利要求1所述的具有SiGeSn源漏的鰭式場(chǎng)效應(yīng)晶體管的形成方法，其特征在于，還包括: 在形成所述源區(qū)和漏區(qū)的開(kāi)口之前，在所述柵堆疊或假柵兩側(cè)形成柵側(cè)墻。
3.如權(quán)利要求1或2所述的具有SiGeSn源漏的鰭式場(chǎng)效應(yīng)晶體管的形成方法，其特征在于，還包括: 在形成所述SiGeSn層之后，去除所述假柵，在所述假柵區(qū)域形成柵堆疊。`
4.如權(quán)利要求1-3任一項(xiàng)所述的具有SiGeSn源漏的鰭式場(chǎng)效應(yīng)晶體管的形成方法，其特征在于，所述襯底為Si襯底、Ge襯底、絕緣體上Si襯底、絕緣體上Ge襯底、具有Ge表面的Si襯底。
5.如權(quán)利要求1-3任一項(xiàng)所述的具有SiGeSn源漏的鰭式場(chǎng)效應(yīng)晶體管的形成方法，其特征在于，通過(guò)選擇性外延工藝在所述襯底之上形成所述Ge鰭形結(jié)構(gòu)。
6.如權(quán)利要求1-3任一項(xiàng)所述的具有SiGeSn源漏的鰭式場(chǎng)效應(yīng)晶體管的形成方法，其特征在于，通過(guò)光刻和刻蝕工藝在所述襯底之上形成所述Ge鰭形結(jié)構(gòu)，其中，所述襯底表層為Ge材料。
7.如權(quán)利要求6所述的具有SiGeSn源漏的鰭式場(chǎng)效應(yīng)晶體管的形成方法，其特征在于，所述表層為Ge材料的襯底為Ge襯底、絕緣體上Ge襯底，或者具有Ge表面的Si襯底。
8.如權(quán)利要求1-3任一項(xiàng)所述的具有SiGeSn源漏的鰭式場(chǎng)效應(yīng)晶體管的形成方法，其特征在于，所述注入的方法包括離子注入。
9.如權(quán)利要求8所述的具有SiGeSn源漏的鰭式場(chǎng)效應(yīng)晶體管的形成方法，其特征在于，所述離子注入包括等離子體源離子注入和等離子體浸沒(méi)離子注入。
10.如權(quán)利要求1-3任一項(xiàng)所述的具有SiGeSn源漏的鰭式場(chǎng)效應(yīng)晶體管的形成方法，其特征在于，所述注入的方法包括磁控濺射。
11.如權(quán)利要求10所述的具有SiGeSn源漏的鰭式場(chǎng)效應(yīng)晶體管的形成方法，其特征在于，采用所述磁控濺射注入的過(guò)程中，在所述襯底上加載負(fù)偏壓。
12.如權(quán)利要求10或11所述的具有SiGeSn源漏的鰭式場(chǎng)效應(yīng)晶體管的形成方法，其特征在于，還包括，去除所述磁控派射在所述SiGeSn層之上形成的S1-Sn薄膜。
13.如權(quán)利要求12所述的具有SiGeSn源漏的鰭式場(chǎng)效應(yīng)晶體管的形成方法，其特征在于，利用對(duì)SiGeSn和S1-Sn具有高腐蝕選擇比的溶液清洗以去除所述S1-Sn薄膜。
14.如權(quán)利要求1-3任一項(xiàng)所述的具有SiGeSn源漏的鰭式場(chǎng)效應(yīng)晶體管的形成方法，其特征在于，所述注入的過(guò)程中對(duì)所述襯底加熱，加熱溫度為100-600°C。
15.如權(quán)利要求1-3任一項(xiàng)所述的具有SiGeSn源漏的鰭式場(chǎng)效應(yīng)晶體管的形成方法，其特征在于，還包括，在所述注入之后，對(duì)所述SiGeSn層退火，退火溫度為100-600°C。
16.如權(quán)利要求1-3任一項(xiàng)所述的具有SiGeSn源漏的鰭式場(chǎng)效應(yīng)晶體管的形成方法，其特征在于，所述SiGeSn層為應(yīng)變SiGeSn層。
17.如權(quán)利要求16所述的具有SiGeSn源漏的鰭式場(chǎng)效應(yīng)晶體管的形成方法，其特征在于，所述應(yīng)變SiGeSn層的厚度為0.5-100nm。
18.如權(quán)利要求16所述的具有SiGeSn源漏的鰭式場(chǎng)效應(yīng)晶體管的形成方法，其特征在于，所述應(yīng)變SiGeSn層中Sn的原子百分含量小于20%。
19.一種具有SiGeSn源漏的鰭式場(chǎng)效應(yīng)晶體管，其特征在于，包括: 襯底； 形成在襯底之上的Ge鰭形溝道區(qū)； 形成在所述Ge鰭形溝道區(qū)之上的柵堆疊結(jié)構(gòu)；以及 形成在所述Ge鰭形溝道區(qū)兩側(cè)的SiGe`Sn源和漏。
【文檔編號(hào)】H01L21/336GK103840004SQ201410063193
【公開(kāi)日】2014年6月4日 申請(qǐng)日期:2014年2月25日 優(yōu)先權(quán)日:2014年2月25日
【發(fā)明者】王敬, 肖磊, 趙梅, 梁仁榮, 許軍 申請(qǐng)人:清華大學(xué)