具有SiGeSn源漏的MOSFET及其形成方法
【專利摘要】本發(fā)明提出一種具有SiGeSn源漏的MOSFET及其形成方法。其中形成方法包括以下步驟：提供頂部具有Ge層的襯底；在襯底之上形成柵堆疊或假柵；在柵堆疊或假柵兩側形成源區(qū)和漏區(qū)的開口，在開口位置露出Ge層；向Ge層表層注入同時含有Si和Sn元素的原子、分子、離子或等離子體，在開口位置形成SiGeSn層。本發(fā)明的MOSFET的形成方法能夠形成具有SiGeSn源漏的場效應晶體管，其中SiGeSn源漏的厚度較薄、晶體質量較好，因此晶體管具有良好的電學性能，且本方法具有簡單易行、成本低的優(yōu)點。
【專利說明】具有SiGeSn源漏的MOSFET及其形成方法
【技術領域】
[0001]本發(fā)明涉及半導體制造領域，具體涉及一種具有SiGeSn源漏的MOSFET及其形成方法。
【背景技術】
[0002]隨著微電子技術的發(fā)展，器件尺寸的不斷縮小，Si材料較低的遷移率已成為制約器件性能的主要因素。為了不斷提升器件的性能，必須采用更高遷移率的溝道材料。目前研究的主要技術方案為:采用Ge或SiGe材料做PM0SFET器件的溝道材料，II1-V化合物半導體材料為NM0SFET器件的溝道材料。Ge具有四倍于Si的空穴遷移率，隨著研究的不斷深入，Ge溝道MOSFET中的技術難點逐一被攻克。在Ge或SiGe的MOSFET器件中，為了在Ge或SiGe溝道中弓I入單軸壓應變，可以在源漏區(qū)域填充應變Ge1 _ xSnx (GeSn)合金，這樣通過源漏的應變GeSn可以在溝道中引入單軸壓應變，大幅度提升Ge或SiGe溝道的性能，當溝道長度在納米尺度時，其性能提升尤為明顯。與Ge相兼容的GeSn合金是一種IV族半導體材料，且與硅的互補金屬氧化物半導體(CMOS)工藝具有良好的兼容性。
[0003]然而，直接生長高質量高Sn含量的GeSn合金非常困難。首先，Sn在Ge中的平衡固溶度小于1% (約為0.3%);其次，Sn的表面能比Ge小，非常容易發(fā)生表面分凝；再次，Ge和α -Sn具有很大的晶格失配(14.7%)。為了抑制Sn的表面分凝，提高Sn的含量，可在材料生長時摻入一定量的Si，形成SiGeSn層。Si的晶格常數比Ge小，而Sn的晶格常數比Ge大，通過在GeSn合金中摻入Si,可以提高GeSn合金的穩(wěn)定性。
[0004]在生長SiGeSn材料時，通常采用的方法為分子束外延(ΜΒΕ)。其中，現有的MBE工藝生長SiGeSn材料的過程為:先在襯底上外延生長一層SiGe緩沖層，再外延SiGeSn薄膜。該方法可得到晶體質量較好的SiGeSn薄膜，但設備昂貴，生長過程較為費時，成本較高，在大規(guī)模生產中將受到一定限制。也有人采用化學氣相淀積(CVD)工藝生長SiGeSn薄膜，但制得的SiGeSn薄膜質量較差，熱穩(wěn)定性不佳，Sn易分凝，也不適用于半導體器件。并且，在MOSFET結構中，一般需要采用選區(qū)形成的方法在源漏區(qū)形成SiGeSn，理論上可以采用化學氣相淀積來選擇性生長SiGeSn薄膜，而目前該方法在非選擇性生長SiGeSn合金時的熱穩(wěn)定性不佳，Sn易分凝，其選擇性生長工藝尚不成熟，成本也較高。

【發(fā)明內容】

[0005]本發(fā)明旨在至少在一定程度上解決上述MOSFET源漏中難以形成質量好的SiGeSn薄膜、生產成本高的問題。為此，本發(fā)明的目的在于提出一種簡單易行且成本低的具有SiGeSn源漏的場效應晶體管及其形成方法。
[0006]為實現上述目的，根據本發(fā)明實施例的具有SiGeSn源漏的MOSFET的形成方法可以包括以下步驟:提供頂部具有Ge層的襯底；在所述襯底之上形成柵堆疊或假柵；在所述柵堆疊或假柵兩側形成源區(qū)和漏區(qū)的開口，在所述開口位置露出所述Ge層；向所述Ge層表層注入同時含有Si和Sn元素的原子、分子、離子或等離子體，在所述開口位置形成SiGeSn層。
[0007]根據本發(fā)明實施例的形成方法能夠形成具有SiGeSn源漏的場效應晶體管，其中SiGeSn源漏的厚度較薄、晶體質量較好，因此晶體管具有良好的電學性能，且本方法具有簡單易行、成本低的優(yōu)點。
[0008]可選地，根據本發(fā)明實施例的具有SiGeSn源漏的MOSFET的形成方法還具有如下技術特征:
[0009]在本發(fā)明的一個示例中，還包括:在形成所述源區(qū)和漏區(qū)的開口之前，在所述柵堆疊或假柵兩側形成柵側墻。
[0010]在本發(fā)明的一個示例中，還包括:在形成所述SiGeSn層之后，去除所述假柵，在所述假柵區(qū)域形成柵堆疊。
[0011]在本發(fā)明的一個示例中，所述注入的方法包括離子注入。
[0012]在本發(fā)明的一個示例中，所述離子注入包括等離子體源離子注入和等離子體浸沒離子注入。
[0013]在本發(fā)明的一個示例中，所述注入的方法包括磁控濺射。
[0014]在本發(fā)明的一個示例中，在利用所述磁控濺射注入的過程中，在所述襯底上加載負偏壓。
[0015]在本發(fā)明的一個示例中，還包括:去除所述磁控濺射在所述SiGeSn層之上形成的S1-Sn薄膜。
[0016]在本發(fā)明的一個示例中，利用對SiGeSn和S1-Sn具有高腐蝕選擇比的溶液清洗以去除所述S1-Sn薄膜。
[0017]在本發(fā)明的一個示例中，所述注入的過程中對所述襯底加熱，加熱溫度為100-600。。。
[0018]在本發(fā)明的一個示例中，還包括:在所述注入之后，對SiGeSn層退火，退火溫度為100-600。。。
[0019]在本發(fā)明的一個示例中，所述SiGeSn層為應變SiGeSn層。
[0020]在本發(fā)明的一個示例中，所述應變SiGeSn層的厚度為0.5-lOOnm。
[0021]在本發(fā)明的一個不例中，所述應變SiGeSn層中Sn的原子百分含量小于20%。
[0022]在本發(fā)明的一個示例中,所述頂部具有Ge層的襯底包括:純Ge襯底、絕緣體上Ge襯底、具有Ge表面的Si襯底。
[0023]為實現上述目的，根據本發(fā)明實施例的具有SiGeSn源漏的M0SFET，包括:襯底；形成在襯底的頂部的Ge溝道；形成在所述Ge溝道兩側的SiGeSn源漏；以及形成在所述Ge溝道之上的柵堆疊結構。
[0024]根據本發(fā)明實施例的具有SiGeSn源漏的M0SFET，具有電學性能好的優(yōu)點。
[0025]本發(fā)明的附加方面和優(yōu)點將在下面的描述中部分給出，部分將從下面的描述中變得明顯，或通過本發(fā)明的實踐了解到。
【專利附圖】

【附圖說明】
[0026]本發(fā)明的上述和/或附加的方面和優(yōu)點從結合下面附圖對實施例的描述中將變得明顯和容易理解，其中:[0027]圖1是本發(fā)明第一實施例的具有SiGeSn源漏的MOSFET的形成方法的流程圖；
[0028]圖2 Ca)至圖2 Cd)是圖1所示的形成方法的具體過程示意圖；
[0029]圖3是本發(fā)明第二實施例的具有SiGeSn源漏的MOSFET的形成方法的流程圖；
[0030]圖4 Ca)至圖4 Ce)是圖3所示的形成方法的具體過程示意圖。
【具體實施方式】
[0031]下面詳細描述本發(fā)明的實施例，所述實施例的示例在附圖中示出，其中自始至終相同或類似的標號表示相同或類似的元件或具有相同或類似功能的元件。下面通過參考附圖描述的實施例是示例性的，旨在用于解釋本發(fā)明，而不能理解為對本發(fā)明的限制。
[0032]在本發(fā)明中，除非另有明確的規(guī)定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接觸，也可以包括第一和第二特征不是直接接觸而是通過它們之間的另外的特征接觸。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或僅僅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或僅僅表示第一特征水平高度小于第二特征。
[0033]根據本發(fā)明第一實施例的具有SiGeSn源漏的MOSFET的形成方法采用先柵工藝，如圖1所示，可以包括如下步驟:
[0034]Sll.提供頂部具有Ge層的襯底。
[0035]具體地，提供襯底10，該襯底10可以是純Ge襯底、絕緣體上Ge片(Ge-On-1nsulator, GeOI)、具有Ge表面的Si襯底(包括表面局部區(qū)域為Ge的Si襯底)等等，參考圖2(a)。對于表面局部區(qū)域為Ge的Si襯底，在本發(fā)明的一個實施例中，可以通過選擇性外延工藝在Si襯底之上局部區(qū)域外延形成Ge層；在本發(fā)明的另一個實施例中，可以在具有Ge表面的Si襯底上通過光刻和刻蝕工藝形成表面局部區(qū)域為Ge的Si襯底。
[0036]S12.在襯底之上形成柵堆疊。
[0037]具體地，在襯底10之上依次沉積柵介質材料和柵極材料，通過光刻和刻蝕工藝形成圖形化的、包括柵介質層20a和柵極層20b的柵堆疊20。參考圖2 (b)。
[0038]S13.在柵堆疊兩側形成源區(qū)和漏區(qū)的開口，在開口位置露出Ge層。
[0039]具體地，可進一步在柵堆疊20兩側形成柵側墻30，以限定出開口 40。該柵側墻30可起到降低器件漏電的作用。具體過程為:在上述步驟之后，先沉積柵側墻所需的介質材料，然后通過合適的干法刻蝕工藝，在圖形化的柵堆疊兩側形成柵側墻30，同時在源區(qū)和漏區(qū)的上方形成開口 40，在開口位置露出Ge層。參考圖2 (C)。
[0040]S14.向Ge層表層注入同時含有Si和Sn元素的原子、分子、離子或等離子體，以在開口位置形成SiGeSn層。
[0041]具體地，向Ge層表層注入同時含有Si和Sn元素的原子、分子、離子或等離子體，將開口 40處暴露出的Ge層的表層或全部Ge層轉變?yōu)槟繕薙iGeSn層50。該SiGeSn層50可以用作MOSFET的源漏區(qū)。至此，形成了具有SiGeSn源漏區(qū)的M0SFET。參考圖2 (d)。
[0042]根據本發(fā)明第一實施例的MOSFET的形成方法，能夠形成具有SiGeSn源漏的場效應晶體管，其中SiGeSn源漏的厚度較薄、晶體質量較好，因此晶體管具有良好的電學性能，且本方法具有簡單易行、成本低的優(yōu)點。[0043]根據本發(fā)明第二實施例的具有SiGeSn源漏的MOSFET的形成方法采用后柵工藝，如圖3所示，可以包括如下步驟:
[0044]S21.提供頂部具有Ge層的襯底。
[0045]具體地，提供襯底10，該襯底10可以是純Ge襯底、絕緣體上Ge片(Ge~Qn-1nsulator，GeOI)、具有Ge表面的Si襯底(包括表面局部區(qū)域為Ge的Si襯底)等等，參考圖4 (a)。對于表面局部區(qū)域為Ge的Si襯底，在本發(fā)明的一個實施例中，可以通過選擇性外延工藝在Si襯底之上局部區(qū)域外延形成Ge層；在本發(fā)明的另一個實施例中，可以在具有Ge表面的Si襯底上通過光刻和刻蝕工藝形成表面局部區(qū)域為Ge的Si襯底。
[0046]S22.在襯底之上形成假柵。
[0047]具體地，在襯底10的預設溝道的區(qū)域之上形成假柵60。參考圖4 (b)。
[0048]S23.在假柵兩側形成源區(qū)和漏區(qū)的開口，在開口位置露出Ge層。
[0049]具體地，可進一步在假柵60兩側形成柵側墻30，以限定出源區(qū)和漏區(qū)的開口 40。該柵側墻30可起到降低器件漏電的作用。具體過程為:在上述步驟之后，先沉積柵側墻所需的介質材料，然后通過合適的干法刻蝕工藝，在圖形化的假柵60兩側形成柵側墻30，同時在源區(qū)和漏區(qū)的上方形成開口 40，并在開口位置露出Ge層。參考圖4 (C)。
[0050]S24.向Ge層表層注入同時含有Si和Sn元素的原子、分子、離子或等離子體，以在開口位置形成SiGeSn層。
[0051]具體地，向Ge層表層注入同時含有Si和Sn元素的原子、分子、離子或等離子體，將開口 40處暴露出的Ge層的表層或全部Ge層轉變?yōu)槟繕薙iGeSn層50。該SiGeSn層50可以用作MOSFET的源漏區(qū)。參考圖4 (d)。
[0052]S25.去除假柵，在假柵區(qū)域形成柵堆疊。
[0053]具體地，可以通過濕化學腐蝕或者干法刻蝕和濕化學腐蝕相結合去除假柵60，并依次沉積柵介質材料和柵極材料，然后通過光刻和刻蝕工藝，以形成圖形化的、包括柵介質層20a和柵極層20b的柵堆疊20。至此，形成了具有SiGeSn源漏區(qū)的M0SFET。參考圖4(e)。
[0054]根據本發(fā)明第二實施例的MOSFET的形成方法，同樣能夠形成具有SiGeSn源漏的場效應晶體管，其中SiGeSn源漏的厚度較薄、晶體質量較好，因此晶體管具有良好的電學性能，本方法具有簡單易行、成本低的優(yōu)點。
[0055]根據本發(fā)明上述兩個實施例的MOSFET的形成方法中，通過利用注入工藝對原有的Ge層進行表面改性。即將同時含有Si和Sn元素的原子、分子、離子或等離子體注入到原有的Ge層中，通過控制合適的溫度和注入劑量，使注入的Sn元素不明顯擴散，就可以使得晶格中的Sn原子不會聚集形成Sn的沉淀物，保持SiGeSn合金的亞穩(wěn)態(tài)而不發(fā)生分凝，這樣可以得到厚度較薄、質量較好的SiGeSn層，具有簡單易行、成本低的優(yōu)點。而已有的SiGeSn形成方法中，MBE方法需要昂貴的設備且需要超高真空，工藝復雜且成本高；CVD方法還不完全成熟，因為生長溫度高，所以處于亞穩(wěn)態(tài)的SiGeSn經常發(fā)生Sn元素的分凝，從而影響SiGeSn層的晶體質量，且其設備和氣源較為昂貴，因而成本也較高。
[0056]需要說明的是，在注入工藝過程中，原有的Ge層可以僅有表層部分變化為SiGeSn層，也可以全部變化為SiGeSn層。具體地，當MOSFET的源漏需要形成較厚的SiGeSn層時，可以注入同時含有Si和Sn元素的離子或等離子體。離子和等離子體能量高，可以注入達到一定深度。當MOSFET的源漏需要形成較薄的SiGeSn層時,不僅注入離子或等離子體可以形成SiGeSn層，注入Sn原子或同時含有Si和Sn元素的分子也可以形成SiGeSn層。
[0057]在本發(fā)明的一個示例中，注入的方法可以采用離子注入，S卩:將具有一定能量的、同時含有Si和Sn元素的離子束(包括Sn/Si離子或含Sn/Si元素的等離子體)入射到Ge層中去，并停留在Ge層中，使Ge層部分或全部轉換為SiGeSn合金。通過改變離子束的能量來改變注入的深度，離子束能量越高，則注入越深。在注入過程中，可以采用變化的電壓來獲得變化的離子束能量，從而使Si和Sn元素在一定范圍內較為均勻地分布。具體地，除常規(guī)的離子注入外，離子注入還包括等離子體源離子注入和等離子體浸沒離子注入，即等離子體基離子注入。在等離子體基離子注入時，Ge層湮沒在同時含有Si和Sn元素的等離子體中，含Sn/Si元素的正離子在電場作用下被加速，射向Ge層表面并注入到Ge層中。通過等離子體基離子注入，可以很容易達到很高的注入劑量，即很容易獲得1%?20%的Sn含量的SiGeSn層，生產效率很高，成本也很低，且受表面形狀的影響小，即非平面的Ge表面也可以實現均勻地注入。離子注入可以形成較厚的SiGeSn層，注入能量越高，SiGeSn層越厚。優(yōu)選地，SiGeSn層的厚度為0.5-100nm。
[0058]在本發(fā)明的一個示例中，注入的方法可以采用磁控濺射。磁控濺射時，Ar離子在電場作用下加速飛向陰極S1-Sn復合靶，并以高能量轟擊靶表面，使靶材發(fā)生濺射。濺射粒子主要是原子，還有少量離子。通過調整電場電壓，真空度等工藝參數，使濺射粒子具有較高的能量，并以較高的速度射向Ge層，部分粒子可以注入到Ge層中并形成亞穩(wěn)態(tài)的SiGeSn合金?？蛇x地，在利用磁控濺射向Ge層注入的過程中，在襯底上加載負偏壓，比如-40?-120V，這樣可以使濺射出的部分粒子具有更高能量，有利于粒子注入到Ge表層的更深處，例如可以深至若干納米。需要說明的是，由于磁控濺射時濺射出的材料較多，通常會在形成SiGeSn層之后進一步形成S1-Sn薄膜。因此在磁控濺射之后，還需要去除磁控濺射在SiGeSn層之上形成的S1-Sn薄膜。例如，可以利用對SiGeSn和S1-Sn具有高腐蝕選擇比的溶液清洗以去除S1-Sn薄膜以及露出SiGeSn層。常見的清洗溶液包括稀鹽酸、稀硫酸、稀硝酸。清洗后保留下來的SiGeSn層的厚度為0.5_20nm，優(yōu)選地，該SiGeSn層厚度為0.5_10nmo
[0059]在本發(fā)明的一個示例中，在注入工藝中加熱溫度可控制在100-600°C之間，優(yōu)選150-450°C。在該溫度范圍下得到的薄膜質量更好。溫度過低，注入帶來的損傷不能修復，SiGeSn層的質量較差；溫度過高，將使得SiGeSn層中的Sn擴散嚴重，而Sn在Ge中的固溶度很低(平衡態(tài)下為原子百分比0.3%)，SiGeSn層中的Sn容易析出形成Sn沉淀物。
[0060]在本發(fā)明的一個示例中，在形成SiGeSn層之后還可以通過退火處理來強化該SiGeSn層。退火的溫度范圍為100-600°C，優(yōu)選150_450°C。溫度過低，注入帶來的損傷不能修復，SiGeSn層的質量較差；溫度過高，將使得SiGeSn層中的Sn擴散嚴重，而Sn在Ge中的固溶度很低，SiGeSn中的Sn容易析出形成Sn沉淀物。需要指出的是，如果采用先柵工藝，其中的柵介質可能不能承受450°C以上的高溫，此時，注入工藝中的加熱溫度和退火處理溫度可以控制在400°C以下。
[0061]在本發(fā)明的一個示例中，SiGeSn層為應變SiGeSn層。應變SiGeSn層的厚度為
0.5-100nm。優(yōu)選為10_40nm。應變SiGeSn層中Sn的原子百分含量小于20%。需要說明的是，完全應變的SiGeSn層中Sn含量越高，其應變度越大，相應地其厚度應降低到弛豫的臨界厚度以下，才能保持完全應變。應變SiGeSn層中Sn含量越高，則其臨界厚度越薄。當Si含量20%、Sn含量為15%時，Ge上完全應變的SiGeSn薄膜的應變度約為1.5%，此時應變SiGeSn層的臨界厚度約30nm，亦即此時MOSFET源漏區(qū)的SiGeSn厚度不宜超過30nm ;而當Si含量20%、Sn含量為10%時，其應變度約0.8%，其臨界厚度可以達到IOOnm以上，說明此時MOSFET源漏區(qū)的SiGeSn厚度可以達到IOOnm而SiGeSn層仍保持完全應變。
[0062]需要進一步說明的是，當SiGeSn層為應變SiGeSn層時，注入工藝中加熱溫度和退火工藝中退火溫度的高低需要與應變SiGeSn層的材料性質匹配。例如常見MOSFET半導體器件中需要10-15%Sn含量的應變SiGeSn層，通過加入Si，10-15%的SiGeSn層在450°C下基本是穩(wěn)定的，所以該Sn含量下上述注入工藝中襯底溫度和退火工藝中退火溫度需要不超過450°C。
[0063]本發(fā)明還提出了一種具有SiGeSn源漏的M0SFET，由上述公開的任一種方法形成，包括:襯底；形成在襯底的頂部的Ge溝道；形成在Ge溝道兩側的SiGeSn源漏；以及形成在Ge溝道之上的柵堆疊結構。該具有SiGeSn源漏的M0SFET，具有電學性能好的優(yōu)點。
[0064]為使本領域技術人員更好地理解本發(fā)明，闡述具體實施例如下:
[0065]首先，準備絕緣體上Ge襯底，并依次采用丙酮、無水乙醇、去離子水及氫氟酸清洗備用。
[0066]其次，在襯底依此沉積柵介質材料HfO2和柵極材料TaN/TiAl/TiN，然后通過光刻和刻蝕工藝，得到了圖形化的Hf02/TaN/TiAl/TiN柵堆疊，并在源區(qū)和漏區(qū)上方形成開口。
[0067]然后，沉積柵側墻材料，可以用氮化硅作為柵側墻材料，通過干法刻蝕工藝，在柵堆疊兩側形成柵側墻，并在源區(qū)和漏區(qū)上方形成開口，在開口位置露出Ge層。此時的開口尺寸比沒有柵側墻時的開口尺寸要小。
[0068]接著，采用等離子體浸沒離子注入工藝，向襯底中注入同時含有Si和Sn元素的等離子體，此時襯底加熱溫度為100-200°C，注入電壓為10-25KeV，Si和Sn的注入劑量分別約為I X IO1Vcm2和8 X IO1Vcm20注入完成后，即在Ge層表層形成了 15_30nm厚的應變SiGeSn層，Sn含量約為15%。對離子注入完成的襯底進行退火處理，退火溫度為200-300°C，以進一步強化SiGeSn層。
[0069]此時，獲得了源區(qū)和漏區(qū)為SiGeSn材料的MOSFET器件。
[0070]在本說明書的描述中，參考術語“一個實施例”、“一些實施例”、“示例”、“具體示例”、或“一些示例”等的描述意指結合該實施例或示例描述的具體特征、結構、材料或者特點包含于本發(fā)明的至少一個實施例或示例中。在本說明書中，對上述術語的示意性表述不一定指的是相同的實施例或示例。而且，描述的具體特征、結構、材料或者特點可以在任何的一個或多個實施例或示例中以合適的方式結合。
[0071]盡管上面已經示出和描述了本發(fā)明的實施例，可以理解的是，上述實施例是示例性的，不能理解為對本發(fā)明的限制，本領域的普通技術人員在不脫離本發(fā)明的原理和宗旨的情況下在本發(fā)明的范圍內可以對上述實施例進行變化、修改、替換和變型。
【權利要求】
1.一種具有SiGeSn源漏的MOSFET的形成方法，其特征在于，包括以下步驟: 提供頂部具有Ge層的襯底； 在所述襯底之上形成柵堆疊或假柵； 在所述柵堆疊或假柵兩側形成源區(qū)和漏區(qū)的開口，在所述開口位置露出所述Ge層；向所述Ge層表層注入同時含有Si和Sn元素的原子、分子、離子或等離子體，在所述開口位置形成SiGeSn層。
2.如權利要求1所述的具有SiGeSn源漏的MOSFET的形成方法，其特征在于，還包括: 在形成所述源區(qū)和漏區(qū)的開口之前，在所述柵堆疊或假柵兩側形成柵側墻。
3.如權利要求1或2所述的具有SiGeSn源漏的MOSFET的形成方法，其特征在于，還包括: 在形成所述SiGeSn層之后，去除所述假柵，在所述假柵區(qū)域形成柵堆疊。
4.如權利要求1-3任一項所述的具有SiGeSn源漏的MOSFET的形成方法，其特征在于，所述注入的方法包括離子注入。
5.如權利要求4所述的具有SiGeSn源漏的MOSFET的形成方法，其特征在于，所述離子注入包括等離子體源離子注入和等離子體浸沒離子注入。
6.如權利要求1-3任一項所述的具有SiGeSn源漏的MOSFET的形成方法，其特征在于，所述注入的方法包括磁控濺射。
7.如權利要求6所述的具有SiGeSn源漏的MOSFET的形成方法，其特征在于，在利用所述磁控濺射注入的過程中，在所述襯底上加載負偏壓。
8.如權利要求6或7所述的具有SiGeSn源漏的MOSFET的形成方法，其特征在于，還包括:去除所述磁控濺射在所述SiGeSn層之上形成的S1-Sn薄膜。
9.如權利要求8所述的具有SiGeSn源漏的MOSFET的形成方法，其特征在于，利用對SiGeSn和S1-Sn具有高腐蝕選擇比的溶液清洗以去除所述S1-Sn薄膜。
10.如權利要求1所述的具有SiGeSn源漏的MOSFET的形成方法，其特征在于，所述注入的過程中對所述襯底加熱，加熱溫度為100-600°C。
11.如權利要求1所述的具有SiGeSn源漏的MOSFET的形成方法，其特征在于，還包括:在所述注入之后，對SiGeSn層退火，退火溫度為100-600°C。
12.如權利要求1所述的具有SiGeSn源漏的MOSFET的形成方法，其特征在于，所述SiGeSn層為應變SiGeSn層。
13.如權利要求12所述的具有SiGeSn源漏的MOSFET的形成方法，其特征在于，所述應變SiGeSn層的厚度為0.5-100nm。
14.如權利要求12所述的具有SiGeSn源漏的MOSFET的形成方法，其特征在于，所述應變SiGeSn層中Sn的原子百分含量小于20%。
15.如權利要求1-14任一項所述的具有SiGeSn源漏的MOSFET的形成方法，其特征在于，所述頂部具有Ge層的襯底包括:純Ge襯底、絕緣體上Ge襯底、具有Ge表面的Si襯底。
16.一種具有SiGeSn源漏的M0SFET，其特征在于，包括: 襯底； 形成在襯底的頂部的Ge溝道； 形成在所述Ge溝道兩側的SiGeSn源漏；以及 形成在所述Ge溝道之上的柵堆疊結構。
【文檔編號】H01L29/78GK103839980SQ201410063185
【公開日】2014年6月4日 申請日期:2014年2月25日 優(yōu)先權日:2014年2月25日
【發(fā)明者】王敬, 肖磊, 趙梅, 梁仁榮, 許軍 申請人:清華大學