半導體裝置制造方法
半導體裝置制造方法
【專利摘要】一種半導體裝置，具備第1導電型的第1基底層。第2導電型的第2基底層設(shè)在第1基底層上。第1導電型的第1半導體層設(shè)在第2基底層的與上述第1基底層相反的一側(cè)。第2導電型的第2半導體層設(shè)在第1基底層的與第2基底層相反的一側(cè)。多個第1電極隔著第1絕緣膜設(shè)在第1半導體層及第2基底層中。第2電極在相鄰的第1電極之間、隔著第2絕緣膜設(shè)在第1半導體層及第2半導體層中。第2電極側(cè)的第1基底層的電阻比柵極電極側(cè)的第1基底層的電阻低。
【專利說明】半導體裝置
[0001]相關(guān)申請
[0002]本申請享受以日本專利申請2013 — 188304號(申請日:2013年9月11日)為基礎(chǔ)申請的優(yōu)先權(quán)。本申請通過參照該基礎(chǔ)申請而包括基礎(chǔ)申請的全部內(nèi)容。
【技術(shù)領(lǐng)域】
[0003]本發(fā)明的實施方式涉及半導體裝置。
【背景技術(shù)】
[0004]以往，為了降低 IGBT (Insulated Gate Bipolar Transistor,絕緣柵雙極型晶體管)的開啟電壓而考慮提高η型基底層與ρ型基底層之間的η型阻擋層的雜質(zhì)濃度。如果提高η型阻擋層的雜質(zhì)濃度，則η型阻擋層的勢壘變大，蓄積在η型基底層中的空穴變多，所以IGBT的開啟電壓降低。
[0005]但是，如果提高η型阻擋層的雜質(zhì)濃度，則被沿著MOS溝道的電子電流拉近而蓄積到溝槽型柵極的周圍的空穴增多。如果蓄積到溝槽型柵極的周圍的空穴變多，則在溝槽型柵極中被激發(fā)出負的電荷，溝槽型柵極的柵極輸入電容變小(負性電容化)。這樣，在溝槽型柵極的柵極輸入電容出現(xiàn)負性電容化時，柵極電極的電位上升，在IGBT中流過過大的電流，有IGBT在發(fā)射極與集電極之間引起短路破壞的問題。
【發(fā)明內(nèi)容】
[0006]本發(fā)明的實施方式提供一種能夠抑制發(fā)射極與集電極之間的短路破壞的半導體
>J-U ρ?α裝直。
[0007]本技術(shù)方案的半導體裝置具備第I導電型的第I基底層。第2導電型的第2基底層設(shè)在第I基底層上。第I導電型的第I半導體層設(shè)在第2基底層的與上述第I基底層相反的一側(cè)。第2導電型的第2半導體層設(shè)在第I基底層的與第2基底層相反的一側(cè)。多個第I電極隔著第I絕緣膜設(shè)在第I半導體層及第2基底層中。第2電極在相鄰的第I電極之間，隔著第2絕緣膜設(shè)在第I半導體層及第2半導體層中。第2電極側(cè)的第I基底層的電阻比柵極電極側(cè)的第I基底層的電阻低。
【專利附圖】
【附圖說明】
[0008]圖1是表示遵循第I實施方式的IGBT100的結(jié)構(gòu)的一例的剖視圖。
[0009]圖2是沿著圖1的2 — 2線的部分的俯視圖。
[0010]圖3是表示遵循第2實施方式的IGBT200的結(jié)構(gòu)的一例的剖視圖。
[0011]圖4是表示遵循第3實施方式的IGBT300的結(jié)構(gòu)的一例的剖視圖。
【具體實施方式】
[0012]以下，參照【專利附圖】
【附圖說明】本發(fā)明的實施方式。另外，本發(fā)明并不限定于實施方式。
[0013]在以下的實施方式中，半導體裝置的上下方向為了方便而表示相對方向，有與遵循重力加速度的上下方向不同的情況。
[0014](第I實施方式)
[0015]圖1是表示遵循第I實施方式的IGBT100的結(jié)構(gòu)的一例的剖視圖。IGBT100具備η 一型的第I基底層10、η+型的第I阻擋層15、ρ型的第2基底層20、ρ+型的電荷抽取層30、η+型的發(fā)射極層40、發(fā)射極電極50、第I絕緣膜60(以后，稱作柵極絕緣膜60)、第2絕緣膜65、第I電極70 (以后，稱作柵極電極70)、第2電極75、η+型的第2阻擋層80、ρ+型的集電極層90和集電極電極95。
[0016]第I基底層(以下，稱作η基底層)10是載流子(電子或空穴)漂移的半導體層。在η基底層10之上設(shè)有第I阻擋層15。第I阻擋層15為了提高IE (Inject1n Enhanced,注入增強)效應、使開啟電壓降低而設(shè)置。在第I阻擋層15上設(shè)有第2基底層(以下，稱作P基底層)20。當IGBT100動作時，在ρ基底層20上形成溝道區(qū)域。在ρ基底層20內(nèi)設(shè)有電荷抽取層30。電荷抽取層30為了將在η基底層10中漂移移動來的空穴向發(fā)射極電極50抽取而設(shè)置。在P基底層20及電荷抽取層30上，設(shè)有作為第I半導體層的發(fā)射極層40。
[0017]在相互鄰接的發(fā)射極層40間設(shè)有柵極電極70或第2電極75。柵極電極70及第2電極75從發(fā)射極層40的表面延伸到η基底層10。柵極電極70隔著柵極絕緣膜60而面向發(fā)射極層40、ρ基底層20及η基底層10。第2電極75隔著第2絕緣膜65而面向發(fā)射極層40、ρ基底層20及η基底層10。
[0018]進而，在發(fā)射極層40及第2電極75上設(shè)有發(fā)射極電極50，以使其與發(fā)射極層40及第2電極75電連接。在本實施方式中，從發(fā)射極電極50及發(fā)射極層40供給電子。在柵極電極70上設(shè)有層間絕緣膜ILD(Inter LayerDielectric,層間電介質(zhì))。由此,將柵極電極70與發(fā)射極電極50絕緣。此外，電荷抽取層30對于圖1的紙面在垂直方向(柵極電極70的延伸方向)上直接連接在發(fā)射極電極50上。
[0019]圖2是沿著圖1的2 — 2線的部分的俯視圖。在圖2中表示電荷抽取層30及發(fā)射極層40的上表面。如圖2所示，電荷抽取層30及發(fā)射極層40在柵極電極70的延伸方向上交替地出現(xiàn)在表面上。由此，電荷抽取層30及發(fā)射極層40在柵極電極70的延伸方向上交替地接觸在發(fā)射極電極50上。
[0020]再次參照圖1，在η基底層10的與阻擋層15相反的一側(cè)，設(shè)有第2阻擋層80。在第2阻擋層80之下設(shè)有作為第2半導體層的集電極層90。第2阻擋層80是場截止層。場截止層是為了抑制當IGBT100從開啟狀態(tài)向關(guān)閉狀態(tài)轉(zhuǎn)移時、從ρ基底層20與阻擋層15的ρη結(jié)延伸的空乏層到達P+集電極層90而設(shè)置的。在集電極層90之下設(shè)有集電極電極95，以使其與集電極層90電連接。在本實施方式中，從集電極電極95及集電極層90供給空穴。
[0021]在發(fā)射極層40、ρ基底層20及第I阻擋層15的兩側(cè)設(shè)有第I溝槽TRl及第2溝槽TR2。溝槽TRl、TR2設(shè)在從發(fā)射極層40經(jīng)由ρ基底層20、第I阻擋層15而達到η基底層10的位置(深度)。換言之，溝槽TR1、TR2的一端位于發(fā)射極層40，溝槽TR1、TR2的另一端設(shè)在η基底層10中。
[0022]在溝槽TRl的內(nèi)側(cè)設(shè)有柵極絕緣膜60。進而，柵極電極70經(jīng)由柵極絕緣膜60被埋入在溝槽TRl內(nèi)。柵極電極70與溝槽TRl都對于圖1的紙面在垂直方向上延伸。換言之，柵極電極70隔著柵極絕緣膜60設(shè)在發(fā)射極層40及ρ基底層20中。
[0023]在溝槽TR2的內(nèi)側(cè)設(shè)有第2絕緣膜65。進而，第2電極75隔著第2絕緣膜65埋入在溝槽TR2內(nèi)。如圖2所示，第2電極75也與溝槽TR2 —起在圖1的紙面的垂直方向上延伸。換言之，第2電極75隔著第2絕緣膜65設(shè)在發(fā)射極層40及ρ基底層20中。
[0024]溝槽TRl及TR2在相對于它們的延伸方向大致正交的方向Dl上交替地配置。柵極電極70及第2電極75也在Dl方向上交替地配置。因而，如圖1所示，第2電極75對置于柵極電極70的兩側(cè)而設(shè)置。在IGBT100的動作時，在柵極電極70上施加電壓(例如正電壓)，而第2電極75被維持為與發(fā)射極電極50大致同電位。S卩，第2電極75由于作為發(fā)射極電位電極發(fā)揮功能，所以也可以改稱作第2發(fā)射極電極。另外，所謂大致同電位，不僅是電位差為零的情況，也包括被施加實質(zhì)上相等的電壓的情況。
[0025]η基底層10、ρ基底層20、電荷抽取層30、第I及第2阻擋層15、80、發(fā)射極層40、集電極層90例如使用硅形成。柵極絕緣膜60、第2絕緣膜65及層間絕緣膜ILD例如使用硅氧化膜或硅氮化膜等絕緣膜形成。柵極電極70及第2電極75例如使用摻雜的多晶硅等形成。進而，發(fā)射極電極50及集電極電極95例如使用鋁、AlS1、鈦、鎢等低電阻金屬形成。
[0026]接著，簡單地說明IGBT100的動作。為了使IGBT100成為開啟狀態(tài)，對柵極電極70施加電壓(例如正電壓)，在P基底層20中形成溝道。并且，對集電極電極95施加比發(fā)射極電極50高的電壓(額定電壓)。由此，在集電極一發(fā)射極間流過電流。此時，空穴被從集電極層90注入，電子被從發(fā)射極層40注入。首先，電子從發(fā)射極電極50經(jīng)過ρ基底層20的溝道區(qū)域向η基底層10注入，電子到達集電極層90。然后，空穴在η基底層10中漂移后，經(jīng)由第I阻擋層15及ρ基底層20被從電荷抽取層30及發(fā)射極層40排出。此時，空穴的多數(shù)在柵極電極70側(cè)的η基底層10及第2電極75側(cè)的η基底層10中漂移。另外，第2電極75由于被維持為發(fā)射極電壓，所以如果對集電極電極95施加額定電壓，則在第2電極75側(cè)的η基底層10中形成ρ溝道?？昭ㄒ苍谠摝褱系乐衅?，而被從電荷抽取層30排出。
[0027]這里，在本實施方式中，IGBT100形成為，當為開啟狀態(tài)時，第2電極75側(cè)的η基底層10的電阻變得比柵極電極70側(cè)的η基底層10的電阻低。例如，在本實施方式中，第2絕緣膜65形成得比柵極絕緣膜60薄。由此，第2電極75側(cè)的η基底層10中的ρ溝道的閾值電壓變低，容易在第2電極75側(cè)的η基底層10中形成ρ溝道。由此，當使IGBT100為開啟狀態(tài)時，第2電極75側(cè)的η基底層10的電阻下降，空穴較多地流到第2電極75側(cè)的η基底層10中。
[0028]若和第2絕緣膜65的膜厚與柵極絕緣膜60的膜厚相等的情況相比，則本實施方式中，在η基底層10內(nèi)向第2電極75側(cè)流動的空穴量變多。即，在η基底層10內(nèi)，向第2電極75側(cè)流動的空穴量相對于向柵極電極70側(cè)流動的空穴量的比例(以下，也稱作第2電極75的空穴量比率)在本實施方式中變得比第2絕緣膜65的膜厚與柵極絕緣膜60的膜厚相等的情況大。
[0029]假如向柵極電極70側(cè)流動的空穴量較多(第2電極75的空穴量比率較低)，則如上述那樣，柵極電極的正電荷減少且柵極電極的電位上升。
[0030]此時，柵極電荷(Qg)相對于柵極電壓(Vg)的變化的斜率(dQg/dVg)變負。這被稱作所謂的負性電容，使流到IGBT中的電流增大,使IGBT的集電極與發(fā)射極之間短路破壞。
[0031]相對于此，根據(jù)本實施方式，使第2絕緣膜65的膜厚變得比柵極絕緣膜60的膜厚薄。由此，當使IGBT100動作為開啟狀態(tài)時，使第2電極75側(cè)的η基底層10及第I阻擋層15的電阻比柵極電極70側(cè)的η基底層10及第I阻擋層15的電阻低。由此，使第2電極75的空穴量比率上升，使在η基底層10內(nèi)向柵極電極70側(cè)流動的空穴量降低。通過使向柵極電極70側(cè)流動的空穴量降低，能夠抑制IGBT100的柵極電極70進入到負性電容。由此，本實施方式的IGBT100不易引起短路破壞。
[0032]此外，根據(jù)本實施方式，第2電極75被維持為發(fā)射極電位，不作為柵極電極發(fā)揮功能。因而，即使使第2絕緣膜65的膜厚變薄，也不使IGBT100的特性(例如閾值電壓等)變化。因而，本實施方式能夠不使IGBT100的特性變化而抑制短路破壞的發(fā)生。
[0033](關(guān)于IGBT100的制造方法)
[0034]第I實施方式的IGBT100只要將柵極絕緣膜60及第2絕緣膜65獨立地形成即可。
[0035]例如，在使用已知的工序在η基底層10上形成第I阻擋層15、ρ基底層20、電荷抽取層30及發(fā)射極層40后，使用光刻技術(shù)及蝕刻技術(shù)形成溝槽TR1、TR2。
[0036]接著，使用熱氧化法將溝槽TR1、TR2的內(nèi)面氧化。由此，形成柵極絕緣膜60。接著，使用光刻技術(shù)及蝕刻技術(shù)，使溝槽TRl內(nèi)的柵極絕緣膜60殘留而將溝槽TR2內(nèi)的柵極絕緣膜60有選擇地除去。
[0037]在將光致抗蝕劑除去后，使用熱氧化法將溝槽TR1、TR2的內(nèi)面再次氧化。由此形成第2絕緣膜65。此時，不僅是溝槽TR2，溝槽TRl的內(nèi)面也被氧化，所以在兩次氧化工序中以使柵極絕緣膜60成為希望的膜厚的方式設(shè)定氧化條件。此外，在第2次的氧化工序中，不僅是溝槽TR2，溝槽TRl的內(nèi)面也被氧化，所以柵極絕緣膜60變得比第2絕緣膜65厚。
[0038]然后，使用已知的工序，將柵極電極70及第2電極75的材料(例如摻雜的多晶硅)埋入到溝槽TR1、TR2內(nèi)。進而，形成第2阻擋層80、集電極層90、層間絕緣膜ILD、發(fā)射極電極50及集電極電極95。由此，IGBTlO完成。
[0039]這樣，本實施方式的IGBT100的制造方法只要對已有的IGBT制造工藝各追加I個光刻工序、蝕刻工序及熱氧化工序就能夠?qū)崿F(xiàn)。因而，本實施方式的IGBT100能夠不怎么使成本增大而制造。
[0040](第2實施方式)
[0041]圖3是表示遵循第2實施方式的IGBT200的結(jié)構(gòu)的一例的剖視圖。在IGBT200中，第2電極75側(cè)的η基底層10的η型雜質(zhì)濃度比柵極電極70側(cè)的η基底層的η型雜質(zhì)濃度小。在圖3中，將η基底層10中的雜質(zhì)濃度較小的區(qū)域設(shè)為低濃度區(qū)域11。低濃度區(qū)域11不僅設(shè)在η基底層10，也設(shè)在第I阻擋層15中。
[0042]第2實施方式的其他結(jié)構(gòu)只要與第I實施方式的對應的結(jié)構(gòu)同樣就可以。另外，第2絕緣膜65的膜厚也可以與柵極絕緣膜60的膜厚相等，但也可以與第I實施方式同樣比柵極絕緣膜60的膜厚薄。
[0043]根據(jù)第2實施方式，由于IGBT200具備低濃度區(qū)域11，所以第2電極75側(cè)的η基底層10的P溝道閾值電壓降低。由此，當使IGBT200動作為開啟狀態(tài)時，第2電極75側(cè)的η基底層10及第I阻擋層15的電阻下降，空穴較多地流到第2電極75側(cè)的η基底層10中。
[0044]因而，第2實施方式具有與第I實施方式同樣的效果。進而，與第I實施方式同樣，在第2絕緣膜65的膜厚比柵極絕緣膜60的膜厚薄的情況下，第2電極75側(cè)的η基底層10及第I阻擋層15的P溝道閾值電壓進一步降低。由此，當使IGBT200動作為開啟狀態(tài)時，第2電極75側(cè)的η基底層10及第I阻擋層15的電阻進一步降低。因而，第2實施方式通過與第I實施方式組合，更不易引起短路破壞。
[0045](關(guān)于IGBT200的制造方法)
[0046]第2實施方式的IGBT200只要在溝槽TR1、TR2的形成后將P型雜質(zhì)向低濃度區(qū)域11離子注入就可以。
[0047]例如，在使用已知的工序在η基底層10上形成第I阻擋層15、ρ基底層20、電荷抽取層30及發(fā)射極層40后，使用光刻技術(shù)及蝕刻技術(shù)形成溝槽TR1、TR2。
[0048]接著，使用熱氧化法，將溝槽TR1、TR2的內(nèi)面氧化。由此，形成柵極絕緣膜60。接著，使用光刻技術(shù)及蝕刻技術(shù)，將溝槽TRl用光致抗蝕劑覆蓋，使溝槽TR2露出。
[0049]接著，將P型雜質(zhì)(例如硼)向溝槽TR2的內(nèi)側(cè)面從斜方向離子注入。由此，在溝槽TR2的內(nèi)側(cè)面形成低濃度區(qū)域11。此時，低濃度區(qū)域11沿著溝槽TR2的側(cè)面形成到比溝槽TR2的底面深的位置。
[0050]然后，將光致抗蝕劑除去，使用已知的工序，將柵極電極70及第2電極75的材料埋入到溝槽TR1、TR2內(nèi)。進而，形成第2阻擋層80、集電極層90、層間絕緣膜ILD、發(fā)射極電極50及集電極電極95。
[0051]由此，IGBT200完成。
[0052]這樣，第2實施方式的IGBT200的制造方法只要各追加I個光刻工序，離子注入工序就能夠?qū)崿F(xiàn)。因而，本實施方式的IGBT200能夠不怎么使成本增大而制造。
[0053](第3實施方式)
[0054]圖4是表示遵循第3實施方式的IGBT300的結(jié)構(gòu)的一例的剖視圖。在IGBT300中，P型的漂移擴散層12設(shè)在η基底層10與第2絕緣膜65之間。漂移擴散層12可以不僅設(shè)在η基底層10，也設(shè)在第I阻擋層15與第2絕緣膜65之間。
[0055]第3實施方式的其他結(jié)構(gòu)可以與第I實施方式的對應的結(jié)構(gòu)同樣。另外，第2絕緣膜65的膜厚可以與柵極絕緣膜60的膜厚相等，但也可以與第I實施方式同樣比柵極絕緣膜60的膜厚薄。
[0056]根據(jù)第3實施方式，由于IGBT300具備P型漂移擴散層12，所以當使IGBT300動作為開啟狀態(tài)時，第2電極75側(cè)的η基底層10及第I阻擋層15的電阻進一步降低，空穴較多地流到第2電極75側(cè)的η基底層10中。因而，第3實施方式具有與第I實施方式同樣的效果。
[0057](關(guān)于IGBT300的制造方法)
[0058]第3實施方式的IGBT300只要在溝槽TR1、TR2的形成后將ρ型雜質(zhì)向P型的漂移擴散層12離子注入就可以。
[0059]例如，使用已知的工序在η基底層10上形成第I阻擋層15、ρ基底層20、電荷抽取層30及發(fā)射極層40后，使用光刻技術(shù)及蝕刻技術(shù)形成溝槽TR1、TR2。
[0060]接著，使用熱氧化法，將溝槽TR1、TR2的內(nèi)面氧化。由此，形成柵極絕緣膜60。接著，使用光刻技術(shù)及蝕刻技術(shù)將溝槽TRl用光致抗蝕劑覆蓋，使溝槽TR2露出。
[0061]接著，將P型雜質(zhì)(例如硼)向溝槽TR2的內(nèi)側(cè)面從斜方向離子注入。此時，將高濃度的P型雜質(zhì)離子注入，以使η基底層10反轉(zhuǎn)為P型。由此，在溝槽TR2的內(nèi)側(cè)面上形成P型的漂移擴散層12。此時，P型的漂移擴散層12沿著溝槽TR2的側(cè)面形成到比溝槽TR2的底面深的位置。
[0062]然后，將光致抗蝕劑除去，使用已知的工序，將柵極電極70及第2電極75的材料埋入到溝槽TR1、TR2內(nèi)。進而，形成第2阻擋層80、集電極層90、層間絕緣膜ILD、發(fā)射極電極50及集電極電極95。
[0063]由此，IGBT300完成。
[0064]這樣，第3實施方式的IGBT300的制造方法只要對已有的IGBT制造工藝各追加I個光刻工序、離子注入工序就能夠?qū)崿F(xiàn)。
[0065]因而，本實施方式的IGBT300也能夠不怎么使成本增大而制造。
[0066]說明了本發(fā)明的一些實施方式，但這些實施方式是作為例子提示的，并不意味著限定發(fā)明的范圍。這些新的實施方式能夠通過其他各種各樣的形態(tài)實施，在不脫離發(fā)明的主旨的范圍內(nèi)能夠進行各種省略、替換、變更。這些實施方式及其變形包含在發(fā)明的范圍及主旨中，并且包含在權(quán)利要求書所記載的發(fā)明和其等價的范圍中。
【權(quán)利要求】
1.一種半導體裝置，其特征在于， 具備: 第I導電型的第I基底層； 第2導電型的第2基底層，設(shè)在上述第I基底層上；第I導電型的第I半導體層，設(shè)在上述第2基底層的與上述第I基底層相反的一側(cè)；第2導電型的第2半導體層，設(shè)在上述第I基底層的與上述第2基底層相反的一側(cè)；多個第I電極，隔著第I絕緣膜設(shè)在上述第I半導體層及上述第2基底層中；以及第2電極，在相鄰的上述第I電極之間，隔著第2絕緣膜設(shè)在上述第I半導體層及上述第2基底層中， 上述第2電極側(cè)的上述第I基底層的電阻比上述第I電極側(cè)的上述第I基底層的電阻低。
2.如權(quán)利要求1所述的半導體裝置，其特征在于， 上述第2電極是與上述第I半導體層大致相等的電壓。
3.如權(quán)利要求1所述的半導體裝置，其特征在于， 設(shè)在上述第I基底層與上述第2電極之間的第2絕緣膜的膜厚比設(shè)在上述第I基底層與上述第I電極之間的第I絕緣膜的膜厚薄。
4.如權(quán)利要求2所述的半導體裝置，其特征在于， 設(shè)在上述第I基底層與上述第2電極之間的第2絕緣膜的膜厚比設(shè)在上述第I基底層與上述第I電極之間的第I絕緣膜的膜厚薄。
5.如權(quán)利要求1所述的半導體裝置，其特征在于， 上述第2電極側(cè)的上述第I基底層的第I導電型雜質(zhì)的濃度比上述第I電極側(cè)的上述第I基底層的第I導電型雜質(zhì)的濃度小。
6.如權(quán)利要求2所述的半導體裝置，其特征在于， 上述第2電極側(cè)的上述第I基底層的第I導電型雜質(zhì)的濃度比上述第I電極側(cè)的上述第I基底層的第I導電型雜質(zhì)的濃度小。
7.如權(quán)利要求1所述的半導體裝置，其特征在于， 還具備設(shè)在上述第2電極側(cè)的上述第I基底層與上述第2絕緣膜之間的第2導電型的漂移擴散層。
8.如權(quán)利要求1所述的半導體裝置，其特征在于，還具備: 第I導電型的第I阻擋層，設(shè)在上述第I基底層與上述第2基底層之間；以及 第I導電型的第2阻擋層，設(shè)在上述第I基底層與上述第2半導體層之間。
9.一種半導體裝置，其特征在于， 具備: 第I導電型的第I基底層； 第2導電型的第2基底層，設(shè)在上述第I基底層上； 第I導電型的第I半導體層，設(shè)在上述第2基底層的與上述第I基底層相反的一側(cè)； 第2導電型的第2半導體層，設(shè)在上述第I基底層的與上述第2基底層相反的一側(cè)； 多個第I電極，隔著第I絕緣膜設(shè)在上述第I半導體層及上述第2基底層中；以及 第2電極，在相鄰的上述第I電極之間，隔著第2絕緣膜設(shè)在上述第I半導體層及上述第2基底層中， 上述第2絕緣膜的膜厚比上述第I絕緣膜的膜厚薄。
10.如權(quán)利要求9所述的半導體裝置，其特征在于， 上述第2電極是與上述第I半導體層大致相等的電壓。
11.如權(quán)利要求9所述的半導體裝置，其特征在于， 上述第2電極側(cè)的上述第I基底層的第I導電型雜質(zhì)的濃度比上述柵極電極側(cè)的上述第I基底層的第I導電型雜質(zhì)的濃度小。
12.如權(quán)利要求10所述的半導體裝置，其特征在于， 還具備設(shè)在上述第2電極側(cè)的上述第I基底層與上述第2絕緣膜之間的第2導電型的漂移擴散層。
13.如權(quán)利要求9所述的半導體裝置，其特征在于，還具備: 第I導電型的第I阻擋層，設(shè)在上述第I基底層與上述第2基底層之間；以及 第I導電型的第2阻擋層，設(shè)在上述第I基底層與上述第2半導體層之間。
14.一種半導體裝置，其特征在于， 具備: 第I導電型的第I基底層； 第2導電型的第2基底層，設(shè)在上述第I基底層上；第I導電型的第I半導體層，設(shè)在上述第2基底層的與上述第I基底層相反的一側(cè)；第2導電型的第2半導體層，設(shè)在上述第I基底層的與上述第2基底層相反的一側(cè)；多個第I電極，隔著第I絕緣膜設(shè)在上述第I半導體層及上述第2基底層中；以及第2電極，在相鄰的上述第I電極之間，隔著第2絕緣膜設(shè)在上述第I半導體層及上述第2基底層中， 上述第2電極側(cè)的上述第I基底層的第I導電型雜質(zhì)的濃度比上述柵極電極側(cè)的上述第I基底層的第I導電型雜質(zhì)的濃度小。
15.如權(quán)利要求14所述的半導體裝置，其特征在于， 上述第2電極是與上述第I半導體層大致相等的電壓。
16.如權(quán)利要求14所述的半導體裝置，其特征在于，還具備: 第I導電型的第I阻擋層，設(shè)在上述第I基底層與上述第2基底層之間；以及 第I導電型的第2阻擋層，設(shè)在上述第I基底層與上述第2半導體層之間。
17.一種半導體裝置，其特征在于， 具備: 第I導電型的第I基底層； 第2導電型的第2基底層，設(shè)在上述第I基底層上； 第I導電型的第I半導體層，設(shè)在上述第2基底層的與上述第I基底層相反的一側(cè)； 第2導電型的第2半導體層，設(shè)在上述第I基底層的與上述第2基底層相反的一側(cè)； 柵極電極，隔著第I絕緣膜設(shè)在上述第I半導體層及上述第2基底層中； 第2電極，在相鄰的上述第I電極之間，隔著第2絕緣膜設(shè)在上述第I半導體層及上述第2基底層中；以及 第2導電型的漂移擴散層，設(shè)在上述第2電極側(cè)的上述第I基底層與上述第2絕緣膜之間。
18.如權(quán)利要求17所述的半導體裝置，其特征在于， 上述第2電極是與上述第I半導體層大致相等的電壓。
19.如權(quán)利要求17所述的半導體裝置，其特征在于，還具備: 第I導電型的第I阻擋層，設(shè)在上述第I基底層與上述第2基底層之間；以及 第I導電型的第2阻擋層，設(shè)在上述第I基底層與上述第2半導體層之間。
【文檔編號】H01L29/08GK104425582SQ201410061644
【公開日】2015年3月18日 申請日期:2014年2月24日 優(yōu)先權(quán)日:2013年9月11日
【發(fā)明者】三須伸一郎, 中村和敏 申請人:株式會社東芝
【專利摘要】一種半導體裝置，具備第1導電型的第1基底層。第2導電型的第2基底層設(shè)在第1基底層上。第1導電型的第1半導體層設(shè)在第2基底層的與上述第1基底層相反的一側(cè)。第2導電型的第2半導體層設(shè)在第1基底層的與第2基底層相反的一側(cè)。多個第1電極隔著第1絕緣膜設(shè)在第1半導體層及第2基底層中。第2電極在相鄰的第1電極之間、隔著第2絕緣膜設(shè)在第1半導體層及第2半導體層中。第2電極側(cè)的第1基底層的電阻比柵極電極側(cè)的第1基底層的電阻低。
【專利說明】半導體裝置
[0001]相關(guān)申請
[0002]本申請享受以日本專利申請2013 — 188304號(申請日:2013年9月11日)為基礎(chǔ)申請的優(yōu)先權(quán)。本申請通過參照該基礎(chǔ)申請而包括基礎(chǔ)申請的全部內(nèi)容。
【技術(shù)領(lǐng)域】
[0003]本發(fā)明的實施方式涉及半導體裝置。
【背景技術(shù)】
[0004]以往，為了降低 IGBT (Insulated Gate Bipolar Transistor,絕緣柵雙極型晶體管)的開啟電壓而考慮提高η型基底層與ρ型基底層之間的η型阻擋層的雜質(zhì)濃度。如果提高η型阻擋層的雜質(zhì)濃度，則η型阻擋層的勢壘變大，蓄積在η型基底層中的空穴變多，所以IGBT的開啟電壓降低。
[0005]但是，如果提高η型阻擋層的雜質(zhì)濃度，則被沿著MOS溝道的電子電流拉近而蓄積到溝槽型柵極的周圍的空穴增多。如果蓄積到溝槽型柵極的周圍的空穴變多，則在溝槽型柵極中被激發(fā)出負的電荷，溝槽型柵極的柵極輸入電容變小(負性電容化)。這樣，在溝槽型柵極的柵極輸入電容出現(xiàn)負性電容化時，柵極電極的電位上升，在IGBT中流過過大的電流，有IGBT在發(fā)射極與集電極之間引起短路破壞的問題。
【發(fā)明內(nèi)容】
[0006]本發(fā)明的實施方式提供一種能夠抑制發(fā)射極與集電極之間的短路破壞的半導體
>J-U ρ?α裝直。
[0007]本技術(shù)方案的半導體裝置具備第I導電型的第I基底層。第2導電型的第2基底層設(shè)在第I基底層上。第I導電型的第I半導體層設(shè)在第2基底層的與上述第I基底層相反的一側(cè)。第2導電型的第2半導體層設(shè)在第I基底層的與第2基底層相反的一側(cè)。多個第I電極隔著第I絕緣膜設(shè)在第I半導體層及第2基底層中。第2電極在相鄰的第I電極之間，隔著第2絕緣膜設(shè)在第I半導體層及第2半導體層中。第2電極側(cè)的第I基底層的電阻比柵極電極側(cè)的第I基底層的電阻低。
【專利附圖】
【附圖說明】
[0008]圖1是表示遵循第I實施方式的IGBT100的結(jié)構(gòu)的一例的剖視圖。
[0009]圖2是沿著圖1的2 — 2線的部分的俯視圖。
[0010]圖3是表示遵循第2實施方式的IGBT200的結(jié)構(gòu)的一例的剖視圖。
[0011]圖4是表示遵循第3實施方式的IGBT300的結(jié)構(gòu)的一例的剖視圖。
【具體實施方式】
[0012]以下，參照【專利附圖】
【附圖說明】本發(fā)明的實施方式。另外，本發(fā)明并不限定于實施方式。
[0013]在以下的實施方式中，半導體裝置的上下方向為了方便而表示相對方向，有與遵循重力加速度的上下方向不同的情況。
[0014](第I實施方式)
[0015]圖1是表示遵循第I實施方式的IGBT100的結(jié)構(gòu)的一例的剖視圖。IGBT100具備η 一型的第I基底層10、η+型的第I阻擋層15、ρ型的第2基底層20、ρ+型的電荷抽取層30、η+型的發(fā)射極層40、發(fā)射極電極50、第I絕緣膜60(以后，稱作柵極絕緣膜60)、第2絕緣膜65、第I電極70 (以后，稱作柵極電極70)、第2電極75、η+型的第2阻擋層80、ρ+型的集電極層90和集電極電極95。
[0016]第I基底層(以下，稱作η基底層)10是載流子(電子或空穴)漂移的半導體層。在η基底層10之上設(shè)有第I阻擋層15。第I阻擋層15為了提高IE (Inject1n Enhanced,注入增強)效應、使開啟電壓降低而設(shè)置。在第I阻擋層15上設(shè)有第2基底層(以下，稱作P基底層)20。當IGBT100動作時，在ρ基底層20上形成溝道區(qū)域。在ρ基底層20內(nèi)設(shè)有電荷抽取層30。電荷抽取層30為了將在η基底層10中漂移移動來的空穴向發(fā)射極電極50抽取而設(shè)置。在P基底層20及電荷抽取層30上，設(shè)有作為第I半導體層的發(fā)射極層40。
[0017]在相互鄰接的發(fā)射極層40間設(shè)有柵極電極70或第2電極75。柵極電極70及第2電極75從發(fā)射極層40的表面延伸到η基底層10。柵極電極70隔著柵極絕緣膜60而面向發(fā)射極層40、ρ基底層20及η基底層10。第2電極75隔著第2絕緣膜65而面向發(fā)射極層40、ρ基底層20及η基底層10。
[0018]進而，在發(fā)射極層40及第2電極75上設(shè)有發(fā)射極電極50，以使其與發(fā)射極層40及第2電極75電連接。在本實施方式中，從發(fā)射極電極50及發(fā)射極層40供給電子。在柵極電極70上設(shè)有層間絕緣膜ILD(Inter LayerDielectric,層間電介質(zhì))。由此,將柵極電極70與發(fā)射極電極50絕緣。此外，電荷抽取層30對于圖1的紙面在垂直方向(柵極電極70的延伸方向)上直接連接在發(fā)射極電極50上。
[0019]圖2是沿著圖1的2 — 2線的部分的俯視圖。在圖2中表示電荷抽取層30及發(fā)射極層40的上表面。如圖2所示，電荷抽取層30及發(fā)射極層40在柵極電極70的延伸方向上交替地出現(xiàn)在表面上。由此，電荷抽取層30及發(fā)射極層40在柵極電極70的延伸方向上交替地接觸在發(fā)射極電極50上。
[0020]再次參照圖1，在η基底層10的與阻擋層15相反的一側(cè)，設(shè)有第2阻擋層80。在第2阻擋層80之下設(shè)有作為第2半導體層的集電極層90。第2阻擋層80是場截止層。場截止層是為了抑制當IGBT100從開啟狀態(tài)向關(guān)閉狀態(tài)轉(zhuǎn)移時、從ρ基底層20與阻擋層15的ρη結(jié)延伸的空乏層到達P+集電極層90而設(shè)置的。在集電極層90之下設(shè)有集電極電極95，以使其與集電極層90電連接。在本實施方式中，從集電極電極95及集電極層90供給空穴。
[0021]在發(fā)射極層40、ρ基底層20及第I阻擋層15的兩側(cè)設(shè)有第I溝槽TRl及第2溝槽TR2。溝槽TRl、TR2設(shè)在從發(fā)射極層40經(jīng)由ρ基底層20、第I阻擋層15而達到η基底層10的位置(深度)。換言之，溝槽TR1、TR2的一端位于發(fā)射極層40，溝槽TR1、TR2的另一端設(shè)在η基底層10中。
[0022]在溝槽TRl的內(nèi)側(cè)設(shè)有柵極絕緣膜60。進而，柵極電極70經(jīng)由柵極絕緣膜60被埋入在溝槽TRl內(nèi)。柵極電極70與溝槽TRl都對于圖1的紙面在垂直方向上延伸。換言之，柵極電極70隔著柵極絕緣膜60設(shè)在發(fā)射極層40及ρ基底層20中。
[0023]在溝槽TR2的內(nèi)側(cè)設(shè)有第2絕緣膜65。進而，第2電極75隔著第2絕緣膜65埋入在溝槽TR2內(nèi)。如圖2所示，第2電極75也與溝槽TR2 —起在圖1的紙面的垂直方向上延伸。換言之，第2電極75隔著第2絕緣膜65設(shè)在發(fā)射極層40及ρ基底層20中。
[0024]溝槽TRl及TR2在相對于它們的延伸方向大致正交的方向Dl上交替地配置。柵極電極70及第2電極75也在Dl方向上交替地配置。因而，如圖1所示，第2電極75對置于柵極電極70的兩側(cè)而設(shè)置。在IGBT100的動作時，在柵極電極70上施加電壓(例如正電壓)，而第2電極75被維持為與發(fā)射極電極50大致同電位。S卩，第2電極75由于作為發(fā)射極電位電極發(fā)揮功能，所以也可以改稱作第2發(fā)射極電極。另外，所謂大致同電位，不僅是電位差為零的情況，也包括被施加實質(zhì)上相等的電壓的情況。
[0025]η基底層10、ρ基底層20、電荷抽取層30、第I及第2阻擋層15、80、發(fā)射極層40、集電極層90例如使用硅形成。柵極絕緣膜60、第2絕緣膜65及層間絕緣膜ILD例如使用硅氧化膜或硅氮化膜等絕緣膜形成。柵極電極70及第2電極75例如使用摻雜的多晶硅等形成。進而，發(fā)射極電極50及集電極電極95例如使用鋁、AlS1、鈦、鎢等低電阻金屬形成。
[0026]接著，簡單地說明IGBT100的動作。為了使IGBT100成為開啟狀態(tài)，對柵極電極70施加電壓(例如正電壓)，在P基底層20中形成溝道。并且，對集電極電極95施加比發(fā)射極電極50高的電壓(額定電壓)。由此，在集電極一發(fā)射極間流過電流。此時，空穴被從集電極層90注入，電子被從發(fā)射極層40注入。首先，電子從發(fā)射極電極50經(jīng)過ρ基底層20的溝道區(qū)域向η基底層10注入，電子到達集電極層90。然后，空穴在η基底層10中漂移后，經(jīng)由第I阻擋層15及ρ基底層20被從電荷抽取層30及發(fā)射極層40排出。此時，空穴的多數(shù)在柵極電極70側(cè)的η基底層10及第2電極75側(cè)的η基底層10中漂移。另外，第2電極75由于被維持為發(fā)射極電壓，所以如果對集電極電極95施加額定電壓，則在第2電極75側(cè)的η基底層10中形成ρ溝道?？昭ㄒ苍谠摝褱系乐衅?，而被從電荷抽取層30排出。
[0027]這里，在本實施方式中，IGBT100形成為，當為開啟狀態(tài)時，第2電極75側(cè)的η基底層10的電阻變得比柵極電極70側(cè)的η基底層10的電阻低。例如，在本實施方式中，第2絕緣膜65形成得比柵極絕緣膜60薄。由此，第2電極75側(cè)的η基底層10中的ρ溝道的閾值電壓變低，容易在第2電極75側(cè)的η基底層10中形成ρ溝道。由此，當使IGBT100為開啟狀態(tài)時，第2電極75側(cè)的η基底層10的電阻下降，空穴較多地流到第2電極75側(cè)的η基底層10中。
[0028]若和第2絕緣膜65的膜厚與柵極絕緣膜60的膜厚相等的情況相比，則本實施方式中，在η基底層10內(nèi)向第2電極75側(cè)流動的空穴量變多。即，在η基底層10內(nèi)，向第2電極75側(cè)流動的空穴量相對于向柵極電極70側(cè)流動的空穴量的比例(以下，也稱作第2電極75的空穴量比率)在本實施方式中變得比第2絕緣膜65的膜厚與柵極絕緣膜60的膜厚相等的情況大。
[0029]假如向柵極電極70側(cè)流動的空穴量較多(第2電極75的空穴量比率較低)，則如上述那樣，柵極電極的正電荷減少且柵極電極的電位上升。
[0030]此時，柵極電荷(Qg)相對于柵極電壓(Vg)的變化的斜率(dQg/dVg)變負。這被稱作所謂的負性電容，使流到IGBT中的電流增大,使IGBT的集電極與發(fā)射極之間短路破壞。
[0031]相對于此，根據(jù)本實施方式，使第2絕緣膜65的膜厚變得比柵極絕緣膜60的膜厚薄。由此，當使IGBT100動作為開啟狀態(tài)時，使第2電極75側(cè)的η基底層10及第I阻擋層15的電阻比柵極電極70側(cè)的η基底層10及第I阻擋層15的電阻低。由此，使第2電極75的空穴量比率上升，使在η基底層10內(nèi)向柵極電極70側(cè)流動的空穴量降低。通過使向柵極電極70側(cè)流動的空穴量降低，能夠抑制IGBT100的柵極電極70進入到負性電容。由此，本實施方式的IGBT100不易引起短路破壞。
[0032]此外，根據(jù)本實施方式，第2電極75被維持為發(fā)射極電位，不作為柵極電極發(fā)揮功能。因而，即使使第2絕緣膜65的膜厚變薄，也不使IGBT100的特性(例如閾值電壓等)變化。因而，本實施方式能夠不使IGBT100的特性變化而抑制短路破壞的發(fā)生。
[0033](關(guān)于IGBT100的制造方法)
[0034]第I實施方式的IGBT100只要將柵極絕緣膜60及第2絕緣膜65獨立地形成即可。
[0035]例如，在使用已知的工序在η基底層10上形成第I阻擋層15、ρ基底層20、電荷抽取層30及發(fā)射極層40后，使用光刻技術(shù)及蝕刻技術(shù)形成溝槽TR1、TR2。
[0036]接著，使用熱氧化法將溝槽TR1、TR2的內(nèi)面氧化。由此，形成柵極絕緣膜60。接著，使用光刻技術(shù)及蝕刻技術(shù)，使溝槽TRl內(nèi)的柵極絕緣膜60殘留而將溝槽TR2內(nèi)的柵極絕緣膜60有選擇地除去。
[0037]在將光致抗蝕劑除去后，使用熱氧化法將溝槽TR1、TR2的內(nèi)面再次氧化。由此形成第2絕緣膜65。此時，不僅是溝槽TR2，溝槽TRl的內(nèi)面也被氧化，所以在兩次氧化工序中以使柵極絕緣膜60成為希望的膜厚的方式設(shè)定氧化條件。此外，在第2次的氧化工序中，不僅是溝槽TR2，溝槽TRl的內(nèi)面也被氧化，所以柵極絕緣膜60變得比第2絕緣膜65厚。
[0038]然后，使用已知的工序，將柵極電極70及第2電極75的材料(例如摻雜的多晶硅)埋入到溝槽TR1、TR2內(nèi)。進而，形成第2阻擋層80、集電極層90、層間絕緣膜ILD、發(fā)射極電極50及集電極電極95。由此，IGBTlO完成。
[0039]這樣，本實施方式的IGBT100的制造方法只要對已有的IGBT制造工藝各追加I個光刻工序、蝕刻工序及熱氧化工序就能夠?qū)崿F(xiàn)。因而，本實施方式的IGBT100能夠不怎么使成本增大而制造。
[0040](第2實施方式)
[0041]圖3是表示遵循第2實施方式的IGBT200的結(jié)構(gòu)的一例的剖視圖。在IGBT200中，第2電極75側(cè)的η基底層10的η型雜質(zhì)濃度比柵極電極70側(cè)的η基底層的η型雜質(zhì)濃度小。在圖3中，將η基底層10中的雜質(zhì)濃度較小的區(qū)域設(shè)為低濃度區(qū)域11。低濃度區(qū)域11不僅設(shè)在η基底層10，也設(shè)在第I阻擋層15中。
[0042]第2實施方式的其他結(jié)構(gòu)只要與第I實施方式的對應的結(jié)構(gòu)同樣就可以。另外，第2絕緣膜65的膜厚也可以與柵極絕緣膜60的膜厚相等，但也可以與第I實施方式同樣比柵極絕緣膜60的膜厚薄。
[0043]根據(jù)第2實施方式，由于IGBT200具備低濃度區(qū)域11，所以第2電極75側(cè)的η基底層10的P溝道閾值電壓降低。由此，當使IGBT200動作為開啟狀態(tài)時，第2電極75側(cè)的η基底層10及第I阻擋層15的電阻下降，空穴較多地流到第2電極75側(cè)的η基底層10中。
[0044]因而，第2實施方式具有與第I實施方式同樣的效果。進而，與第I實施方式同樣，在第2絕緣膜65的膜厚比柵極絕緣膜60的膜厚薄的情況下，第2電極75側(cè)的η基底層10及第I阻擋層15的P溝道閾值電壓進一步降低。由此，當使IGBT200動作為開啟狀態(tài)時，第2電極75側(cè)的η基底層10及第I阻擋層15的電阻進一步降低。因而，第2實施方式通過與第I實施方式組合，更不易引起短路破壞。
[0045](關(guān)于IGBT200的制造方法)
[0046]第2實施方式的IGBT200只要在溝槽TR1、TR2的形成后將P型雜質(zhì)向低濃度區(qū)域11離子注入就可以。
[0047]例如，在使用已知的工序在η基底層10上形成第I阻擋層15、ρ基底層20、電荷抽取層30及發(fā)射極層40后，使用光刻技術(shù)及蝕刻技術(shù)形成溝槽TR1、TR2。
[0048]接著，使用熱氧化法，將溝槽TR1、TR2的內(nèi)面氧化。由此，形成柵極絕緣膜60。接著，使用光刻技術(shù)及蝕刻技術(shù)，將溝槽TRl用光致抗蝕劑覆蓋，使溝槽TR2露出。
[0049]接著，將P型雜質(zhì)(例如硼)向溝槽TR2的內(nèi)側(cè)面從斜方向離子注入。由此，在溝槽TR2的內(nèi)側(cè)面形成低濃度區(qū)域11。此時，低濃度區(qū)域11沿著溝槽TR2的側(cè)面形成到比溝槽TR2的底面深的位置。
[0050]然后，將光致抗蝕劑除去，使用已知的工序，將柵極電極70及第2電極75的材料埋入到溝槽TR1、TR2內(nèi)。進而，形成第2阻擋層80、集電極層90、層間絕緣膜ILD、發(fā)射極電極50及集電極電極95。
[0051]由此，IGBT200完成。
[0052]這樣，第2實施方式的IGBT200的制造方法只要各追加I個光刻工序，離子注入工序就能夠?qū)崿F(xiàn)。因而，本實施方式的IGBT200能夠不怎么使成本增大而制造。
[0053](第3實施方式)
[0054]圖4是表示遵循第3實施方式的IGBT300的結(jié)構(gòu)的一例的剖視圖。在IGBT300中，P型的漂移擴散層12設(shè)在η基底層10與第2絕緣膜65之間。漂移擴散層12可以不僅設(shè)在η基底層10，也設(shè)在第I阻擋層15與第2絕緣膜65之間。
[0055]第3實施方式的其他結(jié)構(gòu)可以與第I實施方式的對應的結(jié)構(gòu)同樣。另外，第2絕緣膜65的膜厚可以與柵極絕緣膜60的膜厚相等，但也可以與第I實施方式同樣比柵極絕緣膜60的膜厚薄。
[0056]根據(jù)第3實施方式，由于IGBT300具備P型漂移擴散層12，所以當使IGBT300動作為開啟狀態(tài)時，第2電極75側(cè)的η基底層10及第I阻擋層15的電阻進一步降低，空穴較多地流到第2電極75側(cè)的η基底層10中。因而，第3實施方式具有與第I實施方式同樣的效果。
[0057](關(guān)于IGBT300的制造方法)
[0058]第3實施方式的IGBT300只要在溝槽TR1、TR2的形成后將ρ型雜質(zhì)向P型的漂移擴散層12離子注入就可以。
[0059]例如，使用已知的工序在η基底層10上形成第I阻擋層15、ρ基底層20、電荷抽取層30及發(fā)射極層40后，使用光刻技術(shù)及蝕刻技術(shù)形成溝槽TR1、TR2。
[0060]接著，使用熱氧化法，將溝槽TR1、TR2的內(nèi)面氧化。由此，形成柵極絕緣膜60。接著，使用光刻技術(shù)及蝕刻技術(shù)將溝槽TRl用光致抗蝕劑覆蓋，使溝槽TR2露出。
[0061]接著，將P型雜質(zhì)(例如硼)向溝槽TR2的內(nèi)側(cè)面從斜方向離子注入。此時，將高濃度的P型雜質(zhì)離子注入，以使η基底層10反轉(zhuǎn)為P型。由此，在溝槽TR2的內(nèi)側(cè)面上形成P型的漂移擴散層12。此時，P型的漂移擴散層12沿著溝槽TR2的側(cè)面形成到比溝槽TR2的底面深的位置。
[0062]然后，將光致抗蝕劑除去，使用已知的工序，將柵極電極70及第2電極75的材料埋入到溝槽TR1、TR2內(nèi)。進而，形成第2阻擋層80、集電極層90、層間絕緣膜ILD、發(fā)射極電極50及集電極電極95。
[0063]由此，IGBT300完成。
[0064]這樣，第3實施方式的IGBT300的制造方法只要對已有的IGBT制造工藝各追加I個光刻工序、離子注入工序就能夠?qū)崿F(xiàn)。
[0065]因而，本實施方式的IGBT300也能夠不怎么使成本增大而制造。
[0066]說明了本發(fā)明的一些實施方式，但這些實施方式是作為例子提示的，并不意味著限定發(fā)明的范圍。這些新的實施方式能夠通過其他各種各樣的形態(tài)實施，在不脫離發(fā)明的主旨的范圍內(nèi)能夠進行各種省略、替換、變更。這些實施方式及其變形包含在發(fā)明的范圍及主旨中，并且包含在權(quán)利要求書所記載的發(fā)明和其等價的范圍中。
【權(quán)利要求】
1.一種半導體裝置，其特征在于， 具備: 第I導電型的第I基底層； 第2導電型的第2基底層，設(shè)在上述第I基底層上；第I導電型的第I半導體層，設(shè)在上述第2基底層的與上述第I基底層相反的一側(cè)；第2導電型的第2半導體層，設(shè)在上述第I基底層的與上述第2基底層相反的一側(cè)；多個第I電極，隔著第I絕緣膜設(shè)在上述第I半導體層及上述第2基底層中；以及第2電極，在相鄰的上述第I電極之間，隔著第2絕緣膜設(shè)在上述第I半導體層及上述第2基底層中， 上述第2電極側(cè)的上述第I基底層的電阻比上述第I電極側(cè)的上述第I基底層的電阻低。
2.如權(quán)利要求1所述的半導體裝置，其特征在于， 上述第2電極是與上述第I半導體層大致相等的電壓。
3.如權(quán)利要求1所述的半導體裝置，其特征在于， 設(shè)在上述第I基底層與上述第2電極之間的第2絕緣膜的膜厚比設(shè)在上述第I基底層與上述第I電極之間的第I絕緣膜的膜厚薄。
4.如權(quán)利要求2所述的半導體裝置，其特征在于， 設(shè)在上述第I基底層與上述第2電極之間的第2絕緣膜的膜厚比設(shè)在上述第I基底層與上述第I電極之間的第I絕緣膜的膜厚薄。
5.如權(quán)利要求1所述的半導體裝置，其特征在于， 上述第2電極側(cè)的上述第I基底層的第I導電型雜質(zhì)的濃度比上述第I電極側(cè)的上述第I基底層的第I導電型雜質(zhì)的濃度小。
6.如權(quán)利要求2所述的半導體裝置，其特征在于， 上述第2電極側(cè)的上述第I基底層的第I導電型雜質(zhì)的濃度比上述第I電極側(cè)的上述第I基底層的第I導電型雜質(zhì)的濃度小。
7.如權(quán)利要求1所述的半導體裝置，其特征在于， 還具備設(shè)在上述第2電極側(cè)的上述第I基底層與上述第2絕緣膜之間的第2導電型的漂移擴散層。
8.如權(quán)利要求1所述的半導體裝置，其特征在于，還具備: 第I導電型的第I阻擋層，設(shè)在上述第I基底層與上述第2基底層之間；以及 第I導電型的第2阻擋層，設(shè)在上述第I基底層與上述第2半導體層之間。
9.一種半導體裝置，其特征在于， 具備: 第I導電型的第I基底層； 第2導電型的第2基底層，設(shè)在上述第I基底層上； 第I導電型的第I半導體層，設(shè)在上述第2基底層的與上述第I基底層相反的一側(cè)； 第2導電型的第2半導體層，設(shè)在上述第I基底層的與上述第2基底層相反的一側(cè)； 多個第I電極，隔著第I絕緣膜設(shè)在上述第I半導體層及上述第2基底層中；以及 第2電極，在相鄰的上述第I電極之間，隔著第2絕緣膜設(shè)在上述第I半導體層及上述第2基底層中， 上述第2絕緣膜的膜厚比上述第I絕緣膜的膜厚薄。
10.如權(quán)利要求9所述的半導體裝置，其特征在于， 上述第2電極是與上述第I半導體層大致相等的電壓。
11.如權(quán)利要求9所述的半導體裝置，其特征在于， 上述第2電極側(cè)的上述第I基底層的第I導電型雜質(zhì)的濃度比上述柵極電極側(cè)的上述第I基底層的第I導電型雜質(zhì)的濃度小。
12.如權(quán)利要求10所述的半導體裝置，其特征在于， 還具備設(shè)在上述第2電極側(cè)的上述第I基底層與上述第2絕緣膜之間的第2導電型的漂移擴散層。
13.如權(quán)利要求9所述的半導體裝置，其特征在于，還具備: 第I導電型的第I阻擋層，設(shè)在上述第I基底層與上述第2基底層之間；以及 第I導電型的第2阻擋層，設(shè)在上述第I基底層與上述第2半導體層之間。
14.一種半導體裝置，其特征在于， 具備: 第I導電型的第I基底層； 第2導電型的第2基底層，設(shè)在上述第I基底層上；第I導電型的第I半導體層，設(shè)在上述第2基底層的與上述第I基底層相反的一側(cè)；第2導電型的第2半導體層，設(shè)在上述第I基底層的與上述第2基底層相反的一側(cè)；多個第I電極，隔著第I絕緣膜設(shè)在上述第I半導體層及上述第2基底層中；以及第2電極，在相鄰的上述第I電極之間，隔著第2絕緣膜設(shè)在上述第I半導體層及上述第2基底層中， 上述第2電極側(cè)的上述第I基底層的第I導電型雜質(zhì)的濃度比上述柵極電極側(cè)的上述第I基底層的第I導電型雜質(zhì)的濃度小。
15.如權(quán)利要求14所述的半導體裝置，其特征在于， 上述第2電極是與上述第I半導體層大致相等的電壓。
16.如權(quán)利要求14所述的半導體裝置，其特征在于，還具備: 第I導電型的第I阻擋層，設(shè)在上述第I基底層與上述第2基底層之間；以及 第I導電型的第2阻擋層，設(shè)在上述第I基底層與上述第2半導體層之間。
17.一種半導體裝置，其特征在于， 具備: 第I導電型的第I基底層； 第2導電型的第2基底層，設(shè)在上述第I基底層上； 第I導電型的第I半導體層，設(shè)在上述第2基底層的與上述第I基底層相反的一側(cè)； 第2導電型的第2半導體層，設(shè)在上述第I基底層的與上述第2基底層相反的一側(cè)； 柵極電極，隔著第I絕緣膜設(shè)在上述第I半導體層及上述第2基底層中； 第2電極，在相鄰的上述第I電極之間，隔著第2絕緣膜設(shè)在上述第I半導體層及上述第2基底層中；以及 第2導電型的漂移擴散層，設(shè)在上述第2電極側(cè)的上述第I基底層與上述第2絕緣膜之間。
18.如權(quán)利要求17所述的半導體裝置，其特征在于， 上述第2電極是與上述第I半導體層大致相等的電壓。
19.如權(quán)利要求17所述的半導體裝置，其特征在于，還具備: 第I導電型的第I阻擋層，設(shè)在上述第I基底層與上述第2基底層之間；以及 第I導電型的第2阻擋層，設(shè)在上述第I基底層與上述第2半導體層之間。
【文檔編號】H01L29/08GK104425582SQ201410061644
【公開日】2015年3月18日 申請日期:2014年2月24日 優(yōu)先權(quán)日:2013年9月11日
【發(fā)明者】三須伸一郎, 中村和敏 申請人:株式會社東芝
相關(guān)技術(shù)
網(wǎng)友詢問留言
已有0條留言
- 還沒有人留言評論。精彩留言會獲得點贊！
1