半導(dǎo)體器件和用于制造半導(dǎo)體器件的方法
【專(zhuān)利摘要】一種器件，包括：半導(dǎo)體芯片，半導(dǎo)體芯片包括第一主面和第二主面，第二主面為半導(dǎo)體芯片的背側(cè)。第二主面包括第一區(qū)域和第二區(qū)域，第二區(qū)域?yàn)榈诙髅娴耐鈬鷧^(qū)域。該器件進(jìn)一步包括介電材料和導(dǎo)電材料，介電材料布置在第二區(qū)域之上，導(dǎo)電材料布置在第一區(qū)域之上。
【專(zhuān)利說(shuō)明】半導(dǎo)體器件和用于制造半導(dǎo)體器件的方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體器件和用于制造半導(dǎo)體器件的方法。具體而言，該方法可以包括激光切片工藝。
【背景技術(shù)】
[0002]半導(dǎo)體器件在它們的背側(cè)上可以包括金屬化。在生產(chǎn)半導(dǎo)體器件的過(guò)程中，可以使用激光輻射分割半導(dǎo)體材料。關(guān)于這一點(diǎn)，可以采用激光切片工藝。半導(dǎo)體器件和用于制造半導(dǎo)體器件的方法持續(xù)需要改進(jìn)。具體而言，可能期望提供成本高效的用于制造半導(dǎo)體器件的方法和改進(jìn)所制造的半導(dǎo)體器件的質(zhì)量。

【發(fā)明內(nèi)容】

[0003]鑒于前述【背景技術(shù)】，因此本發(fā)明的目的在于提供一種至少部分地克服上述技術(shù)問(wèn)題的技術(shù)方案。
[0004]根據(jù)本發(fā)明的第一方面，提供一種器件，包括:半導(dǎo)體芯片，包括第一主面和第二主面，所述第二主面為所述半導(dǎo)體芯片的背側(cè)，其中所述第二主面包括第一區(qū)域和第二區(qū)域，所述第二區(qū)域?yàn)樗龅诙髅娴耐鈬鷧^(qū)域；介電材料，布置在所述第二區(qū)域之上；以及導(dǎo)電材料，布置在所述第一區(qū)域之上。
[0005]根據(jù)本發(fā)明的第二方面，提供一種器件，包括:半導(dǎo)體芯片，包括第一主面和第二主面；其中所述第二主面為所述半導(dǎo)體芯片的背側(cè)；其中所述第二主面包括第一區(qū)域和第二區(qū)域，所述第二區(qū)域?yàn)樗龅诙髅娴耐鈬鷧^(qū)域；以及其中所述半導(dǎo)體芯片在所述第一區(qū)域處的材料結(jié)構(gòu)不同于所述半導(dǎo)體芯片在所述第二區(qū)域處的材料結(jié)構(gòu)。
[0006]根據(jù)本發(fā)明的第三方面，提供一種器件，包括:半導(dǎo)體芯片，包括第一主面和第二主面，所述第二主面為所述半導(dǎo)體芯片的背側(cè)，其中所述第二主面包括第一區(qū)域和第二區(qū)域，所述第二區(qū)域?yàn)樗龅诙髅娴耐鈬鷧^(qū)域，并且其中所述第一區(qū)域的水平面不同于所述第二區(qū)域的水平面；以及導(dǎo)電材料，布置在所述第一區(qū)域之上。
[0007]根據(jù)本發(fā)明的第四方面，提供一種方法，包括:提供半導(dǎo)體晶片，包括第一主面和第二主面，其中所述第二主面為所述半導(dǎo)體晶片的背側(cè)；激光切片所述半導(dǎo)體晶片；以及在激光切片所述半導(dǎo)體晶片之后，將導(dǎo)電材料布置在所述第二主面之上。
[0008]通過(guò)使用根據(jù)本發(fā)明的實(shí)施例可以至少獲得部分的對(duì)應(yīng)有益效果。
【專(zhuān)利附圖】

【附圖說(shuō)明】
[0009]包括附圖用于提供對(duì)各方面的進(jìn)一步理解，并且將附圖并入本說(shuō)明書(shū)中，構(gòu)成本說(shuō)明書(shū)的一部分。附圖圖示了各方面并且與描述一起用于解釋各方面的原理。將容易地理解到其它方面和各方面的許多期望優(yōu)勢(shì)，因?yàn)橥ㄟ^(guò)參考下面的詳細(xì)描述變得更好理解。附圖的要素不一定相對(duì)彼此成比例。類(lèi)似的參考標(biāo)號(hào)可以標(biāo)示對(duì)應(yīng)的類(lèi)似部分。
[0010]圖1是示意性地圖示了根據(jù)本公開(kāi)的器件100的截面圖；[0011]圖2A至圖2C示意性地圖示了根據(jù)本公開(kāi)的方法的截面圖；
[0012]圖3A至圖31示意性地圖示了根據(jù)本公開(kāi)的用于制造器件300的方法的截面圖；
[0013]圖4A至圖4E示意性地圖示了根據(jù)本公開(kāi)的用于制造器件400的方法的截面圖；
[0014]圖5A至圖5E示意性地圖示了根據(jù)本公開(kāi)的用于制造器件500的方法的截面圖；
[0015]圖6示意性地圖示了根據(jù)本公開(kāi)的器件600的截面圖；以及
[0016]圖7示意性地圖示了根據(jù)本公開(kāi)的器件700的截面圖。
【具體實(shí)施方式】
[0017]在下面的詳細(xì)描述中參照附圖，附圖構(gòu)成其一部分，并且在附圖中通過(guò)圖示的方式示出了其中可以實(shí)施本發(fā)明的特定方面。關(guān)于這一點(diǎn)，參照所描述的圖的方向，可以使用定向術(shù)語(yǔ)諸如“頂部”、“底部”、“前側(cè)”、“背側(cè)”等。由于所描述的器件的部件可以定位在很多不同方向上，所以為圖示目的可以使用定向術(shù)語(yǔ)，并且定向術(shù)語(yǔ)決不進(jìn)行任何限制。應(yīng)明白，在不脫離本發(fā)明的范圍的情況下，可以利用其它方面并且可以進(jìn)行結(jié)構(gòu)或邏輯的改變。因此，下面的詳細(xì)描述不是在限制的意圖下進(jìn)行的，并且本發(fā)明的范圍由所附權(quán)利要求限定。
[0018]應(yīng)明白，這里描述的各種示例性方面的特征可以彼此組合，除非另外特別指出。
[0019]如本說(shuō)明書(shū)中所采用的，術(shù)語(yǔ)“耦合”和/或“電耦合”并不意味著是指元件必需直接耦合在一起?？梢栽凇榜詈稀被颉半婑詈稀钡脑g提供中間元件。
[0020]這里描述的器件可以包括一個(gè)或多個(gè)半導(dǎo)體芯片(或裸片)。半導(dǎo)體芯片可以是任意類(lèi)型的，可以通過(guò)不同技術(shù)制造，并且可以例如包括集成電學(xué)、光電或機(jī)電電路和/或無(wú)源元件。半導(dǎo)體芯片例如可以配置為功率半導(dǎo)體芯片。半導(dǎo)體芯片可以包括控制電路、微處理器或微機(jī)電部件。此外，這里描述的器件可以包括邏輯集成電路，以控制其它半導(dǎo)體芯片的集成電路，例如功率半導(dǎo)體芯片的集成電路。半導(dǎo)體芯片不是必需由例如S1、SiC、SiGe、GaAs的特定半導(dǎo)體材料制造，此外，可以包含不是半導(dǎo)體的無(wú)機(jī)和/或有機(jī)材料，例如絕緣體、塑料或金屬。器件和包括在其中的半導(dǎo)體芯片可以由半導(dǎo)體晶片制造。
[0021]具體而言，半導(dǎo)體芯片可以具有垂直結(jié)構(gòu)，即可以制造半導(dǎo)體芯片，使得電流可以在與半導(dǎo)體芯片的主面垂直的方向上流動(dòng)。具有垂直結(jié)構(gòu)的半導(dǎo)體芯片可以在其兩個(gè)主面上具有電極，即在其頂部側(cè)和底部側(cè)(這里底部側(cè)也可以稱(chēng)為背側(cè))具有電極。
[0022]具體而言，這里描述的器件可以包括功率半導(dǎo)體芯片。功率半導(dǎo)體芯片可以具有垂直結(jié)構(gòu)。垂直功率半導(dǎo)體芯片例如可以配置為功率MOSFET (金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)、IGBT (絕緣柵雙極晶體管)、JFET (結(jié)柵場(chǎng)效應(yīng)晶體管)、功率雙極晶體管或功率二極管。例如，功率MOSFET的源極電極和柵極電極可以位于一個(gè)主面上，而功率MOSFET的漏極電極可以布置在另一主面上。
[0023]這里可以使用術(shù)語(yǔ)半導(dǎo)體芯片或半導(dǎo)體晶片的“前側(cè)”和“背側(cè)”。術(shù)語(yǔ)“前側(cè)”可以具體是指可以包括微電子部件和集成電路的半導(dǎo)體芯片的主面。半導(dǎo)體芯片可以由可以用作微電子器件的襯底的半導(dǎo)體晶片制造，該微電子器件構(gòu)建在晶片中或構(gòu)建在晶片之上。集成電路可以通過(guò)摻雜、離子注入、材料沉積、光刻構(gòu)圖等制造。制造工藝通?？梢栽诎雽?dǎo)體晶片的特定主表面上執(zhí)行，該特定主表面也可以稱(chēng)為半導(dǎo)體晶片的“前側(cè)”。在將單個(gè)半導(dǎo)體芯片從半導(dǎo)體晶片分離之后，半導(dǎo)體晶片的“前側(cè)”因而變?yōu)榉蛛x的半導(dǎo)體芯片的“前側(cè)”。相對(duì)地，術(shù)語(yǔ)半導(dǎo)體芯片的“背側(cè)”可以是指可以與半導(dǎo)體芯片的前側(cè)相對(duì)布置的半導(dǎo)體芯片的主表面。半導(dǎo)體芯片的背側(cè)可以沒(méi)有電子部件，即可以由半導(dǎo)體材料構(gòu)成。
[0024]這里描述的器件可以包括布置在半導(dǎo)體芯片之上的導(dǎo)電材料。導(dǎo)電材料可以特別地具有接觸元件(或接觸電極)的功能或者提供與接觸元件的耦合。也就是說(shuō)，該導(dǎo)電層可以允許與半導(dǎo)體芯片中包括的集成電路進(jìn)行電接觸。具體地，導(dǎo)電材料可以對(duì)應(yīng)于功率半導(dǎo)體的背側(cè)金屬化(或背側(cè)電極)。
[0025]導(dǎo)電材料可以包括一個(gè)或多個(gè)導(dǎo)電層，該導(dǎo)電層可以施加到半導(dǎo)體芯片的半導(dǎo)體材料。導(dǎo)電層可以利用任意期望的幾何形狀和/或任意期望的材料成分來(lái)制造。導(dǎo)電層例如可以為覆蓋區(qū)域的層的形式。可以使用任意期望的金屬例如Cu、N1、Sn、Au、Ag、Pt、Pd和這些金屬中的一個(gè)或多個(gè)的合金作為材料。導(dǎo)電層不是必需是同質(zhì)的或者不是必需僅由一種材料制造。在導(dǎo)電層中包括材料的各種成分和濃度可以是可能的。
[0026]導(dǎo)電層可以施加在半導(dǎo)體芯片之上。應(yīng)認(rèn)識(shí)到，任意如“形成”或“施加”這樣的術(shù)語(yǔ)意味著從字面上覆蓋所有涂覆層的種類(lèi)和技術(shù)。具體而言，它們旨在覆蓋其中可以一次整個(gè)涂覆層的技術(shù)例如層壓技術(shù)，以及其中可以以次序方式沉積層的技術(shù)，例如濺射、鍍覆、模制、CVD (化學(xué)氣相沉積)、PVD (物理氣相沉積)、蒸發(fā)、PECVD (等離子體增強(qiáng)CVD)、混合物理-化學(xué)氣相沉積(HPCVD)等。其它的處理可以包括擠壓、印刷、滴涂和旋涂中的至少一種。
[0027]這里描述的器件可以包括布置在半導(dǎo)體芯片之上的介電材料。例如，介電層可以包括氮化物、氧化物和聚合物中的至少一種。通過(guò)使用結(jié)合施加導(dǎo)電層介電層描述的技術(shù)中的一種或多種，可以在半導(dǎo)體材料之上施加該介電層。具體地，介電材料可以包括低溫氧化物。這樣的低溫氧化物例如可以包括TEOS PECVD氧化硅，即可以使用PECVD技術(shù)沉積的氧化硅，在該P(yáng)ECVD技術(shù)中可以使用TEOS (正硅酸乙酯)作為硅源。
[0028]切片工藝可以用于制造這里描述的器件。具體地，切片工藝可以用于將半導(dǎo)體晶片劃分或分離成單獨(dú)的多個(gè)半導(dǎo)體芯片。具體地，在切片工藝期間可以使用激光束(或激光輻射)。例如，激光隱形(stealth)切片可以使得抑制切片廢料并且因此可以成為用于切片易受到污染的工件的適合工藝。此外，可以是不一定需要清洗的干法工藝，因此也可以適用于處理易于加載的敏感結(jié)構(gòu)(例如MEMS)?？梢酝ㄟ^(guò)使用隱形切片技術(shù)實(shí)現(xiàn)的其它好處可以是高速切片、優(yōu)良斷裂強(qiáng)度、小的切口和低運(yùn)轉(zhuǎn)成本。
[0029]在激光隱形切片技術(shù)中，可以將能夠傳輸通過(guò)半導(dǎo)體晶片的波長(zhǎng)的激光束集中在半導(dǎo)體晶片內(nèi)部的點(diǎn)上。這里，激光束的波長(zhǎng)可以具體地位于紅外范圍內(nèi)，更具體地位于近紅外范圍內(nèi)，甚至更具體地位于從約1064納米到約1342納米的范圍內(nèi)。由于非線性吸收效應(yīng)，僅半導(dǎo)體晶片內(nèi)部的集中點(diǎn)會(huì)被選擇性地激光加工，于是可以避免半導(dǎo)體晶片的前表面和背表面的損壞?？梢酝ㄟ^(guò)移動(dòng)激光束和半導(dǎo)體晶片的相對(duì)位置來(lái)切片半導(dǎo)體晶片，以便根據(jù)期望的切片圖案掃描半導(dǎo)體晶片。
[0030]可以通過(guò)在帶上(具體地在切片帶上)施加半導(dǎo)體晶片，例如根據(jù)上述技術(shù)中的一種或多種向半導(dǎo)體晶片施加切片圖案(具體是矩形圖案)，以及例如在所有徑向方向上拉拽該帶來(lái)切片半導(dǎo)體晶片。通過(guò)拉拽該帶，可以將半導(dǎo)體晶片劃分成多個(gè)半導(dǎo)體芯片(或裸片)。
[0031]圖1示意性地圖示了根據(jù)本公開(kāi)的器件100的截面圖。器件100包括半導(dǎo)體芯片1，該半導(dǎo)體芯片I具有第一主面2和第二主面3，其中第二主面3為半導(dǎo)體芯片I的背側(cè)。第二主面3包括第一區(qū)域4和第二區(qū)域5，其中第二區(qū)域5為第二主面3的外圍區(qū)域。介電材料6布置在第二區(qū)域5之上，并且導(dǎo)電材料7布置在第一區(qū)域4之上。應(yīng)注意，下面描述類(lèi)似于器件100的更具體的器件以及用于制造這種器件的方法。
[0032]圖2A至圖2C示意性地圖示了用于制造根據(jù)本公開(kāi)的器件的方法的截面圖。在第一個(gè)步驟(參見(jiàn)圖2A)中，提供包括第一主面2和第二主面3的半導(dǎo)體晶片8。第二主面3為半導(dǎo)體晶片8的背側(cè)。在第二個(gè)步驟(參見(jiàn)圖2B)中，例如通過(guò)使用激光隱形切片技術(shù)對(duì)半導(dǎo)體晶片8進(jìn)行激光切片。這里，可以使用激光束(或激光輻射)9，激光束的施加可能導(dǎo)致半導(dǎo)體晶片8中的裂紋10 (參見(jiàn)圖2C)。在第三個(gè)步驟(參見(jiàn)圖2C)中，在激光切片半導(dǎo)體晶片8之后，將導(dǎo)電材料7布置在第二主面3之上。應(yīng)明白，該方法可以包括其它步驟。例如，在裂紋10的位置處可以將半導(dǎo)體晶片8分離成多個(gè)半導(dǎo)體器件。所得到的半導(dǎo)體器件可以類(lèi)似于圖1的器件100。應(yīng)注意，下面描述類(lèi)似于該方法的更具體的方法。
[0033]圖3A至圖31示意性地圖示了用于制造根據(jù)本公開(kāi)的器件300的方法。器件300可以視為圖1的器件100和使用圖2A至圖2C的方法制造的器件的實(shí)現(xiàn)。此外，器件300可以視為下述器件600和700的實(shí)現(xiàn)。器件300的細(xì)節(jié)因而可以類(lèi)似地適用于根據(jù)本公開(kāi)的所有其它器件。此外，圖3A至圖31中所示的方法可以視為圖2A至圖2C所示方法的實(shí)現(xiàn)。下述制造方法的細(xì)節(jié)因而可以類(lèi)似地適用于圖2A至圖2C的方法。
[0034]在圖3A中，可以提供在半導(dǎo)體晶片8的前側(cè)3上包括第一半導(dǎo)體芯片(或第一裸片)IlA和第二半導(dǎo)體芯片(或第二裸片)IlB的半導(dǎo)體晶片8。半導(dǎo)體芯片IlAUlB中的每一個(gè)可以包括“使用過(guò)的”半導(dǎo)體材料以及“未使用過(guò)的”半導(dǎo)體材料，“使用過(guò)的”半導(dǎo)體材料可以包含微電子部件和集成電路，“未使用過(guò)的”半導(dǎo)體材料可以沒(méi)有這樣的電子結(jié)構(gòu)。應(yīng)理解，半導(dǎo)體晶片8可以包括與第一半導(dǎo)體芯片IlA和第二半導(dǎo)體芯片IlB相鄰的任意數(shù)目的其它半導(dǎo)體芯片(未示出)。具體地，半導(dǎo)體芯片IlAUlB中的每一個(gè)可以覆蓋半導(dǎo)體晶片8前側(cè)2的小于約IOmm2且更具體地小于約5mm2的區(qū)域。半導(dǎo)體芯片IlAUlB可以布置成任意幾何形式或者陣列。
[0035]劃片線12可以布置在半導(dǎo)體芯片IlAUlB之間(以及未示出的其它半導(dǎo)體芯片之間)。具體地，劃片線12可以沒(méi)有在制造半導(dǎo)體芯片IlAUlB的電子結(jié)構(gòu)期間使用過(guò)的金屬。在后續(xù)方法步驟中，可以將半導(dǎo)體芯片IlAUlB沿著劃片線12彼此分開(kāi)。在稍后切片半導(dǎo)體晶片8之后，半導(dǎo)體芯片IlAUlB之間的劃片線12因而可以隨后變?yōu)榘雽?dǎo)體芯片IlAUlB的外圍區(qū)域。劃片線12可以具有從約10 μ m (微米)到約30 μ m (微米)的寬度，更具體地從約15 μ m (微米)到約20 μ m (微米)的寬度。劃片線12的寬度可以具體地依賴(lài)于半導(dǎo)體芯片IlAUlB的對(duì)準(zhǔn)特性和/或靈敏度。所選定的劃片線12可以具有高達(dá)IOOym(微米)的寬度并且可以用作可連接到信號(hào)輸出的控制線。例如，信號(hào)輸出可以被配置為提供用于測(cè)試器件的信號(hào)。
[0036]應(yīng)注意，所述方法可以包括在圖3A所示方法步驟之前已經(jīng)執(zhí)行的附加方法步驟。例如，可以執(zhí)行各種方法步驟，以便分別制造第一半導(dǎo)體芯片IlA和第二半導(dǎo)體芯片11B。第一半導(dǎo)體芯片IlA和第二半導(dǎo)體芯片IlB中的每一個(gè)因此可以對(duì)應(yīng)于后端工藝線(BEOL)疊層。BEOL可以視為IC制造的第二部分，在該IC制造中可以利用半導(dǎo)體晶片8中的布線互連在半導(dǎo)體晶片8中形成的各個(gè)器件(晶體管、電容器、電阻器等)。BEOL通常可以開(kāi)始于在半導(dǎo)體晶片8上沉積第一層金屬。其可以包括用于芯片與封裝連接的接觸、絕緣層(電介質(zhì))、金屬層和鍵合地址。相應(yīng)的半導(dǎo)體芯片IlAUlB的前側(cè)因而可以包括摻雜區(qū)域、電部件和集成電路中的至少一種?？梢酝瓿砂雽?dǎo)體芯片IlA和IlB的內(nèi)部電子結(jié)構(gòu)的制造，使得在半導(dǎo)體晶片8的前側(cè)2之上形成鈍化層(未示出)。例如，鈍化層可以包括氮化硅。電接觸可以形成在半導(dǎo)體芯片IlA和IlB的前側(cè)2上，其中電接觸配置為提供至包括在相應(yīng)半導(dǎo)體芯片IlAUlB中的電子結(jié)構(gòu)的電連接。
[0037]半導(dǎo)體晶片8可能已經(jīng)安裝到載體13 (或反之亦然)，其中半導(dǎo)體晶片8的前側(cè)2可以面對(duì)載體13。例如,載體13可以由玻璃材料和碳材料中的至少一種制成。半導(dǎo)體晶片8例如可以借助于粘附層(未示出)或任意其它合適技術(shù)來(lái)固定到載體13。
[0038]在先前的方法步驟中可以將安裝到載體13的半導(dǎo)體晶片8減薄到目標(biāo)厚度。目標(biāo)厚度可以位于從約30 μ m (微米)到約700μηι (微米)的范圍內(nèi)。在這一點(diǎn)上，可以使用研磨技術(shù)、拋光技術(shù)和(例如濕法)刻蝕技術(shù)中的至少一種。
[0039]在先前的方法步驟中可以在半導(dǎo)體晶片8的背側(cè)3上沉積介電材料6。例如，介電材料6可以對(duì)應(yīng)于或者可以包括低溫氧化物層。具體地，可以選擇介電材料6來(lái)提供對(duì)包括載體13和可選粘附層的載體系統(tǒng)的溫度限制的兼容性。例如，將半導(dǎo)體晶片8固定到載體13的粘附層可以?xún)H耐用于高達(dá)例如約250°C但不超過(guò)250°C的溫度。然后可以具體地選擇介電材料6的特性使得在低于250°C的溫度下執(zhí)行介電材料6的沉積。因而可以避免粘附層的損壞。
[0040]在圖3B中，可以通過(guò)激光束(或激光輻射)9掃描半導(dǎo)體晶片8的背側(cè)3?？梢跃唧w地選擇激光束9的波長(zhǎng)，使得介電材料6可以對(duì)于發(fā)射的電磁輻射(基本)透明。例如，激光束9的波長(zhǎng)可以位于紅外范圍內(nèi)。激光束9可以集中并施加在半導(dǎo)體晶片8中的預(yù)定位置處。例如，預(yù)定位置可以對(duì)應(yīng)于或者可以包括劃片線位置或半導(dǎo)體晶片8的后續(xù)分離所在的位置。
[0041]激光束9的施加可能導(dǎo)致半導(dǎo)體晶片8在其中施加了激光束9的位置處有裂紋10。在這點(diǎn)上，應(yīng)注意，可以在半導(dǎo)體晶片8的一個(gè)或多個(gè)深度處、在預(yù)定位置一次或多次地施加激光束9。術(shù)語(yǔ)“深度”可以是指半導(dǎo)體晶片8的背側(cè)3與激光束9集中的半導(dǎo)體晶片8中的位置之間的最短距離。激光束施加的次數(shù)和選擇深度可以具體地依賴(lài)于半導(dǎo)體晶片8的厚度。在一個(gè)示例中，半導(dǎo)體晶片8可以具有約ΙΟΟμπι (微米)的厚度。這里，半導(dǎo)體晶片8可以通過(guò)激光束9掃描兩次，其中在預(yù)定位置處，第一裂紋可以提供在約30 μ m(微米)的厚度處，并且第二裂紋可以提供在約70 μ m (微米)的深度處。
[0042]應(yīng)注意，結(jié)合圖3B描述地施加激光束9可以改變半導(dǎo)體晶片8的材料結(jié)構(gòu)。具體地，材料結(jié)構(gòu)可以在其中施加(或集中)了激光束9的位置處以及在相鄰區(qū)域處改變。在向半導(dǎo)體晶片8施加激光束9之前，半導(dǎo)體材料8可以具有例如可以為單晶類(lèi)型的第一晶體結(jié)構(gòu)。施加激光束9可以導(dǎo)致半導(dǎo)體材料8在激光束9的施加點(diǎn)處和相鄰區(qū)域高達(dá)數(shù)千。C的溫度增加。半導(dǎo)體晶片8在這些區(qū)域處至少可以部分地熔融，這會(huì)導(dǎo)致半導(dǎo)體晶片8的單晶結(jié)構(gòu)的破壞。在施加了激光束9之后，半導(dǎo)體晶片8可以冷卻到先前的溫度，由此形成第二材料結(jié)構(gòu)，該第二材料結(jié)構(gòu)可能不同于第一材料結(jié)構(gòu)。例如，第二材料結(jié)構(gòu)可以(基本)為多晶類(lèi)型。
[0043]在圖3C中，半導(dǎo)體晶片8可以包括結(jié)合圖3B所述的由激光束9的施加導(dǎo)致的裂紋10。在圖3C中，僅圖示了一個(gè)示例性裂紋10。然而，應(yīng)理解，也可以施加激光束9使得半導(dǎo)體晶片8可以在預(yù)定位置處的不同深度處具有多個(gè)裂紋。
[0044]激光束9可以進(jìn)一步施加在介電材料6的附近。具體地，激光束9可以施加到布置在裂紋10的位置之上的介電材料6。應(yīng)注意到，圖3C所示的激光束9的施加可以不同于圖3B所示的激光束9的施加。例如，該施加可以在一個(gè)或多個(gè)可調(diào)整激光參數(shù)上不同，例如激光束9的波長(zhǎng)、激光束9的強(qiáng)度、激光束9的激活時(shí)間等。在圖3C中，可以選擇激光參數(shù)使得激光束9在介電材料6附近的施加可以導(dǎo)致介電材料6在激光束9施加的位置處或該位置附近的材料結(jié)構(gòu)或材料特性的局部改型。例如，可以在預(yù)定位置處提供介電材料6的致密化，使得布置在裂紋10之上的介電材料6的密度可以大于布置在相鄰區(qū)域中的介電材料6的密度。
[0045]應(yīng)注意，結(jié)合圖3C所述的激光束9的施加也可以改變與激光束9施加的介電材料6的區(qū)域相鄰的、半導(dǎo)體晶片8的材料結(jié)構(gòu)。關(guān)于這一點(diǎn)，結(jié)合圖3B作出的論述也可以適用于圖3C。
[0046]在圖3D中，可以從半導(dǎo)體晶片8的背側(cè)3去除介電材料6的至少一部分。具體地，已經(jīng)被激光束9改型的介電材料6 (參見(jiàn)圖3C)可以部分地保持在半導(dǎo)體晶片8的背側(cè)3上。例如，可以對(duì)半導(dǎo)體晶片8的背側(cè)3施加濕法刻蝕工藝，特別是稀釋HF (氫氟酸)濕法刻蝕工藝。改型(例如致密化)的介電材料6的刻蝕速率可以小于布置在非改型區(qū)域中的介電材料6的刻蝕速率?？梢赃x擇刻蝕時(shí)間使得非改型介電材料6可以被完全去除。在濕法刻蝕工藝之后，致密化的介電材料6可以保持在半導(dǎo)體晶片8的背側(cè)3上。半導(dǎo)體晶片8的其上布置有介電材料6的區(qū)域和其上沒(méi)有布置介電材料6的區(qū)域之間的轉(zhuǎn)變可以具有臺(tái)階14的形式。備選地，中間區(qū)域可以布置在這些區(qū)域之間，其中中間區(qū)域的水平面可以朝向包括介電材料6的區(qū)域增加。
[0047]在濕法刻蝕工藝之后，具有劃片線12的形式或形狀的介電材料6的晶格可以保持在半導(dǎo)體晶片8上。也就是說(shuō)，保持的介電層6可以布置在其中半導(dǎo)體晶片8的后續(xù)分離所在的位置處。晶格的形式可以依賴(lài)于半導(dǎo)體芯片IlAUlB的數(shù)目和布局。
[0048]應(yīng)理解，所描述的介電材料6的構(gòu)造也可以通過(guò)任意其它合適技術(shù)執(zhí)行。例如，可以省略使用激光束9對(duì)介電材料6的改型。取而代之，可以在半導(dǎo)體晶片8的背側(cè)3之上布置抗蝕劑掩膜層(未示出)?？梢孕纬稍撗谀右愿采w其中提供了裂紋10的區(qū)域或劃片線12。在定位了掩膜層之后，可以執(zhí)行介電材料6的刻蝕，使得可以去除為被抗蝕劑掩膜層覆蓋的介電材料6的區(qū)域。
[0049]在圖3E中，可以向半導(dǎo)體晶片8施加硅濕法刻蝕步驟和反應(yīng)離子刻蝕步驟中的至少一個(gè)。該附加的方法步驟可以具體地用于調(diào)整臺(tái)階14的高度。臺(tái)階14的高度可以具體地選擇為對(duì)應(yīng)于稍后施加到半導(dǎo)體晶片8的背側(cè)3的導(dǎo)電材料的厚度。例如，臺(tái)階14可以具有從約Iym (微米)到約5μπι (微米)的高度。由于該附加的方法步驟，半導(dǎo)體晶片8在介電材料6的位置處的水平面可以不同于半導(dǎo)體晶片8在未由介電材料6覆蓋的相鄰區(qū)域中的水平面。應(yīng)注意，結(jié)合圖3Ε描述的方法步驟可以是可選的。例如，臺(tái)階14的高度也可以在結(jié)合圖3D所述的方法步驟中進(jìn)行調(diào)整。
[0050]在圖3F中，可以在沒(méi)有介電材料6的區(qū)域之上的半導(dǎo)體晶片8的背側(cè)3之上沉積導(dǎo)電材料7。例如，可以使用擠壓技術(shù)來(lái)沉積導(dǎo)電漿料7。導(dǎo)電漿料7例如可以包括金屬漿料，特別是Ag納米衆(zhòng)料。例如,沉積的導(dǎo)電材料7可以具有從約Ιμπι(微米)到約5 μ m (微米)的厚度。沉積的導(dǎo)電材料7可以覆蓋相應(yīng)第一半導(dǎo)體芯片IlA和第二半導(dǎo)體芯片IlB的整個(gè)區(qū)域的至少80%。應(yīng)注意，導(dǎo)電材料7可以不僅包括一種特定材料的單一層，而是可以包括由多種材料構(gòu)成的多個(gè)層。在沉積了導(dǎo)電材料7之后，與半導(dǎo)體晶片8遠(yuǎn)離面對(duì)的導(dǎo)電材料7的表面和與半導(dǎo)體晶片8遠(yuǎn)離面對(duì)的介電材料6的表面可以(基本)布置在共同平面中。此外，所述表面可以彼此齊平。
[0051]在圖3G中，圖示了整個(gè)半導(dǎo)體晶片8。半導(dǎo)體晶片8可以包括半導(dǎo)體芯片IlAUlB以及與半導(dǎo)體芯片IlAUlB相鄰布置的其它半導(dǎo)體芯片。半導(dǎo)體晶片8可以施加到彈性載體15(或反之亦然)，使得導(dǎo)電材料7面對(duì)彈性載體15。對(duì)于沒(méi)有其它材料沉積在導(dǎo)電材料7上的情況，導(dǎo)電材料7可以接觸彈性載體15。例如，彈性載體15可以對(duì)應(yīng)于彈性箔片，該彈性箔片可以層壓在半導(dǎo)體晶片8的背側(cè)3上。彈性載體15可以具有任意期望的幾何形狀或占用面積。具體地，彈性載體15的占用面積可以類(lèi)似于半導(dǎo)體晶片8的占用面積。
[0052]在圖3H中，可以從半導(dǎo)體晶片8的前側(cè)2去除載體13。在去除載體13之后，彈性載體15可以在箭頭所指示的方向上擴(kuò)張，使得包括在半導(dǎo)體晶片8中的半導(dǎo)體芯片在裂紋10的位置處彼此分離。對(duì)于具有圓形的彈性載體15的占用面積的情況，彈性載體15例如可以在徑向方向上擴(kuò)張。彈性載體15可以擴(kuò)張直到分離的半導(dǎo)體芯片之間的距離可以達(dá)到從約20 μ m (微米)到約40 μ m (微米)的值。應(yīng)理解，在彈性載體15的擴(kuò)張期間可能出現(xiàn)彼此沒(méi)有分離的半導(dǎo)體芯片?？梢允褂梅蛛x工具16通過(guò)機(jī)械外力將這樣的半導(dǎo)體分離。
[0053]由于彈性載體15的前述擴(kuò)張和(可選的)分離工具16的施加，可以將包括在半導(dǎo)體晶片8中的所有半導(dǎo)體芯片彼此分離。在其它一些方法步驟(未示出)中，可以從半導(dǎo)體晶片8去除彈性載體15并且可以將包括在其中的半導(dǎo)體芯片完全彼此分離。
[0054]在圖31中，圖示了在半導(dǎo)體晶片8的分離之后得到的分離器件300。可以分別在器件300的背側(cè)的左側(cè)和右側(cè)上的外圍區(qū)域之上布置介電材料6。
[0055]結(jié)合圖3A至圖31描述的特定器件300和用于制造器件300的方法可以具有以下效果。結(jié)合根據(jù)本公開(kāi)的任意其它器件或方法也可以觀察到這樣的效果。
[0056]所述的方法可以提供在制造具有背側(cè)金屬化的器件過(guò)程中使用基于激光輻射的切片技術(shù)(特別是激光隱形切片技術(shù))的可能性。
[0057]與其它切片技術(shù)相比，根據(jù)本公開(kāi)的使用基于激光輻射的切片技術(shù)可以減小劃片線的所需寬度。
[0058]與其它切片技術(shù)相比，根據(jù)本公開(kāi)的使用基于激光輻射的切片技術(shù)可以避免例如可以在機(jī)械切片過(guò)程中出現(xiàn)的較差剝片質(zhì)量。
[0059]通過(guò)使用根據(jù)本公開(kāi)的制造方法，可以避免用于實(shí)現(xiàn)類(lèi)似隱形切片或等離子體切片的分離方法所需的背側(cè)金屬的構(gòu)圖。
[0060]通過(guò)使用根據(jù)本公開(kāi)的制造方法，可以避免消蝕(ablation)激光工藝。消蝕激光工藝會(huì)導(dǎo)致在芯片側(cè)壁上的金屬?gòu)?fù)合物的重新沉積并且可能需要更寬的劃片線。
[0061]對(duì)于載體(例如玻璃載體或硅載體)上的晶片的情況，前側(cè)和背側(cè)之間的光刻對(duì)準(zhǔn)在沉積背側(cè)金屬之后可能不同?？梢酝ㄟ^(guò)使用根據(jù)本公開(kāi)的方法來(lái)避免該缺陷。
[0062]經(jīng)由抗蝕劑剝離技術(shù)的背側(cè)構(gòu)圖可以便于光刻對(duì)準(zhǔn)，但可能無(wú)法與濺射預(yù)清洗工藝兼容(與背側(cè)上的抗蝕劑圖案相互作用)。可以通過(guò)使用根據(jù)本公開(kāi)的方法來(lái)避免該缺陷。
[0063]一些背側(cè)金屬疊層，特別是起始于鈦或包括鈦的金屬疊層，可能需要粗糙的硅表面。粗糙的硅表面可能無(wú)法與背側(cè)隱形切片相兼容，因?yàn)殡[形切片可能需要拋光表面?？梢酝ㄟ^(guò)使用根據(jù)本公開(kāi)的方法來(lái)避免該缺陷。
[0064]圖4A至圖4E示意性地圖示了根據(jù)本公開(kāi)的用于制造器件400的方法。器件400可以視為圖1的器件100和由圖2A至圖2C的方法制造的器件的實(shí)現(xiàn)。此外，器件400可以視為下述器件600和700的實(shí)現(xiàn)。由圖4A至圖4E的方法制造的器件400的細(xì)節(jié)因而可以類(lèi)似地施加于根據(jù)本公開(kāi)的所有其它器件。此外，圖4A至圖4E所示的方法可以視為圖2A至圖2C所示方法的實(shí)現(xiàn)。下述制造方法的細(xì)節(jié)因此可以類(lèi)似地應(yīng)用于圖2A至圖2C的方法。
[0065]在圖4A中，可以提供類(lèi)似于圖3D的器件。在例如結(jié)合圖3A至圖3D所述的方法步驟中的一個(gè)或多個(gè)步驟之前可以執(zhí)行其他方法步驟。
[0066]在圖4B中，可以執(zhí)行三個(gè)方法步驟。首先，可以在未被介電材料6覆蓋的區(qū)域處去除半導(dǎo)體晶片8的半導(dǎo)體材料。具體地，可以去除半導(dǎo)體材料以提供半導(dǎo)體晶片8的粗糙表面。這樣粗糙化的表面可以改善在粗糙化半導(dǎo)體晶片8上的材料沉積，特別是包括鉭的材料的沉積。因而可以避免粘附劑、粘附層等的使用。第二，可以在介電材料6下方去除半導(dǎo)體晶片8的半導(dǎo)體材料，使得可以形成底切17。第三，可以如已經(jīng)結(jié)合圖3E描述的那樣調(diào)整臺(tái)階14的高度。例如，可以通過(guò)施加一個(gè)或多個(gè)(硅)濕法刻蝕工藝來(lái)執(zhí)行這三個(gè)步驟。在這種情況下，底切17也可以稱(chēng)為下方刻蝕(under-etch)開(kāi)口。
[0067]在圖4C中，可以在半導(dǎo)體晶片8的背側(cè)3上沉積導(dǎo)電材料7。例如，導(dǎo)電材料7可以包括一個(gè)或多個(gè)導(dǎo)電層?？梢允褂萌我夂线m技術(shù)來(lái)沉積導(dǎo)電材料7。例如，可以借助于濺射工藝、氣相沉積工藝等中的至少一種來(lái)沉積鈦層。可以在鈦層上沉積其它層，其中其它層可以支撐后續(xù)的組裝工藝(例如擴(kuò)散焊接)和/或?qū)逾g化。在一個(gè)示例中，其它層例如可以包括錫-銀(SnAg)。
[0068]導(dǎo)電材料7可以布置在半導(dǎo)體晶片8之上以及介電材料6之上，使得半導(dǎo)體晶片8在底切17的位置處可以從導(dǎo)電材料7露出。在底切17位置處缺少導(dǎo)電材料7可能導(dǎo)致預(yù)定斷裂點(diǎn)，該預(yù)定斷裂點(diǎn)可以支撐后續(xù)例如通過(guò)施加圖3H的技術(shù)來(lái)分離半導(dǎo)體芯片的步驟。
[0069]在圖4D中，例如可以借助于稀釋的HF (氫氟酸)濕法刻蝕工藝來(lái)去除布置在其上的介電材料6和導(dǎo)電材料7。
[0070]可以執(zhí)行其他方法步驟(未示出)，例如結(jié)合圖3G至圖3H所述的方法步驟中的一個(gè)或多個(gè)步驟。
[0071]在圖4E中，圖示了在半導(dǎo)體晶片8的分離之后得到的分離器件400，其中底切結(jié)構(gòu)可以分別布置在器件400的背側(cè)的左側(cè)和右側(cè)上的外圍區(qū)域處。
[0072]圖5A至圖5E示意性地圖示了根據(jù)本公開(kāi)的用于制造器件500的方法。器件500可以視為圖1的器件100和由圖2A至圖2C的方法制造的器件的實(shí)現(xiàn)。此外，器件500可以視為下述器件600和700的實(shí)現(xiàn)。器件500的細(xì)節(jié)因而可以類(lèi)似地應(yīng)用于根據(jù)本公開(kāi)的所有其它器件。此外，圖5A至圖5E所示的方法可以視為圖2A至圖2C所示的方法的實(shí)現(xiàn)。下述制造方法的細(xì)節(jié)因此可以類(lèi)似地應(yīng)用于圖2A至圖2C的方法。[0073]在圖5A中，可以提供類(lèi)似于圖3D的器件。可以在例如結(jié)合圖3A至圖3D所述的方法步驟的一個(gè)或多個(gè)步驟之前執(zhí)行其他方法步驟。
[0074]在圖5B中，第一導(dǎo)電材料7A沉積在半導(dǎo)體晶片8的背側(cè)3上，其中可以使用上述任意合適材料和/或技術(shù)。可以使用第一導(dǎo)電層7A作為稍后執(zhí)行的非電解電鍍工藝的基礎(chǔ)層。在一個(gè)不例中，第一導(dǎo)電材料7A例如可以包括招層。在沉積了第一導(dǎo)電材料7A之后，可以在下方布置的介電材料6的位置處在第一導(dǎo)電材料7A中形成升起物(或臺(tái)階)18。
[0075]在圖5C中，例如可以借助于光刻工藝對(duì)第一導(dǎo)電材料7A進(jìn)行構(gòu)圖。可以在介電材料6的位置處對(duì)第一導(dǎo)電材料7A進(jìn)行開(kāi)孔，使得介電材料6至少可以部分地露出。介電材料6的露出和/或升起物18可以用作用于在半導(dǎo)體晶片8的非透明背側(cè)上對(duì)準(zhǔn)光刻掩膜的識(shí)別標(biāo)記。例如，這樣的對(duì)準(zhǔn)在當(dāng)基于紅外分析并且從半導(dǎo)體晶片8的前側(cè)2執(zhí)行的對(duì)準(zhǔn)不可能時(shí)可以是有用的，因?yàn)檩d體13對(duì)于紅外輻射不透明。
[0076]在圖中，可以在第一導(dǎo)電材料7A之上沉積第二導(dǎo)電材料7B，其中可以使用之前描述的任意合適材料和/或技術(shù)。例如，第二導(dǎo)電材料7B可以是基于銅的或基于鎳的，并且可以借助于非電解電鍍工藝來(lái)沉積。在沉積第二導(dǎo)電材料7B之后,介電材料6的至少一部分可以保持露出。在圖中，與半導(dǎo)體晶片8遠(yuǎn)離面對(duì)的介電材料6的表面和與半導(dǎo)體芯片遠(yuǎn)離面對(duì)的導(dǎo)電材料7A和7B的表面可以具有不同的水平面。通過(guò)施加第二導(dǎo)電材料7B，可以實(shí)現(xiàn)敏感層(例如由銅制成)的側(cè)壁鈍化，使得可以避免銅-硅(CuSi )形成的風(fēng)險(xiǎn)。
[0077]在圖5E中，圖示了在半導(dǎo)體晶片8的分離之后得到的分離器件500，其中介電材料6可以分別布置在器件500的背側(cè)的左側(cè)和右側(cè)上的外圍區(qū)域之上。
[0078]圖6示意性地圖示了根據(jù)本公開(kāi)的器件600的截面圖。器件600包括半導(dǎo)體芯片1，半導(dǎo)體芯片I包括第一主面2和第二主面3，其中第二主面3為半導(dǎo)體芯片I的背側(cè)。第二主面3包括第一區(qū)域4和第二區(qū)域5，其中第二區(qū)域5為第二主面3的外圍區(qū)域。半導(dǎo)體芯片I的在第一區(qū)域4處的材料結(jié)構(gòu)19不同于半導(dǎo)體芯片I的在第二區(qū)域5處的材料結(jié)構(gòu)20。圖6的器件600類(lèi)似于通過(guò)前側(cè)描述的方法制造的器件。因而結(jié)合前側(cè)的圖給出的論述也可以適用于器件600。
[0079]圖7示意性地圖示了根據(jù)本公開(kāi)的器件700的截面圖。器件700包括半導(dǎo)體芯片1，半導(dǎo)體芯片I包括第一主面2和第二主面3，其中第二主面3為半導(dǎo)體芯片I的背側(cè)。第二主面3包括第一區(qū)域4和第二區(qū)域5，其中第二區(qū)域5為第二主面3的外圍區(qū)域。第一區(qū)域4的水平面不同于第二區(qū)域5的水平面。在圖7中，不同的水平面由臺(tái)階21指示。然而，應(yīng)理解到的是，區(qū)域的水平面之間的不同和/或轉(zhuǎn)變可以是任意形狀或形式的。器件700進(jìn)一步包括布置在第一區(qū)域4之上的導(dǎo)電材料7。圖7的器件700類(lèi)似于前述方法制造的器件。結(jié)合前述圖給出的論述因而也可以適用于器件700。
[0080]盡管已經(jīng)關(guān)于若干實(shí)現(xiàn)中的僅一種實(shí)現(xiàn)公開(kāi)了本發(fā)明的具體特征或方面，但這樣的特征或方面可以與可期望和有利于任意給定或具體應(yīng)用的其它實(shí)現(xiàn)的一個(gè)或多個(gè)其它特征或方面進(jìn)行組合。而且，就在詳細(xì)描述或權(quán)利要求書(shū)中使用術(shù)語(yǔ)“包括”、“具有”、“有”或其其它變型而言，旨在于將這樣的術(shù)語(yǔ)包含于類(lèi)似術(shù)語(yǔ)“包含”的方式中。而且，術(shù)語(yǔ)“示例性”僅意味著作為示例，而不是最佳或最好的。也應(yīng)意識(shí)到，為簡(jiǎn)便和易于理解的目的，將這里描述的特征和/或元件關(guān)于彼此圖示為特定尺寸，并且實(shí)際尺寸可以與這里圖示的基本不同。[0081]盡管這里圖示和描述了特定實(shí)施例，但本領(lǐng)域普通技術(shù)人員將意識(shí)到，各種備選和/或等同實(shí)現(xiàn)方案可以替代所示和所述的特定方面，而不脫離本發(fā)明的范圍。本申請(qǐng)旨在于覆蓋這里論述的特定方面的任意修改或變型。因此，旨在于使本發(fā)明僅受權(quán)利要求及其等同方案限制。
【權(quán)利要求】
1.一種器件，包括: 半導(dǎo)體芯片，包括第一主面和第二主面，所述第二主面為所述半導(dǎo)體芯片的背側(cè)，其中所述第二主面包括第一區(qū)域和第二區(qū)域，所述第二區(qū)域?yàn)樗龅诙髅娴耐鈬鷧^(qū)域； 介電材料，布置在所述第二區(qū)域之上；以及 導(dǎo)電材料，布置在所述第一區(qū)域之上。
2.根據(jù)權(quán)利要求1所述的器件，其中所述第一主面包括摻雜區(qū)域、電學(xué)部件和集成電路中的至少一個(gè)。
3.根據(jù)權(quán)利要求1所述的器件，其中所述第一區(qū)域具有為所述第二主面的整個(gè)區(qū)域的至少80%的區(qū)域。
4.根據(jù)權(quán)利要求1所述的器件，其中所述半導(dǎo)體芯片的在所述第一區(qū)域處的水平面不同于所述半導(dǎo)體芯片的在所述第二區(qū)域處的水平面。
5.根據(jù)權(quán)利要求1所述的器件，其中所述介電材料的面向遠(yuǎn)離所述半導(dǎo)體芯片的表面和所述導(dǎo)電材料的面向遠(yuǎn)離所述半導(dǎo)體芯片的表面被布置在共同平面中。
6.根據(jù)權(quán)利要求1所述的器件，其中所述介電材料的面向遠(yuǎn)離所述半導(dǎo)體芯片的表面和所述導(dǎo)電材料的面向遠(yuǎn)離所述半導(dǎo)體芯片的表面具有不同的水平面。
7.根據(jù)權(quán)利要求1所述的器件，進(jìn)一步包括布置在所述第二區(qū)域下方的底切。
8.根據(jù)權(quán)利要求1所述的器件，其中所述介電材料包括聚合物、氮化物、氧化物或低溫氧化物。
9.根據(jù)權(quán)利要求1所述的器件，其中所述介電材料包括具有寬度在10微米和30微米之間的條帶。
10.根據(jù)權(quán)利要求1所述的器件，其中所述導(dǎo)電材料包括金屬漿料。
11.根據(jù)權(quán)利要求1所述的器件，其中所述導(dǎo)電材料包括多個(gè)導(dǎo)電層的堆疊。
12.根據(jù)權(quán)利要求1所述的器件，其中所述半導(dǎo)體芯片包括功率半導(dǎo)體芯片，并且所述導(dǎo)電材料電耦合到所述功率半導(dǎo)體芯片的電極。
13.一種器件，包括: 半導(dǎo)體芯片，包括第一主面和第二主面； 其中所述第二主面為所述半導(dǎo)體芯片的背側(cè)； 其中所述第二主面包括第一區(qū)域和第二區(qū)域，所述第二區(qū)域?yàn)樗龅诙髅娴耐鈬鷧^(qū)域；以及 其中所述半導(dǎo)體芯片在所述第一區(qū)域處的材料結(jié)構(gòu)不同于所述半導(dǎo)體芯片在所述第二區(qū)域處的材料結(jié)構(gòu)。
14.根據(jù)權(quán)利要求13所述的器件，其中所述半導(dǎo)體芯片在所述第一區(qū)域處的材料結(jié)構(gòu)包括第一晶體結(jié)構(gòu)，并且所述半導(dǎo)體芯片在所述第二區(qū)域處的材料結(jié)構(gòu)包括不同于所述第一晶體結(jié)構(gòu)的第二晶體結(jié)構(gòu)。
15.根據(jù)權(quán)利要求13所述的器件，其中所述半導(dǎo)體芯片在所述第一區(qū)域處的材料結(jié)構(gòu)基本為單晶，并且所述半導(dǎo)體芯片在所述第二區(qū)域處的材料結(jié)構(gòu)基本為多晶。
16.根據(jù)權(quán)利要求13所述的器件，進(jìn)一步包括布置在所述第一區(qū)域之上的導(dǎo)電材料。
17.一種器件，包括: 半導(dǎo)體芯片，包括第一主面和第二主面，所述第二主面為所述半導(dǎo)體芯片的背側(cè)，其中所述第二主面包括第一區(qū)域和第二區(qū)域，所述第二區(qū)域?yàn)樗龅诙髅娴耐鈬鷧^(qū)域，并且其中所述第一區(qū)域的水平面不同于所述第二區(qū)域的水平面；以及 導(dǎo)電材料，布置在所述第一區(qū)域之上。
18.一種方法，包括: 提供半導(dǎo)體晶片，所述半導(dǎo)體晶片包括第一主面和第二主面，其中所述第二主面為所述半導(dǎo)體晶片的背側(cè)； 激光切片所述半導(dǎo)體晶片；以及 在激光切片所述半導(dǎo)體晶片之后，將導(dǎo)電材料布置在所述第二主面之上。
19.根據(jù)權(quán)利要求18所述的方法，其中: 所述第一主面包括第一裸片、第二裸片和布置在所述第一裸片和所述第二裸片之間的外圍區(qū)域， 所述第二主面包括第一區(qū)域和第二區(qū)域，所述第一區(qū)域與所述第一裸片和所述第二裸片相對(duì)布置，所述第二區(qū)域與所述外圍區(qū)域相對(duì)布置，以及 所述導(dǎo)電材料布置在所述第一區(qū)域之上。
20.根據(jù)權(quán)利要求19所述的方法，進(jìn)一步包括:在布置所述導(dǎo)電材料之前，將介電材料布置在所述第一區(qū)域和所述第二區(qū)域之上。
21.根據(jù)權(quán)利要求20所述的方法，進(jìn)一步包括:增加在所述第二區(qū)域之上的介電材料的密度。
22.根據(jù)權(quán)利要求21所述的方法，其中增加在所述第二區(qū)域之上的介電材料的密度包括使用激光輻射處理所述第二區(qū)域之上的介電材料。
23.根據(jù)權(quán)利要求21所述的方法，進(jìn)一步包括去除在所述第一區(qū)域之上的具有增加的密度的介電材料。
24.根據(jù)權(quán)利要求20所述的方法，其中將所述導(dǎo)電材料布置在所述第一區(qū)域之上，使得所述介電材料的面向遠(yuǎn)離所述半導(dǎo)體晶片的表面和所述導(dǎo)電材料的面向遠(yuǎn)離所述半導(dǎo)體晶片的表面被布置在共同平面中。
25.根據(jù)權(quán)利要求20所述的方法，進(jìn)一步包括:在布置所述導(dǎo)電材料之前，去除所述半導(dǎo)體晶片的半導(dǎo)體材料，使得在所述第二區(qū)域下方形成底切。
26.根據(jù)權(quán)利要求25所述的方法，其中將所述導(dǎo)電材料布置在所述第一區(qū)域之上和所述第二區(qū)域之上，使得所述半導(dǎo)體晶片在所述底切的位置處從所述導(dǎo)電材料露出。
27.根據(jù)權(quán)利要求18所述的方法，其中布置所述導(dǎo)電材料包括通過(guò)擠壓、印刷、滴涂、層壓或旋涂布置金屬漿料。
28.根據(jù)權(quán)利要求18所述的方法，進(jìn)一步包括對(duì)所述導(dǎo)電材料進(jìn)行構(gòu)圖。
29.根據(jù)權(quán)利要求28所述的方法，進(jìn)一步包括在所構(gòu)圖的導(dǎo)電材料之上沉積另一導(dǎo)電材料。
【文檔編號(hào)】H01L29/772GK103972072SQ201410045196
【公開(kāi)日】2014年8月6日 申請(qǐng)日期:2014年2月7日 優(yōu)先權(quán)日:2013年2月4日
【發(fā)明者】G·馬克 申請(qǐng)人:英飛凌科技股份有限公司