具有有源內(nèi)插器的集成電路封裝的制作方法
【專利摘要】本發(fā)明涉及具有有源內(nèi)插器的集成電路封裝，一種集成電路封裝可以包括襯底和內(nèi)插器。內(nèi)插器被設(shè)置在襯底上方。內(nèi)插器可以包括用來接收不同的電源信號的嵌入式開關(guān)元件。具有多個邏輯塊的集成電路被設(shè)置在襯底上方。嵌入在內(nèi)插器中的開關(guān)元件可被用來從這些電源信號中選擇電源信號，并且向集成電路中的至少一個電路塊提供所選的電源信號。
【專利說明】具有有源內(nèi)插器的集成電路封裝
[0001]本申請主張于2013年I月29日提交的美國專利申請13 / 752, 808的優(yōu)先權(quán)，該美國專利申請的全文通過引用并入本申請中。
【背景技術(shù)】
[0002]集成電路器件可以包括可被用來執(zhí)行任意各種功能的電路或者邏輯元件。有時，邏輯元件可以根據(jù)其功能或者工作電壓被放置或者分組。集成電路器件因而被分割為不同的邏輯區(qū)和電壓島(voltage island)。
[0003]舉例來說，各電壓島可以工作在不同電壓電平并且可以使用開關(guān)來導通和斷開每一個電壓島。例如，根據(jù)應(yīng)用需求，特定電壓區(qū)或者電壓島可以被導通，而其它電壓區(qū)可以被斷開。還可以使用開關(guān)來調(diào)整邏輯區(qū)的性能或者功率水平，其可以進而減少功率泄漏并且優(yōu)化器件的性能。
[0004]一般可能需要將開關(guān)放置在其相應(yīng)的邏輯區(qū)中。舉例來說，控制具體邏輯區(qū)的開關(guān)一般被放置在該區(qū)域內(nèi)。因此，可能需要充分尺寸的特定區(qū)域的面積以容納開關(guān)的放置。此外，根據(jù)邏輯區(qū)及其相應(yīng)的電源的放置，可能需要足夠大的開關(guān)以緩解潛在的IR壓降(還稱為電壓降落)問題。因此，可以需要為開關(guān)預留集成電路上的額外的面積。

【發(fā)明內(nèi)容】

[0005]本發(fā)明提供一種具有有源內(nèi)插器的集成電路封裝。本發(fā)明的實施例包括可以在各種封裝構(gòu)造中使用的具有嵌入式開關(guān)的內(nèi)插器。
[0006]應(yīng)當理解，能夠以多種方式實施本發(fā)明，例如過程、裝置、系統(tǒng)或器件。下列描述了本發(fā)明的幾個創(chuàng)造性的實施例。
[0007]集成電路(IC)封裝可以包括襯底和內(nèi)插器。內(nèi)插器可以包括多個嵌入式開關(guān)元件并且可以被安裝到襯底上。嵌入式開關(guān)元件可用于接收不同的電源信號。具有多個電路塊的集成電路可以被設(shè)置在內(nèi)插器和襯底的上方。因此，內(nèi)插器中的開關(guān)元件可以選擇電源信號并將其提供至集成電路中的至少一個電路塊。舉例來說，電源信號可以具有不同電壓電平并且可以配置開關(guān)元件用于向特定電路塊提供所選的電壓電平。
[0008]集成電路器件可以包括具有不同邏輯區(qū)的集成電路。一個邏輯區(qū)可以接收一個電源信號，而另一個邏輯區(qū)可以接收不同的電源信號。集成電路器件可以進一步包括具有嵌入式開關(guān)元件的內(nèi)插器。這些開關(guān)元件可以向集成電路中的邏輯區(qū)提供不同的電源信號。例如，不同的電源信號可以包括不同的電壓電平。如此，一個開關(guān)元件可以向特定邏輯區(qū)提供一個電壓電平，而另一個開關(guān)元件可以向不同的邏輯區(qū)提供另一個電壓電平。
[0009]集成電路的制造方法可以包括在內(nèi)插器中形成多個開關(guān)元件。該方法還包括將集成電路安裝到內(nèi)插器上，并且將具有集成電路的內(nèi)插器安裝到封裝襯底上。集成電路可以包括不同的邏輯區(qū)。內(nèi)插器中的開關(guān)元件通過多個互連可以向集成電路中的每個邏輯區(qū)提供所選的電源信號。
[0010]根據(jù)附圖和下列的優(yōu)選實施例的詳細描述，本發(fā)明的進一步的特征、其實質(zhì)和各種優(yōu)勢將更加明顯。
【專利附圖】

【附圖說明】
[0011]圖1示出根據(jù)本發(fā)明的一個實施例的集成電路的簡化框圖。
[0012]圖2是根據(jù)本發(fā)明的實施例的具有集成電路管芯和內(nèi)插器的說明性集成電路封裝的側(cè)視圖。
[0013]圖3A是根據(jù)本發(fā)明的一個實施例的具有設(shè)置在內(nèi)插器上方的兩個集成電路管芯的說明性集成電路封裝的側(cè)視圖。
[0014]圖3B示出根據(jù)本發(fā)明的一個實施例的具有彼此上下堆疊的兩個集成電路管芯和內(nèi)插器的說明性集成電路封裝的側(cè)視圖。
[0015]圖4A示出根據(jù)本發(fā)明的一個實施例的具有開關(guān)元件的內(nèi)插器的更詳細的表示。
[0016]圖4B示出根據(jù)本發(fā)明的一個實施例嵌入在內(nèi)插器中的說明性P型金屬氧化物半導體場效應(yīng)(PMOS)晶體管。
[0017]圖4C示出根據(jù)本發(fā)明的一個實施例嵌入在內(nèi)插器中的說明性二極管。
[0018]圖5A示出根據(jù)本發(fā)明的一個實施例設(shè)置在具有嵌入式開關(guān)電路的內(nèi)插器上方的說明性集成電路。
[0019]圖5B示出根據(jù)本發(fā)明的一個實施例的具有多個晶體管的開關(guān)電路的說明性示例。
[0020]圖6示出根據(jù)本發(fā)明的一個實施例的封裝IC的簡化方法。
【具體實施方式】
[0021]這里提供的說明性實施例包括具有有源內(nèi)插器的集成電路(IC)結(jié)構(gòu)和用于產(chǎn)生這種內(nèi)插器的技術(shù)。
[0022]然而，對本領(lǐng)域技術(shù)人員來說，本示例性實施例也可以在沒有一些或全部這些具體細節(jié)的情況下實施將是明顯的。在其它實例中，為了避免不必要的模糊本實施例，沒有詳細地描述熟知的操作。
[0023]集成電路器件根據(jù)可以加載到其上的不同用戶設(shè)計可以包括工作在不同的電壓電平(例如，不同的電源電壓電平)的邏輯塊。這類邏輯塊可以基于其工作速度、功耗和/或其它電路屬性被分組在一起以形成邏輯區(qū)。由于這些邏輯區(qū)根據(jù)其相應(yīng)的工作狀態(tài)可以需要不同的電壓電平，所以這些邏輯區(qū)有時可被稱作電壓島。因此，可以使用開關(guān)向各個電壓島供應(yīng)不同的電壓電平。然而，如上所述，這些開關(guān)根據(jù)其放置可能經(jīng)歷電壓降。還可能需要IC上的額外空間來容納可能需要的全部開關(guān)。
[0024]實施例中的一個描述具有嵌入式開關(guān)的內(nèi)插器，嵌入式開關(guān)可被用來控制不同的電壓電平或者向IC上的各個邏輯區(qū)供應(yīng)這些不同的電壓電平。IC可以被安裝在內(nèi)插器上并且邏輯區(qū)可以向內(nèi)插器中的開關(guān)提供控制信號。根據(jù)從相應(yīng)的邏輯區(qū)接收的控制信號，開關(guān)可以被使能或者禁用以向相應(yīng)的邏輯區(qū)提供不同的電源信號或者電壓電平。在一個實施例中，內(nèi)插器可以包括具有耦合至IC的嵌入式無源器件或嵌入式有源器件(例如，開關(guān)、二極管、電容器等)的中間襯底層。在本文中可以使用不同的封裝構(gòu)造。舉例來說，不止一個IC可以耦合至內(nèi)插器，并且內(nèi)插器中的開關(guān)可被用來控制至少一個耦合至該內(nèi)插器的IC的電力。
[0025]圖1意在說明而非限制，其示出根據(jù)本發(fā)明的一個實施例的IC100的簡化框圖。IC100包括核心邏輯區(qū)115和輸入-輸出元件110。其它輔助電路例如用于時鐘生成和計時的鎖相環(huán)(PLL) 125可以位于核心邏輯區(qū)115的外部(例如，位于IC100的拐角處并鄰近輸入-輸出元件110，或位于集成電路100上的任何其他期望的位置)。
[0026]在圖1的實施例中，輸入-輸出元件110可以包括將IC100連接至其它外部組件(圖1中未示出)的輸入-輸出緩沖器。因此，IClOO可以在輸入-輸出元件110處從外部電路接收信號，并且可以將該信號從輸入-輸出元件110路由至核心邏輯區(qū)115或IC100內(nèi)的其它邏輯塊。核心邏輯區(qū)115以及IC100內(nèi)的其它邏輯塊可以基于所接收的信號來執(zhí)行功能。
[0027]可以用邏輯單元(其可以包括“邏輯元件”(LE)等電路)填充核心邏輯區(qū)115。LE可以包括基于查找表的邏輯區(qū)，并且LE可以被分組成“邏輯陣列塊”(LAB)。LE和各組LE或LAB可以被配置為執(zhí)行用戶期望的邏輯功能。加載到配置存儲器中的配置數(shù)據(jù)可以被用來產(chǎn)生控制信號，控制信號配置LE和各組LE以及LAB以執(zhí)行所期望的邏輯功能。
[0028]在圖1的實施例中，核心邏輯區(qū)115中的LE可以根據(jù)其功耗和工作速度被分組。舉例來說，低功率電路塊(或者耦合至相對較低的電壓的電路塊)可以被分組在一起以形成電壓島117A和117B，高速電路塊(高速電路塊可能一般需要由與低速電路塊相比更高的電壓供電)可以類似地被分組以形成高速島118，并且空閑電路塊119可以在其自身形成另一個電壓島。應(yīng)當理解，盡管僅僅示出了幾個邏輯區(qū)(例如，電壓島或者邏輯區(qū)117AU17B、118和空閑電路塊119)，但是在本文中可以將更少或者更多的電路塊分組到一起以形成不同的邏輯區(qū)或者電壓島。
[0029]圖2是根據(jù)本發(fā)明的實施例具有IC管芯202和放置在IC管芯202和襯底220之間的內(nèi)插器210的說明性IC封裝200的側(cè)視截面圖。IC管芯202與內(nèi)插器210 —起可以被設(shè)置在襯底220上方并且可以由鑄?；衔?18包封IC封裝200。在一個實施例中，襯底220可以是通過焊球224將IC管芯202和內(nèi)插器210耦合至外部電路的封裝襯底。
[0030]在圖2的實施例中，IC管芯202可以是在其一側(cè)具有多個微凸塊206的倒裝芯片管芯，這些微凸塊206用于IC管芯202和內(nèi)插器206之間的信號傳輸。IC管芯202可以類似于圖1的IC100，該管芯可以包括使用內(nèi)插器210被提供有不同電源信號的各個電壓島或者邏輯區(qū)204A-204D (該細節(jié)將參照圖5A和圖5B在后續(xù)段落中進行描述)。內(nèi)插器210被安裝在襯底220上并且可以通過在內(nèi)插器210的一面上的封裝凸塊214在內(nèi)插器210和襯底220之間傳輸信號。
[0031]內(nèi)插器210可以是具有嵌入式開關(guān)元件212的智能內(nèi)插器(例如，具有諸如開關(guān)和二極管的嵌入式有源兀件的內(nèi)插器)。在一個實施例中，嵌入在內(nèi)插器210中的開關(guān)兀件212可被用來向IC管芯202中的邏輯區(qū)或者電壓島204A-204D中的每一個提供不同的電源信號(例如，不同的電壓電平)。例如，電壓島204A可以是低功率邏輯區(qū)并且電壓島204B可以是空閑邏輯區(qū)。因此，內(nèi)插器210中的開關(guān)元件212可被用來向電壓島204A和204B(以及204C和204D)供應(yīng)不同的電源信號或者電壓電平。
[0032]圖3A是根據(jù)本發(fā)明的一個實施例的具有設(shè)置在內(nèi)插器210上方的兩個IC管芯202A和202B的說明性IC封裝300的側(cè)視截面圖。包括安裝在內(nèi)插器上的多個集成電路管芯的集成電路封裝有時可被稱作2.5D封裝。應(yīng)當理解，IC封裝300可以與圖2的IC封裝200相似，因此，為了簡潔，以上已經(jīng)描述的元件(例如，襯底220、焊球224、封裝凸塊214等)將不再詳細描述。
[0033]圖3A中所示的IC封裝構(gòu)造一般可被稱為2.5D封裝構(gòu)造。如圖3A的實施例中所示，IC封裝300包括彼此相鄰放置的IC管芯202A和202B。應(yīng)當理解，IC管芯202A和202B可以是相同的IC管芯或者可以是不同的管芯。在一個實施例中，IC管芯202A和202B中的每個可以具有工作在不同電壓電平的多個邏輯區(qū)(分別為204A-204B和204W-204Z)。因此，內(nèi)插器210中的開關(guān)元件212可被用來向IC管芯202A和202B中的相應(yīng)的電壓區(qū)(分別為204A-204B和204W-204Z)供應(yīng)不同的電壓電平。
[0034]圖3B示出根據(jù)本發(fā)明的一個實施例的具有堆疊在內(nèi)插器210上方的IC管芯302A和302B的說明性IC封裝350的側(cè)視圖。應(yīng)當理解，堆疊構(gòu)造諸如IC封裝350 —般可被稱為三維(3D) IC封裝(例如，具有彼此上下垂直堆疊的IC管芯的IC封裝)。應(yīng)當理解，IC管芯302A可以包括從IC管芯302A的一面延伸到另一個面的穿透娃(through-silicon)通孔(圖3B中未示出)，該穿透硅通孔用于IC管芯302A和302B之間的信號傳輸。在圖3B的實施例中，內(nèi)插器210 (具有嵌入式開關(guān)元件212)被放置在IC管芯302A和襯底220之間。另一個管芯(例如，IC管芯302B)可以被堆疊在IC管芯302A的頂部。
[0035]在一個實施例中，嵌入在內(nèi)插器210中的開關(guān)元件212可被用來控制IC管芯302A內(nèi)的電壓島(例如，電壓島304A-304D)或者IC管芯302B內(nèi)的電壓島(例如，電壓島304W-304Z)。應(yīng)當理解，盡管圖3B的實施例中僅示出兩個IC管芯302A和302B，但是附加IC管芯可以類似地被堆疊在3D IC封裝中。本文中還可以使用與內(nèi)插器210類似的具有嵌入式元件的附加內(nèi)插器。例如，附加內(nèi)插器可以被設(shè)置在IC管芯302A上方和IC管芯302B下方(例如，夾在IC管芯302A和302B之間)。
[0036]圖4A示出根據(jù)本發(fā)明的一個實施例的具有一個開關(guān)元件(例如，開關(guān)元件212)的內(nèi)插器(例如，內(nèi)插器210)的更詳細的表示。在圖4A的實施例中，內(nèi)插器210包括再分布(傳導)層215和襯底層217 (例如P型襯底)。具有微凸塊206的IC管芯202被設(shè)置在內(nèi)插器210上方。該圖示出在IC管芯202中的控制電路402。控制電路402可以是多個電壓區(qū)(類似于圖2的實施例中的電壓區(qū)204A-204D，圖4A中未示出)中的一個電壓區(qū)中的控制電路，該控制電路用來從IC管芯202向內(nèi)插器210中的開關(guān)元件212提供適合的控制信號。應(yīng)當理解，盡管僅僅在圖4A的實施例中僅示出一個開關(guān)元件212，但是在內(nèi)插器210中可以包括多個開關(guān)元件212用于向IC管芯202中的不同的電壓島或者邏輯區(qū)提供不同的電壓電平。因此，諸如控制電路402的一個或多個控制電路可被用來控制IC管芯202中的不同的開關(guān)元件。
[0037]傳導層215可以包括一個或多個金屬互連層?？梢栽诮饘倩ミB層中形成互連412 (例如，在一個或多個金屬互連層中利用通孔將一個金屬層連接到另一個金屬層來形成路徑)。來自IC管芯202中的控制電路402的控制信號通過傳導層215中的互連412傳輸?shù)介_關(guān)元件212。在一個實施例中，開關(guān)元件212可以是直接放置在IC管芯202中的對應(yīng)的電壓島或者控制電路402下方的P型金屬氧化物半導體場效應(yīng)(PMOS)晶體管。在另一個實施例中，開關(guān)元件212可以由N型金屬氧化物半導體場效應(yīng)(NMOS)晶體管形成。然而，為了將NMOS晶體管的柵極驅(qū)動至高電平，可能需要相對較高的電壓(與將PMOS晶體管的柵極驅(qū)動至高電平所需的電壓相比)。應(yīng)當理解，開關(guān)元件212可以足夠大以最小化由于開關(guān)晶體管的溝道電阻導致的潛在的IR壓降。襯底層217可以包括多個穿透硅通孔(TSV) 213，這些穿透硅通孔提供從再分布或傳導層215到內(nèi)插器210的底表面處的封裝凸塊214的垂直電連接。
[0038]圖4B示出根據(jù)本發(fā)明的一個實施例的嵌入在內(nèi)插器中的說明性PMOS晶體管450。應(yīng)當理解，圖4B示出內(nèi)插器(例如，圖4A的內(nèi)插器210)的襯底層217。在圖4B的實施例中，在內(nèi)插器的襯底層217中可以形成N阱區(qū)417。在形成N阱區(qū)417之后可以形成淺槽隔離(STI)區(qū) 405。
[0039]可以在已經(jīng)形成STI區(qū)405之后在N阱區(qū)417上方蝕刻柵氧化層(例如，氧化硅層)412和多晶硅層414。應(yīng)當理解，柵氧化層412和多晶硅層414可以在PMOS晶體管450中形成柵極疊層。N阱區(qū)417在蝕刻柵極疊層之后可以摻雜P型摻雜劑427和η型摻雜劑437。在N阱區(qū)417上方形成針對源極端、柵極端、漏極端和主體端的接觸件444。在一個實施例中，PMOS晶體管450可用作開關(guān)元件(例如，圖4Α的開關(guān)元件212)。應(yīng)當理解，盡管在圖4Β的實施例中示出PMOS晶體管450，但是可以在內(nèi)插器中形成其它類型的電路或者器件(例如，匪OS晶體管、微機電開關(guān)、去耦電容器、二極管等)。例如，為了形成去耦電容器，晶體管450的源極端、漏極端和主體端可以被連接在一起作為單個端子。
[0040]各種類型的器件或者電路可以嵌入在內(nèi)插器(例如圖2、圖3Α、圖3Β和圖4Α的內(nèi)插器210)中。圖4C示出根據(jù)本發(fā)明的一個實施例的嵌入在內(nèi)插器中的說明性二極管490。在圖4C的實施例中，在內(nèi)插器的襯底層217中可以形成N阱區(qū)417。N阱區(qū)417可以摻雜ρ型摻雜劑427和η型摻雜劑437。在N阱區(qū)417上方形成針對二極管490兩端Vl和V2的接觸件444。
[0041]圖5Α不出根據(jù)本發(fā)明的一個實施例的設(shè)置在具有嵌入式開關(guān)電路512Α-512Ε的內(nèi)插器上方的說明性IC502。在一個實施例中，IC502可以包括根據(jù)其功耗進行分組的電路塊。例如，空閑電路塊可以被分組到一起以形成空閑區(qū)(例如，空閑區(qū)504Α和504D)，高速電路塊可以被分組到一起以形成高速邏輯區(qū)(例如，高速區(qū)504Β)，并且低功率塊可以類似地被分組到一起以形成低功率邏輯區(qū)(例如，504C和504Ε)。在另一個實施例中，可以根據(jù)電路塊的功能對電路塊進行分組。例如，一個電壓島可以由一組數(shù)字信號處理(DSP)塊形成，另一個電壓島可以由一組輸入-輸出塊形成，而又一個個電壓島可以由一組存儲器模塊形成。
[0042]在圖5Α的實施例中，邏輯區(qū)504Α-504Ε中的每個可以包括控制電路(例如，分別為控制電路508Α-508Ε)?？刂齐娐?08Α-508Ε可以接收來自各種源(例如，配置隨機存取存儲器、所使用的輸入、其它控制電路、預定電壓電平等)的配置信號。因此，配置信號可以作為控制信號傳輸至相應(yīng)的開關(guān)電路512Α-512Ε(例如，用于激活或者使能開關(guān)電路中的各晶體管)。因此，開關(guān)電路512Α-512Ε可以基于來自相應(yīng)控制電路508Α-508Ε的控制信號向?qū)?yīng)的邏輯區(qū)504Α-504Ε提供合適的電源信號(例如，電壓電平)。
[0043]圖5Β示出根據(jù)本發(fā)明的一個實施例的具有多個晶體管的開關(guān)電路512說明性示例。在圖5Β的實施例中，開關(guān)電路512包括四個PMOS晶體管551A-551D，每個PMOS晶體管具有耦合至控制電路508的柵極端。PMOS晶體管551A-551D中每個的源極-漏極端可以耦合用于接收電源信號(例如，不同的電壓電平)。[0044]在圖5B的示例中，PMOS晶體管551A的源極-漏極端耦合用于接收I伏，而PMOS晶體管551B的源極-漏極端耦合用于接收最低電壓電平。因此，PMOS晶體管551C的源極-漏極端可以耦合用于接收過驅(qū)動電壓(例如，1.1V)，并且PMOS晶體管551D的源極-漏極端可以耦合用于接收欠驅(qū)動電壓(例如，0.9V)。PMOS晶體管551A-551D中每個的另一個源極-漏極端耦合至IC(例如，圖5A的IC502)上其對應(yīng)的電壓島或者邏輯區(qū)。應(yīng)當理解，開關(guān)電路512可以表示圖5A中的開關(guān)電路512A-512E中的任一個，并且控制電路508可以表示IC502中的控制電路508A-508E中的任一個。
[0045]舉例來說，響應(yīng)于接收自圖5A的控制電路508A的控制信號，開關(guān)電路512B中的PMOS晶體管551B可以被導通，而PMOS晶體管551A、551C和551D可以被斷開(例如，在任意給定時刻僅使能一個傳輸晶體管)。另舉一例來說，響應(yīng)于從圖5A的控制電路508C接收的控制信號，開關(guān)電路512C中的PMOS晶體管551C可以被導通，而PMOS晶體管551A、551B和551D可以被斷開使得可以將合適的電源信號(例如，欠驅(qū)動電壓電平，0.9V)供應(yīng)到圖5A的邏輯區(qū)或者電壓島504C。應(yīng)當理解，開關(guān)電路512中的每個PMOS晶體管551A-551D可以從各種電源(例如，穩(wěn)壓器電路、來自其它邏輯塊的輸出、外部電路等)接收不同的電源信號或者電壓電平。
[0046]圖6示出根據(jù)本發(fā)明的一個實施例的封裝IC的簡化方法600。在步驟610處，在內(nèi)插器中形成開關(guān)元件。如此形成的內(nèi)插器可以類似于圖2、圖3A、圖3B和圖4A的實施例的內(nèi)插器210。嵌入在內(nèi)插器中的開關(guān)元件可以由晶體管或者二極管(例如，圖4B的晶體管450和圖4C的二極管490)形成。在步驟620處，IC被安裝到內(nèi)插器上，在步驟630處，內(nèi)插器(以及IC)被安裝到封裝襯底上。在一個實施例中，IC可以包括被分組到一起用于形成不同邏輯區(qū)或者電壓島的多個電路塊(例如，圖1的IC100)。應(yīng)當理解，在圖6的實施例中以具體順序示出方法600中的步驟，但是可以調(diào)整所描述的步驟使得這些步驟在不同的時刻發(fā)生。例如，根據(jù)不同的制造需求或處理需求，內(nèi)插器可以被安裝在襯底上(IC未安裝)。在已經(jīng)將內(nèi)插器安裝在襯底上之后，隨后可以接著將IC安裝在內(nèi)插器上。
[0047]盡管在方法600中僅提到一個1C，但是附加IC管芯和內(nèi)插器(具有或者不具有嵌入式器件)可以被包括在IC封裝中。例如，附加IC管芯可以與在步驟630處已經(jīng)安裝在內(nèi)插器上的IC管芯(例如，圖3A的IC管芯202A和202B)相鄰放置。附加IC管芯還可以包括多個邏輯區(qū)或者電壓島，并且嵌入式開關(guān)元件可以向兩個IC管芯中的不同的邏輯區(qū)提供合適的電源信號。類似于圖3B的IC封裝350的構(gòu)造，附加IC管芯還可以彼此上下堆疊，并且嵌入式開關(guān)元件可以向堆疊的IC管芯提供不同電源信號(根據(jù)需要)。
[0048]應(yīng)當理解，盡管圖2、圖3A、圖3B和圖4A的實施例中示出具體的構(gòu)造，在本文中可以采用不同的構(gòu)造。應(yīng)當理解，在圖2、圖3A、圖3B和圖4A的示例性圖例中提供了具有球柵陣列的倒裝芯片封裝。然而，并非意在限制使用倒裝芯片球柵陣列IC封裝，因為這里描述的技術(shù)可以應(yīng)用于其它封裝構(gòu)造(例如，具有散熱器的球柵陣列(HSBGA)、低剖面球柵陣列(LBGA)、薄體精密球柵陣列(TFBGA)、倒裝芯片級封裝(FCCSP)等)。
[0049]這里所描述的方法和裝置可以被并入任何合適的電路中。例如，所述方法和裝置也可以被并入多種類型的器件中，例如微處理器或其它集成電路。示例性集成電路包括可編程陣列邏輯(PAL)、可編程邏輯陣列(PLA)、現(xiàn)場可編程邏輯陣列(FPLA)、電可編程邏輯器件(EPLD)、電可擦除可編程邏輯器件(EEPLD)、邏輯單元陣列(PCA)、現(xiàn)場可編程門陣列(FPGA)、專用標準產(chǎn)品(ASSP)、專用集成電路(ASIC)，以上僅舉幾例。
[0050]這里所描述的可編程邏輯器件可以是包含一個或更多下列組件的數(shù)據(jù)處理系統(tǒng)的一部分:處理器、存儲器、I / O電路系統(tǒng)以及外圍器件。該數(shù)據(jù)處理系統(tǒng)可以用于廣泛的應(yīng)用中，例如計算機聯(lián)網(wǎng)、數(shù)據(jù)聯(lián)網(wǎng)、儀表、視頻處理、數(shù)字信號處理或希望使用可編程或可重新編程邏輯的優(yōu)勢的任何合適的其它應(yīng)用?？删幊踢壿嬈骷梢员挥脕韴?zhí)行各種不同的邏輯功能。例如，可編程邏輯器件可以被配置為與系統(tǒng)處理器合作工作的處理器或控制器?？删幊踢壿嬈骷部梢员挥脕碜鳛橹俨闷?，用于仲裁對數(shù)據(jù)處理系統(tǒng)中的共享資源的訪問。在又一實施例中，可編程邏輯器件可以被配置為處理器和系統(tǒng)中的一個其它組件之間的接口。在一個實施例中，可編程邏輯器件可以是受讓人所擁有的器件家族中的一個。
[0051]雖然以具體順序描述了方法操作，然而應(yīng)當理解，可以在所描述的操作之間執(zhí)行其它操作，可以調(diào)整所描述的操作，使得這些操作在稍微不同的時間發(fā)生，或者可以將所描述的操作分布在允許處理操作以與處理相關(guān)聯(lián)的不同間隔內(nèi)發(fā)生的系統(tǒng)中，只要以期望的方式執(zhí)行覆蓋操作的處理。
[0052]附加實施例
[0053]附加實施例1.一種集成電路封裝，該集成電路封裝包括:襯底；內(nèi)插器，其具有設(shè)置在襯底上方的多個嵌入式開關(guān)元件，其中嵌入式開關(guān)元件可操作用于接收多個電源信號；以及集成電路，其具有設(shè)置在襯底上方的多個電路塊，其中多個嵌入式開關(guān)元件可操作用于向多個電路塊中的至少一個電路塊提供多個電源信號中所選的電源信號。
[0054]附加實施例2.根據(jù)附加實施例1所限定的集成電路封裝，其中多個電路塊中的每個電路塊包括控制電路，該控制電路可操作用于控制來自多個嵌入式開關(guān)元件中的至少一個嵌入式開關(guān)元件。
[0055]附加實施例3.根據(jù)附加實施例2所限定的集成電路封裝，其中多個嵌入式開關(guān)元件包括多個晶體管，該多個晶體管中的每個晶體管具有被耦合以接收多個電源信號中的電源信號的源極-漏極端，并且其中每個控制電路可操作用于控制多個嵌入式開關(guān)元件中的相應(yīng)的一組嵌入式開關(guān)元件。
[0056]附加實施例4.根據(jù)附加實施例3所限定的集成電路封裝，其中控制電路可操作用于向多個晶體管中的至少一個晶體管的柵極提供控制信號，并且其中控制電路可操作用于使用控制信號激活晶體管。
[0057]附加實施例5.根據(jù)附加實施例3所限定的集成電路封裝，其中多個晶體管包括多個P型金屬氧化物半導體場效應(yīng)晶體管。
[0058]附加實施例6.根據(jù)附加實施例1所限定的集成電路封裝，其中內(nèi)插器包括襯底層和多個再分布層，其中多個再分布層包括耦合至集成電路的多個互連，其中在襯底層中形成多個嵌入式開關(guān)元件，并且其中多個嵌入式開關(guān)元件通過多個互連耦合至集成電路。
[0059]附加實施例7.根據(jù)附加實施例1所限定的集成電路封裝，該集成電路封裝還包括:設(shè)置在內(nèi)插器上方的附加集成電路，其中內(nèi)插器中的多個開關(guān)元件可操作用于將多個電源信號傳輸至集成電路和附加集成電路。
[0060]附加實施例8.—種集成電路器件，該集成電路器件包括:具有多個邏輯區(qū)的集成電路，其中多個邏輯區(qū)的第一部分可操作用于接收第一電源信號，并且其中多個邏輯區(qū)的第二部分可操作用于接收第二電源信號；以及具有耦合至集成電路的多個開關(guān)元件的內(nèi)插器，其中第一開關(guān)元件可操作用于向多個邏輯區(qū)的第一部分提供第一電源信號，并且其中第二開關(guān)元件可操作用于向多個邏輯區(qū)的第二部分提供第二電源信號。
[0061]附加實施例9.根據(jù)附加實施例8所限定的集成電路器件，其中第一電源信號和第二電源信號分別包括第一電壓電平和第二電壓電平，其中第一開關(guān)元件還可操作用于向多個邏輯區(qū)的第二部分提供第一電源信號，并且其中第二開關(guān)元件還可操作用于向多個邏輯區(qū)的第一部分提供第二電源信號。
[0062]附加實施例10.根據(jù)附加實施例8所限定的集成電路器件，其中多個開關(guān)元件中的每個開關(guān)元件選自于以下組成的群組中:p型金屬氧化物場效應(yīng)晶體管、N型金屬氧化物場效應(yīng)晶體管以及微機電開關(guān)。
[0063]附加實施例11.根據(jù)附加實施例8所限定的集成電路器件，該集成電路器件還包括:多個邏輯區(qū)的第一部分中的第一控制電路；以及多個邏輯區(qū)的第二部分中的第二控制電路，其中第一控制電路和第二控制電路可操作用于選擇性地分別使能第一開關(guān)元件和第二開關(guān)元件。
[0064]附加實施例12.根據(jù)附加實施例11所限定的集成電路器件，其中第一控制電路和第二控制電路可操作用于接收選自于以下組成的群組中的控制信號:配置隨機存取存儲器位、用戶輸入、來自外部電路的輸出信號和預定電壓電平。
[0065]附加實施例13.根據(jù)附加實施例8所限定的集成電路器件，該集成電路器件還包括:耦合至內(nèi)插器層的附加集成電路，其中附加集成電路包括多個附加邏輯區(qū)，其中多個開關(guān)元件可操作用于向附加邏輯區(qū)提供多個電源信號。
[0066]附加實施例14.根據(jù)附加實施例8所限定的集成電路器件，其中內(nèi)插器包括襯底層和多個再分布層，其中多個再分布層包括耦合至集成電路的多個互連，并且其中多個開關(guān)元件被形成在襯底層中。
[0067]附加實施例15.根據(jù)附加實施例14所限定的集成電路器件，其中襯底層包括多個穿透硅通孔，并且其中多個開關(guān)元件通過多個再分布層中的多個互連耦合至集成電路。
[0068]附加實施例16.—種封裝集成電路的方法，該方法包括:在內(nèi)插器中形成多個開關(guān)元件；將內(nèi)插器安裝在封裝襯底上；以及將具有多個邏輯區(qū)的集成電路安裝在內(nèi)插器上，其中多個開關(guān)元件中的每個開關(guān)元件可操作用于通過多個互連向多個邏輯區(qū)提供所選的電源信號。
[0069]附加實施例17.根據(jù)附加實施例16中限定的方法，其中內(nèi)插器包括襯底層和多個再分布層，其中形成多個開關(guān)元件包括:將氧化硅層沉積在襯底層上的介電層上方；將多晶硅層沉積在氧化硅層上方；去除多晶硅層和氧化硅層的一部分以形成至少一個柵極疊層；將源極區(qū)和漏極區(qū)注入到襯底層中；以及在源極區(qū)、漏極區(qū)和至少一個柵極疊層的上方形成多個接觸件。
[0070]附加實施例18.根據(jù)附加實施例17所限定的方法，該方法還包括:將η阱區(qū)注入到襯底中，其中將源極區(qū)和漏極區(qū)注入到襯底層中包括將源極區(qū)和漏極區(qū)注入到η阱區(qū)中。
[0071]附加實施例19.根據(jù)附加實施例16所限定的方法，該方法還包括:將具有多個附加邏輯區(qū)的附加集成電路安裝在內(nèi)插器上，其中多個開關(guān)元件中的每個開關(guān)元件可操作用于通過多個互連向多個附加邏輯區(qū)提供附加的所選的電源信號。[0072]附加實施例20.根據(jù)附加實施例16所限定的方法，該方法還包括:在將內(nèi)插器設(shè)置在封裝襯底上方之前在內(nèi)插器中形成二極管。
[0073]附加實施例21.根據(jù)附加實施例16所限定的方法，該方法還包括:在將內(nèi)插器設(shè)置在封裝襯底上方之前在內(nèi)插器中形成去耦電容器。
[0074]上述僅是本發(fā)明的原理的說明，并且在不脫離本發(fā)明的范圍和精神的情況下，本領(lǐng)域技術(shù)人員能夠進行各種修改。
【權(quán)利要求】
1.一種集成電路封裝，所述集成電路封裝包括: 襯底； 內(nèi)插器，其具有設(shè)置在所述襯底上方的多個嵌入式開關(guān)元件，其中所述多個嵌入式開關(guān)元件接收多個電源信號；以及 集成電路，其具有設(shè)置在所述襯底上方的多個電路塊，其中所述多個嵌入式開關(guān)元件向所述多個電路塊中的至少一個電路塊提供所述多個電源信號中所選的電源信號。
2.根據(jù)權(quán)利要求1所述的集成電路封裝，其中所述多個電路塊中的每個電路塊包括控制電路，所述控制電路控制來自所述多個嵌入式開關(guān)元件中的至少一個嵌入式開關(guān)元件。
3.根據(jù)權(quán)利要求2所述的集成電路封裝，其中所述多個嵌入式開關(guān)元件包括多個晶體管，所述多個晶體管中的每個晶體管具有被耦合以接收所述多個電源信號中的電源信號的源極-漏極端，并且其中每個控制電路控制所述多個嵌入式開關(guān)元件中的相應(yīng)的一組嵌入式開關(guān)元件。
4.根據(jù)權(quán)利要求3所述的集成電路封裝，其中所述控制電路向所述多個晶體管中的至少一個晶體管的柵極提供控制信號，并且其中所述控制電路使用所述控制信號激活所述晶體管。
5.根據(jù)權(quán)利要求3所述的集成電路封裝，其中所述多個晶體管包括多個P型金屬氧化物半導體場效應(yīng)晶體管。
6.根據(jù)權(quán)利要求1所述的集成電路封裝，其中所述內(nèi)插器包括襯底層和多個再分布層，其中所述多個再分布層包括耦合至所述集成電路的多個互連，其中所述多個嵌入式開關(guān)元件被形成在所述襯底層中，并且其中所述多個嵌入式開關(guān)元件通過所述多個互連耦合至所述集成電路。
7.根據(jù)權(quán)利要求1所述的集成電路封裝，所述集成電路封裝還包括: 設(shè)置在所述內(nèi)插器上方的附加集成電路，其中所述內(nèi)插器中的所述多個開關(guān)元件將多個電源信號傳輸至所述集成電路和所述附加集成電路。
8.一種集成電路器件，該集成電路器件包括: 集成電路，其具有多個邏輯區(qū)，其中所述多個邏輯區(qū)的第一部分接收第一電源信號，并且其中所述多個邏輯區(qū)的第二部分接收第二電源信號；以及 內(nèi)插器，其具有耦合至所述集成電路的多個開關(guān)元件，其中第一開關(guān)元件向所述多個邏輯區(qū)的所述第一部分提供所述第一電源信號，并且其中第二開關(guān)元件向所述多個邏輯區(qū)的所述第二部分提供所述第二電源信號。
9.根據(jù)權(quán)利要求8所述的集成電路器件，其中所述第一電源信號和所述第二電源信號分別包括第一電壓電平和第二電壓電平，其中所述第一開關(guān)元件向所述多個邏輯區(qū)的所述第二部分提供所述第一電源信號，并且其中所述第二開關(guān)元件向所述多個邏輯區(qū)的所述第一部分提供所述第二電源信號。
10.根據(jù)權(quán)利要求8所述的集成電路器件，其中所述多個開關(guān)元件中的每個開關(guān)元件選自于以下組成的群組中:P型金屬氧化物場效應(yīng)晶體管、N型金屬氧化物場效應(yīng)晶體管以及微機電開關(guān)。
11.根據(jù)權(quán)利要求8所述的集成電路器件，所述集成電路器件還包括: 所述多個邏輯區(qū)的所述第一部分中的第一控制電路；以及所述多個邏輯區(qū)的所述第二部分中的第二控制電路，其中所述第一控制電路和所述第二控制電路選擇性地分別使能所述第一開關(guān)元件和所述第二開關(guān)元件。
12.根據(jù)權(quán)利要求11所述的集成電路器件，其中所述第一控制電路和所述第二控制電路接收選自于以下組成的群組中的控制信號:配置隨機存取存儲器位、用戶輸入、來自外部電路的輸出信號和預定電壓電平。
13.根據(jù)權(quán)利要8所述的集成電路器件，所述集成電路器件還包括: 耦合至內(nèi)插器層的附加集成電路，其中所述附加集成電路包括多個附加邏輯區(qū)，其中所述多個開關(guān)元件向所述多個附加邏輯區(qū)提供多個電源信號。
14.根據(jù)權(quán)利要8所述的集成電路器件，其中所述內(nèi)插器包括襯底層和多個再分布層，其中所述多個再分布層包括耦合至所述集成電路的多個互連，并且其中所述多個開關(guān)元件被形成在所述襯底層中。
15.根據(jù)權(quán)利要14所述的集成電路器件，其中所述襯底層包括多個穿透硅通孔，并且其中所述多個開關(guān)元件通過所述多個再分布層中的所述多個互連耦合至所述集成電路。
16.—種封裝集成電路的方法，所述方法包括: 在內(nèi)插器中形成多個開關(guān)元件； 將所述內(nèi)插器安裝在封裝襯底上；以及 將具有多個邏輯區(qū)的集成電路安裝在所述內(nèi)插器上，其中所述多個開關(guān)元件中的每個開關(guān)元件通過多個互連向所述多個邏輯區(qū)提供所選的電源信號。
17.根據(jù)權(quán)利要16所述的方法，其中所述內(nèi)插器包括襯底層和多個再分布層，并且其中形成所述多個開關(guān)元件包括: 將氧化硅層沉積在所述襯底層上的介電層上方； 將多晶硅層沉積在所述氧化硅層上方； 去除所述多晶硅層和所述氧化硅層的一部分以形成至少一個柵極疊層； 將源極區(qū)和漏極區(qū)注入到所述襯底層中；以及 在所述源極區(qū)、所述漏極區(qū)和所述至少一個柵極疊層上方形成多個接觸件。
18.根據(jù)權(quán)利要17所述的方法，所述方法還包括: 將η阱區(qū)注入到所述襯底中，其中將所述源極區(qū)和所述漏極區(qū)注入到所述襯底層中包括將所述源極區(qū)和所述漏極區(qū)注入到所述η阱區(qū)中。
19.根據(jù)權(quán)利要16所述的方法，所述方法還包括: 將具有多個附加邏輯區(qū)的附加集成電路安裝在所述內(nèi)插器上，其中所述多個開關(guān)元件中的每個開關(guān)元件通過所述多個互連向所述多個附加邏輯區(qū)提供附加的所選的電源信號。
20.根據(jù)權(quán)利要16所述的方法，所述方法還包括: 在將所述內(nèi)插器設(shè)置在所述封裝襯底上方之前在所述內(nèi)插器中形成二極管。
21.根據(jù)權(quán)利要16所述的方法，所述方法還包括: 在將所述內(nèi)插器設(shè)置在所述封裝襯底上方之前在所述內(nèi)插器中形成去耦電容器。
【文檔編號】H01L21/50GK103972224SQ201410017304
【公開日】2014年8月6日 申請日期:2014年1月15日 優(yōu)先權(quán)日:2013年1月29日
【發(fā)明者】S·陳, J·T·瓦特 申請人:阿爾特拉公司