半導體裝置及其制造方法

文檔序號：7037897閱讀：104來源：國知局

半導體裝置及其制造方法
【專利摘要】在使用氧化物半導體材料的鰭型結構晶體管中抑制閾值電壓向負方向漂移或S值增高等的電特性的不均勻。氧化物半導體膜隔著絕緣膜夾在多個柵電極之間。具體而言，覆蓋第一柵電極的第一柵極絕緣膜；接觸于該第一柵極絕緣膜并越過第一柵電極的氧化物半導體膜；至少覆蓋該氧化物半導體膜的第二柵極絕緣膜；以及接觸于該第二柵極絕緣膜的一部分并越過第一柵電極的第二柵電極。
【專利說明】半導體裝置及其制造方法

【技術領域】
[0001] 本發(fā)明涉及一種半導體裝置及其制造方法。在本說明書中，半導體裝置是指半導體元件本身或者包括半導體元件的裝置，作為這種半導體元件，例如可以舉出薄膜晶體管。因此，液晶顯示裝置及存儲裝置等也包括在半導體裝置中。

【背景技術】
[0002] 作為活性層使用形成在具有絕緣表面的襯底上的半導體薄膜的晶體管被廣泛地應用于如集成電路（1C)及圖像顯示裝置(顯示裝置）等的電子設備。
[0003] 現(xiàn)有的薄膜晶體管主要具有在平面上層疊有半導體膜、絕緣膜以及電極等的所謂的平面型結構，但是隨著制造工序中的晶體管等的微型化得到進展，縮小溝道寬度，由此導致導通態(tài)電流（on-state current)的下降。因此，近年來，對代替現(xiàn)有的平面型結構的新結構的晶體管進行開發(fā)。例如，專利文獻1公開了將多晶硅膜用于活性層(在專利文獻1中記載為半導體薄膜）的鰭（fin)型結構的晶體管。
[0004] [專利文獻1]日本專利申請公開2009-206306號公報。

【發(fā)明內容】

[0005] 如專利文獻1那樣，與包括平面型結構的晶體管相比，包括鰭型結構的活性層的晶體管可以降低截止態(tài)電流（off-state current)(當晶體管處于截止狀態(tài)時在源極和漏極之間流過的電流)，從而對耗電量的降低很有效。然而，對半導體裝置的低耗電量化的要求今后進一步增高是明顯的，因此要求進行進一步抑制晶體管的截止態(tài)電流的對策。
[0006] 作為降低晶體管的截止態(tài)電流的方法之一，已提出了將氧化物半導體材料用于活性層的晶體管。與使用硅類半導體材料的晶體管相比，將氧化物半導體材料用于活性層的晶體管具有非常低的截止態(tài)電流，并可以將截止態(tài)電流降至通過一般方法測量不到的程度。
[0007] 另外，為了實現(xiàn)晶體管的工作的高速化、晶體管的低耗電量化、高集成化、低價格化等，必須要實現(xiàn)晶體管的微型化。但是，在實現(xiàn)晶體管的微型化時，有產(chǎn)生閾值電壓向負方向漂移或S值(亞閾值）增高等的電特性的不均勻的擔憂。
[0008] 鑒于上述問題，本發(fā)明的一個方式的目的之一是提供一種使用氧化物半導體材料的鰭型結構的晶體管(半導體裝置)，該晶體管(半導體裝置）可以抑制隨著微型化而變得顯著的電特性的不均勻。本發(fā)明的一個方式的目的之另一是提供一種晶體管(半導體裝置)的制造方法。
[0009] 在本發(fā)明的一個方式中，在鰭型結構晶體管中，氧化物半導體膜隔著絕緣膜夾在多個柵電極之間。具體而言，本發(fā)明的一個方式包括：覆蓋第一柵電極的第一柵極絕緣膜；接觸于該第一柵極絕緣膜并越過第一柵電極的氧化物半導體膜；至少覆蓋該氧化物半導體膜的第二柵極絕緣膜；以及接觸于該第二柵極絕緣膜的一部分并越過第一柵電極的第二柵電極。
[0010] 本發(fā)明的一個方式是一種半導體裝置，包括：第一柵電極；覆蓋第一柵電極的第一柵極絕緣膜；接觸于第一柵極絕緣膜并越過第一柵電極的氧化物半導體膜；至少覆蓋氧化物半導體膜的第二柵極絕緣膜；接觸于第二柵極絕緣膜的一部分并越過第一柵電極的第二柵電極；以及夾著第二柵電極的電連接于氧化物半導體膜的源電極及漏電極。
[0011] 本發(fā)明的另一個方式是一種半導體裝置，包括：第一柵電極；覆蓋第一柵電極的第一柵極絕緣膜；接觸于第一柵極絕緣膜并越過第一柵電極的氧化物半導體膜；至少覆蓋氧化物半導體膜的第二柵極絕緣膜；接觸于第二柵極絕緣膜的一部分并越過第一柵電極的第二柵電極；第二柵極絕緣膜及第二柵電極上的層間膜；以及層間膜上的源電極及漏電極。源電極及漏電極通過設置在第二柵極絕緣膜及層間膜中的開口電連接于氧化物半導體膜。第二柵電極位于源電極與漏電極之間。
[0012] 在上述結構中，優(yōu)選的是，氧化物半導體膜包括溝道形成區(qū)及夾著該溝道形成區(qū) 的一對低電阻區(qū)，溝道形成區(qū)重疊于第二柵電極，并且，源電極及漏電極電連接于一對低電阻區(qū)。
[0013] 本發(fā)明的另一個方式是一種半導體裝置，包括：第一柵電極；覆蓋第一柵電極的第一柵極絕緣膜；接觸于第一柵極絕緣膜并越過第一柵電極的氧化物半導體膜；接觸于氧化物半導體膜的一部分并越過第一柵電極的源電極及漏電極；至少覆蓋氧化物半導體膜、源電極及漏電極的第二柵極絕緣膜；以及接觸于第二柵極絕緣膜的一部分并越過第一柵電極的第二柵電極。
[0014] 在上述結構中，第二柵電極也可以隔著第二柵極絕緣膜重疊于源電極及漏電極的一部分。
[0015] 在上述結構中，包括電容元件，該電容元件包括：下部電極膜；覆蓋下部電極膜的電極間絕緣膜；以及接觸于電極間絕緣膜的一部分并以越過下部電極膜的方式設置的上部電極膜。另外，優(yōu)選的是，第一柵電極與下部電極膜的組成相同，第一柵極絕緣膜與電極間絕緣膜的組成相同，并且，第二柵電極與上部電極膜的組成相同。
[0016] 本發(fā)明的另一個方式是一種半導體裝置的制造方法，包括如下步驟：形成第一柵電極；形成覆蓋第一柵電極的第一柵極絕緣膜；以接觸于第一柵極絕緣膜并越過第一柵電極的方式形成氧化物半導體膜；形成至少覆蓋氧化物半導體膜的第二柵極絕緣膜；以接觸于第二柵極絕緣膜的一部分并越過第一柵電極的方式形成第二柵電極；在第二柵極絕緣膜及第二柵電極上形成層間膜；在第二柵極絕緣膜及層間膜中設置開口；以及在層間膜上形成電連接于氧化物半導體膜的夾著第二柵電極的源電極及漏電極。第二柵電極位于源電極與漏電極之間。
[0017] 在上述制造方法中，優(yōu)選的是，在形成第二柵電極之后，添加雜質，在氧化物半導體膜中，以自對準的方式形成重疊于第二柵電極的溝道形成區(qū)，并且以自對準的方式形成夾著溝道形成區(qū)的一對低電阻區(qū)。
[0018] 本發(fā)明的另一個方式是一種半導體裝置的制造方法，包括如下步驟：形成第一柵電極；形成覆蓋第一柵電極的第一柵極絕緣膜；以接觸于第一柵極絕緣膜并越過第一柵電極的方式形成氧化物半導體膜；以接觸于氧化物半導體膜的一部分并越過第一柵電極的方式形成源電極及漏電極；形成至少覆蓋氧化物半導體膜、源電極及漏電極的第二柵極絕緣膜；以及以接觸于第二柵極絕緣膜的一部分并越過第一柵電極的方式形成第二柵電極。
[0019] 在上述制造方法中，第二柵電極也可以隔著第二柵極絕緣膜重疊于源電極及漏電極的一部分。
[0020] 另外，示出在上述制造方法中包括電容元件的半導體裝置的制造方法。具體而言，在與第一柵電極相同的層中形成下部電極膜；形成覆蓋下部電極膜的電極間絕緣膜；以及以接觸于電極間絕緣膜的一部分并越過下部電極膜的方式設置的上部電極膜，其中，通過同一工序形成第一柵電極與下部電極膜，通過同一工序形成第一柵極絕緣膜和電極間絕緣膜，并且，通過同一工序形成第二柵電極和上部電極膜。
[0021] 通過采用上述結構，可以利用用作背柵電極的第一柵電極的電場控制不容易受用作前柵電極的第二柵電極的電場的影響的區(qū)域，由此可以抑制閾值電壓向負方向漂移或S 值增高等的電特性的不均勻。此外，可以利用背柵電極的電場提高晶體管的導通態(tài)電流。
[0022] 另外，通過與該晶體管相同的工序，使用晶體管的柵電極及柵極絕緣膜形成電容元件。因此，由于可以通過同一工序形成晶體管和電容元件，所以可以高效率地形成電容元件。此外，由于電容元件的下部電極膜為鰭型結構，所以與下部電極膜平坦的情況相比可以增大電容值。

【專利附圖】

【附圖說明】
[0023] 圖1A至圖1C是說明半導體裝置的一個方式的俯視圖及截面圖；圖2A至圖2D是說明半導體裝置的制造方法的一個方式的圖；圖3A至圖3D是說明半導體裝置的制造方法的一個方式的圖；圖4A至圖4C是說明半導體裝置的一個方式的俯視圖及截面圖；圖5A至圖?是說明半導體裝置的制造方法的一個方式的圖；圖6是說明半導體裝置的一個方式的截面圖；圖7A至圖7C是示出半導體裝置的一個方式的截面圖、俯視圖及電路圖；圖8A和圖8B是示出半導體裝置的一個方式的電路圖及透視圖；圖9A和圖9B是示出半導體裝置的一個方式的截面圖及俯視圖；圖10A至圖10C是說明半導體裝置的一個方式的方框圖及其一部分的電路圖；圖11A至圖11C是示出使用本發(fā)明的一個方式的半導體裝置的電子設備的圖；圖12A至圖12C是示出使用本發(fā)明的一個方式的半導體裝置的電子設備的圖；圖13A至圖13C是示出使用本發(fā)明的一個方式的半導體裝置的電子設備的圖；圖14A至圖14C是示出半導體裝置的一個方式的截面圖及電路圖；圖15A和圖15B是說明電容元件的電容值的圖。

【具體實施方式】
[0024] 下面，參照附圖對本發(fā)明的實施方式進行詳細說明。注意，本發(fā)明不局限于以下說明，所屬【技術領域】的普通技術人員可以很容易地理解一個事實，就是本發(fā)明在不脫離其宗旨及其范圍的條件下，其方式及詳細內容可以被變換為或被修改為各種各樣的形式。因此，本發(fā)明不應該被解釋為僅局限在以下所示的實施方式所記載的內容中。當利用【專利附圖】

【附圖說明】發(fā) 明結構時，表示相同對象的附圖標記在不同的附圖中共同使用。相同的陰影圖案應用于相似部分，并且在一些情況下，相似的部分沒有由附圖標記專門表示。另外，為了方便起見，有時不在俯視圖中表示柵極絕緣膜等的絕緣膜。
[0025] 注意，在本說明書等中，"上"不局限于構成要素的位置關系為"直接在……之上"。例如，"柵極絕緣膜上的柵電極"不排除柵極絕緣膜與柵電極之間具有其它構成要素的情況。"下"也是同樣的。
[0026] 此外，在本說明書等中，如"電極"及"布線"的名稱不會限制組件的功能。例如，有時將"電極"用作"布線"的一部分，反之亦然。另外，"電極"或"布線"的名稱也可表示例如多個"電極"或"布線"的組合等。
[0027] 此外，在采用極性相反的晶體管的情況或在電路工作中電流方向發(fā)生變化的情況等下，"源極"和"漏極"的功能有時互相調換。因此，在本說明書中，"源極"和"漏極"可以互相調換。
[0028] 另外，在本說明書等中，"電連接"包括通過"具有某種電作用的元件"連接的情況。這里，"具有某種電作用的元件"只要可以進行連接對象間的電信號的授受，就對其沒有特別的限制。
[0029] 例如，"具有某種電作用的元件"包括電極和布線等。
[0030] 注意，在本說明書中，第一、第二等序數(shù)詞是為了便于說明而使用的，其并不代表對數(shù)量的限定。
[0031] 注意，在本說明書中，"平行"是指兩個直線形成的角度為-10°以上且10°以下的情況，因此也包括-5°以上且5°以下的角度的情況。另外，"垂直"是指兩個直線形成的角度為80°以上且100°以下的情況，因此也包括85°以上且95°以下的角度的情況。
[0032] 實施方式1 在本實施方式中，參照圖1A至圖3D說明半導體裝置的結構及制造方法的一個方式。
[0033] 〈半導體裝置的結構例〉作為半導體裝置的一個例子，圖1A至圖1C示出包括雙柵（dual-gate)型晶體管150及電容元件160的半導體裝置的俯視圖及截面圖。圖1A是俯視圖，圖1B是沿圖1A中的點劃線A1-B1的截面圖，并且圖1C是沿圖1A中的點劃線C1-D1及點劃線E1-F1的截面圖。
[0034] 圖1A至圖1C所示的晶體管150包括：具有絕緣表面的襯底100上的基底絕緣膜 102 ;基底絕緣膜102上的柵電極104a ;覆蓋柵電極104a的柵極絕緣膜106a ;以接觸于柵極絕緣膜l〇6a并越過柵電極104a的方式設置的氧化物半導體膜108 ;至少覆蓋氧化物半導體膜108的柵極絕緣膜110a ;以接觸于柵極絕緣膜110a的一部分并越過柵電極104a的方式設置的柵電極112a ;柵極絕緣膜110a及柵電極112a上的層間膜114 ;以及通過設置在柵極絕緣膜ll〇a及層間膜114中的開口電連接于氧化物半導體膜108的層間膜114上的夾著柵電極112a的源電極116a及漏電極116b，其中，氧化物半導體膜108包括溝道形成區(qū)108a、夾著溝道形成區(qū)108a的低電阻區(qū)108b及低電阻區(qū)108c，溝道形成區(qū)108a重疊于柵電極112a，并且，源電極116a及漏電極116b分別電連接于低電阻區(qū)108b及低電阻區(qū) 108c。
[0035] 如圖1A所示，當從垂直于基底絕緣膜102的表面或被形成面的方向看氧化物半導體膜108時，可以將氧化物半導體膜108的溝道長度方向稱作X軸方向（或A1-B1方向)，并且將其溝道寬度方向稱作Y軸方向（或E1-F1方向）。并且，可以將垂直于X-Y平面的方向稱作Z軸方向。
[0036] 在本實施方式中，柵電極104a在X軸方向上延伸，柵電極112a在Y軸方向上延伸。
[0037] 本發(fā)明的一個方式的晶體管150可以利用用作背柵電極的柵電極104a的電場控制不容易受用作前柵電極的柵電極112a的電場的影響的區(qū)域，由此可以抑制閾值電壓向負方向漂移或S值增高等的電特性的不均勻。此外，可以利用背柵電極的電場提高晶體管的導通態(tài)電流。
[0038] 另外，圖1A至圖1C所示的電容元件160包括：下部電極膜104b ;上部電極膜 112b ;以及夾在下部電極膜104b與上部電極膜112b之間的電極間絕緣膜106b及電極間絕緣膜ll〇b。
[0039] 〈半導體裝置的制造方法〉參照圖2A至圖3D說明圖1A至圖1C所示的半導體裝置的制造工序的一個例子。
[0040] 首先，準備具有絕緣表面的襯底100,并在該襯底100上形成基底絕緣膜102 (參照圖2A)。
[0041] 對可用作具有絕緣表面的襯底100的襯底沒有大的限制，但是襯底100需要至少具有能夠承受后面進行的熱處理的程度的耐熱性。例如，可以使用玻璃襯底如硼硅酸鋇玻璃和硼硅酸鋁玻璃等、陶瓷襯底、石英襯底、藍寶石襯底等。另外，只要具有絕緣表面，就也可以應用由硅或碳化硅等形成的單晶半導體襯底、多晶半導體襯底、由硅鍺等形成的化合物半導體襯底、SOI襯底等。此外，也可以在將硅等材料用作半導體材料的晶體管上使用絕緣膜等形成絕緣表面而將該絕緣膜用作襯底。
[0042] 另外，作為襯底100,也可以使用撓性襯底。在使用撓性襯底時，既可以在撓性襯底上直接形成包括氧化物半導體膜108的晶體管150,又可以在其他制造襯底上形成包括氧化物半導體膜108的晶體管150,然后將該晶體管150從制造襯底剝離并轉置到撓性襯底上。另外，為了將晶體管150從制造襯底剝離并轉置到撓性襯底上，優(yōu)選在制造襯底與包括氧化物半導體膜108的晶體管150之間設置剝離層。
[0043] 另外，優(yōu)選的是，預先以低于襯底100的應變點的溫度進行加熱處理來使襯底100 收縮（也被稱為熱收縮)。由此，可以抑制在晶體管150的制造工序中對襯底進行加熱而引起的襯底100的收縮的程度。從而，例如可以抑制曝光工序等所導致的掩模的未對準。并且，通過該加熱處理，可以去除附著在襯底100表面上的水分及有機物等。
[0044] 通過等離子體CVD法或溉射法使用選自氧化娃膜、氧化鎵膜、氧化鋅膜、氧化錯膜、Ga-Zn氧化物膜、氮化硅膜、氧氮化硅膜、氧氮化鋁膜或氮氧化硅膜中的一層或它們的疊層膜來形成厚度為50nm以上且2 μ m以下的基底絕緣膜102。通過形成基底絕緣膜102,可以抑制來自襯底1〇〇 -側的雜質的侵入。另外，不一定必須要設置基底絕緣膜102。
[0045] 基底絕緣膜102優(yōu)選使用通過加熱處理釋放氧的絕緣膜(氧供應膜)。
[0046] "通過熱處理釋放氧"是指當利用 TDS (Thermal Desorption Spectroscopy : 熱脫附譜）分析時，換算為氧原子時的氧的釋放量為l.(Tl〇19at〇m S/Cm3以上，優(yōu)選為 3· (Γ 1019atoms/cm3 以上，更優(yōu)選為 1. (Γ 102Clatoms/cm3 以上，進一步優(yōu)選為 3· (Γ 102Clatoms/ cm3以上。
[0047] 在此，以下對利用TDS分析來測量換算為氧原子的氧的釋放量的方法進行說明。
[0048] 通過TDS分析測量的氣體的釋放量與關于經(jīng)過時間的譜的積分值成比例。因此，可以根據(jù)測量的譜的積分值與標準樣品的基準值的比算出氣體的釋放量。標準樣品的基準值是指包含在樣品中的預定原子的密度相對于譜的積分值的比率。
[0049] 例如，根據(jù)作為標準樣品的以預定密度包含氫的硅片的TDS分析結果及絕緣膜的 TDS分析結果，可以通過算式1算出絕緣膜的氧分子的釋放量（NQ2)。這里，假定通過TDS分析得到的檢測出為質量電荷比（M/z)為32的譜都來源于氧分子。作為M/z為32的氣體，還有CH 30H，但是CH30H存在的可能性較低，所以這里不作考慮。此外，包含作為氧原子的同位素的M/z為17或18的氧原子的氧分子在自然界的存在比率極微量，所以也不作考慮。
[0050] [算式 1] Ν (?, = .................；...................**=.................x S (Γ χ <sr ⑴ S ?2 NH2是將從標準樣品脫離的氫分子換算為密度的值。SH2是對標準樣品進行TDS分析時的關于經(jīng)過時間的譜的積分值。在此，將標準樣品的基準值設定為NH2/SH2。Sm是對絕緣膜進行TDS分析時的關于經(jīng)過時間的譜的積分值。a是在TDS分析中影響到譜強度的系數(shù)。關于算式1的詳細說明，參照日本專利申請公開平6-275697號公報。另外，上述絕緣膜的氧的釋放量通過使用電子科學株式會社制造的熱脫附分析裝置EMD-WA1000S/W并作為標準樣品使用包含f l〇16atomS/cm2的氫原子的硅片進行測量。
[0051] 此外，在TDS分析中，氧的一部分作為氧原子被檢測出。氧分子與氧原子的比率可以從氧分子的離子化率算出。另外，因為上述α包括氧分子的離子化率，所以通過對氧分子的釋放量進行評價，能夠估算出氧原子的釋放量。
[0052] 另外，化2是氧分子的釋放量。換算為氧原子時的氧的釋放量是氧分子的釋放量的兩倍。
[0053] 另外，因為當氧供應膜的氫濃度是7. 2' 102°at〇mS/cm3以上時，晶體管的初始特性的不均勻增大，關于晶體管的電特性的溝道長度依賴性增大，且在BT壓力測試中晶體管的電特性大幅度地劣化，所以氧供應膜的氫濃度低于7. 2'102°at〇mS/cm3。就是說，氧化物半導體膜的氫濃度優(yōu)選為5'10 19atomS/cm3以下，并且氧供應膜的氫濃度優(yōu)選低于 7. 2' 1020atoms/cm3。
[0054] 注意，在本說明書中，氧氮化硅等"氧氮化物"是指在其組成中氧含量大于氮含量的物質。
[0055] 另外，在本說明書中，氮氧化硅等"氮氧化物"是指在其組成中氮含量大于氧含量的物質。
[0056] 接著，在基底絕緣膜102上形成成為柵電極104a及下部電極膜104b的導電膜，通過光刻法等在導電膜上形成掩模，利用該掩模區(qū)域選擇性地去除導電膜的一部分來形成導電膜的圖案(參照圖2B)。
[0057] 形成了圖案的導電膜在晶體管150中用作柵電極104a，在電容元件160中用作下部電極膜l〇4b。此外，可以利用用作背柵電極的柵電極104a的電場補充施加到如下區(qū)域的電場，該區(qū)域是不容易受后面形成的用作前柵電極的柵電極112a的電場的影響的區(qū)域，由此可以抑制閾值電壓的負向漂移或S值的增高等的電特性的不均勻。此外，可以利用柵電極104a的電場提高晶體管150的導通態(tài)電流。另外，由于柵電極104a及下部電極膜104b 通過同一工序形成圖案，所以其具有相同組成。
[0058] 另外，通過提高形成了圖案的導電膜的高寬比(在本實施方式中，高度與底邊之比)，與平坦的導電膜(底邊長）相比可以增大電容元件160的電容值。例如，如圖15A和圖 15B所示，在成為電容元件的下部電極膜的導電膜的底邊與高度之比為2 :1時，圖15B所示的下部電極膜具有鰭型結構的電容元件的電容的部分（圖中的間隔大的斜線部區(qū)域B、區(qū)域 C、區(qū)域D)比圖15A所示的下部電極膜平坦的電容元件的電容的部分（圖中的間隔大的斜線部區(qū)域A)大2. 5倍左右。
[0059] 成為柵電極104a及下部電極膜104b的導電膜例如通過蒸鍍法(包括真空蒸鍍法）及溉射法等物理氣相沉積法（PVD: Physical Vapor Deposition)、等離子體CVD法等化學氣相沉積法（CVD: Chemical Vapor Deposition)或旋涂法等使用鑰、鈦、鉭、鶴、錯、銅、釹、鈧等金屬材料或以這些金屬材料為主要成分的合金材料形成，即可。作為成為柵電極l〇4a 及下部電極膜l〇4b的導電膜，也可以使用導電金屬氧化物形成。作為導電金屬氧化物，可以采用氧化銦（Ιη20 3)、氧化錫（Sn02)、氧化鋅（ZnO)、銦錫氧化物（In203-Sn0 2，有時縮寫為 ΙΤ0)、銦鋅氧化物（Ιη203-Ζη0)或者通過使這些金屬氧化物材料含有娃或氧化娃而形成的金屬氧化物。成為柵電極l〇4a及下部電極膜104b的導電膜可以使用上述材料以單層或疊層形成。
[0060] 此外，作為與后面形成的柵極絕緣膜106a接觸一側的導電膜的一層可以使用包含氮的金屬氧化物，具體地說，可以使用包含氮的In-Ga-Ζη-Ο膜、包含氮的In-Sn-Ο膜、包含氮的In-Ga-Ο膜、包含氮的Ιη-Ζη-0膜、包含氮的Sn-Ο膜、包含氮的In-Ο膜以及金屬氮化膜（InN、SnN等)。由于這些膜具有5eV以上的功函數(shù)，優(yōu)選具有5. 5eV以上的功函數(shù)，所以當將該膜用作柵電極時，可以使晶體管的閾值電壓成為正值，而可以實現(xiàn)所謂的常關型 (normally-off)的開關元件，所以是優(yōu)選的。
[0061] 在將銅膜或鋁膜用于柵電極104a及下部電極膜104b的一部分的情況下，優(yōu)選設置阻擋膜，以防止銅或鋁到達后面形成的氧化物半導體膜108。作為阻礙銅或鋁的移動的阻擋膜，可以舉出氮化鉭膜、鎢膜、氮化鎢膜、鑰膜、氮化鑰膜、鈦膜、氮化鈦膜、鉻膜或氮化鉻膜。通過適當?shù)剡x擇上述阻擋膜并將其以接觸于銅膜或鋁膜的方式設置，可以防止銅或鋁到達氧化物半導體膜108。
[0062] 此外，在采用疊層結構時，例如可以層疊厚度為30nm的氮化鉭膜、厚度為200nm的銅膜及厚度為30nm的鎢膜形成柵電極104a及下部電極膜104b。另外，也可以使用鎢膜、氮化鎢膜、氮化鑰膜或氮化鈦膜代替厚度為30nm的氮化鉭膜。另外，也可以使用鑰膜代替厚度為30nm的鎢膜。通過使用銅膜，可以降低布線電阻。另外，通過在銅膜上層疊鎢膜或鑰膜，可以防止銅到達氧化物半導體膜108。另外，由于鎢膜或鑰膜的功函數(shù)較高，所以當作為柵電極104a使用鎢膜或鑰膜時，容易使晶體管的閾值電壓向正方向漂移(就是說，容易成為常關型晶體管)，因此是優(yōu)選的。另外，只要可以利用柵極絕緣膜l〇6a防止銅到達氧化物半導體膜108,就不需要形成鎢膜或鑰膜。
[0063] 此外，作為成為柵電極104a及下部電極膜104b的導電膜的蝕刻，可以使用干蝕刻和濕蝕刻中的一方或雙方。
[0064] 接著，通過以覆蓋柵電極104a及下部電極膜104b的方式形成成為柵極絕緣膜 l〇6a及電極間絕緣膜106b的絕緣膜而進行蝕刻，形成柵極絕緣膜106a及電極間絕緣膜 106b (參照圖2C)。
[0065] 作為成為柵極絕緣膜106a及電極間絕緣膜106b的絕緣膜例如可以通過使用高密度等離子體的成膜處理形成絕緣材料(例如，氮化硅、氮氧化硅、氧氮化硅或氧化硅等）膜。此外，成為柵極絕緣膜l〇6a及電極間絕緣膜106b的絕緣膜既可以以單層形成，又可以層疊多個層而形成。在此，例如采用在氮化硅層上層疊有氧氮化硅層的兩層的疊層結構。此外，由于產(chǎn)生高密度等離子體而可以減少成為柵極絕緣膜l〇6a及電極間絕緣膜106b的絕緣膜中的等離子體損傷。因此，可以減少成為柵極絕緣膜l〇6a及電極間絕緣膜106b的絕緣膜中的懸空鍵并降低缺損，而可以使與后面形成的氧化物半導體的界面極為良好。
[0066] 成為柵極絕緣膜106a及電極間絕緣膜106b的絕緣膜優(yōu)選至少在接觸于氧化物半導體膜108的部分中包含氧，具體地說，至少接觸于氧化物半導體膜108的部分優(yōu)選使用通過加熱氧的一部分脫離的絕緣氧化物形成。例如，通過使用氧化硅形成柵極絕緣膜l〇6a中的接觸于氧化物半導體膜108的部分，可以將氧擴散到氧化物半導體膜108中，來可以防止產(chǎn)生氧空位。
[0067] 此外，通過作為成為柵極絕緣膜106a及電極間絕緣膜106b的絕緣膜使用硅酸鉿 (HfSi x0y (x>0，y>0 ))、添加有氮的硅酸鉿（HfSix0y (x>0，y>0 ))、添加有氮的鋁酸鉿（HfAlx0y (x>0，y>0))、氧化鉿、氧化紀或氧化鑭等high-k(高k)材料，可以降低柵極泄漏電流。在此，柵極泄漏電流是指流過柵電極與源電極或漏電極之間的泄漏電流。并且，可以層疊有利用 high-k材料形成的層與利用氧化硅、氧氮化硅、氮化硅、氮氧化硅、氧化鋅、氧化鋁、Ga-Zn 氧化物、氧氮化鋁及氧化鎵形成的層。但是，即使作為成為柵極絕緣膜l〇6a及電極間絕緣膜106b的絕緣膜采用疊層結構，接觸于氧化物半導體膜108的部分也優(yōu)選為絕緣氧化物。另外，由于柵極絕緣膜l〇6a及電極間絕緣膜106b通過同一工序形成圖案，所以其具有相同組成。
[0068] 可以將成為柵極絕緣膜106a及電極間絕緣膜106b的絕緣膜的厚度設定為lnm以上且300nm以下，優(yōu)選設定為5nm以上且50nm以下。當將成為柵極絕緣膜106a及電極間絕緣膜106b的絕緣膜的厚度設定為5nm以上，可以尤其使柵極泄漏電流小。
[0069] 接著，以接觸于柵極絕緣膜106a并越過柵電極104a的方式區(qū)域選擇性地形成氧化物半導體膜108 (參照圖2D)。
[0070] 可以通過使用濺射法、分子束外延（MBE)法、CVD法、脈沖激光沉積法、原子層沉積 (ALD)法等形成氧化物半導體膜108。此外，氧化物半導體膜108可以使用在以大致垂直于濺射靶材表面的方式設置有多個襯底表面的狀態(tài)下進行成膜的濺射裝置形成。另外，氧化物半導體膜108的厚度大于5nm且200nm以下，優(yōu)選為10nm以上且30nm以下。
[0071] 為了盡量減少氧化物半導體膜108中的氧空位，而優(yōu)選在成膜氣氛中氧氣體所占的比率高的狀態(tài)下形成氧化物半導體膜108,因此，優(yōu)選使用能夠對裝置的成膜處理室內引入氧且調整氣體流量的濺射裝置。并且，優(yōu)選的是，對濺射裝置的成膜處理室內引入的氣體的90%以上為氧氣體，并且在除了氧氣體之外還使用其它氣體時該氣體為稀有氣體。
[0072] 此外，當氧化物半導體膜108含有多量的氫時，該氫與氧化物半導體結合而使該氫的一部分成為供體，由此產(chǎn)生作為載流子的電子。其結果是，晶體管的閾值電壓向負方向漂移。因此，氧化物半導體膜108中的氫濃度低于5K) 18atoms/cm3,優(yōu)選為Γ 1018atoms/cm3 以下，更優(yōu)選為5K)17atoms/cm3以下，進一步優(yōu)選為Γ 1016atoms/cm3以下。此外，上述氧化物半導體膜中的氫濃度是通過使用二次離子質譜分析技術（SIMS :Secondary Ion Mass Spectrometry)而測量的。
[0073] 由此，當形成氧化物半導體膜108時使用的氣體優(yōu)選不包含諸如水、氫、羥基或氫化物等雜質。換言之，優(yōu)選使用其純度為6N(99. 9999%)以上，優(yōu)選為7N(99. 99999%)以上 (就是說，氣體中的雜質濃度為lppm以下，優(yōu)選為0. lppm以下）的氣體。
[0074] 此外，當形成氧化物半導體膜108時，為了去除成膜室中的水分(包括水、水蒸氣、氫、羥基或氫化物)，優(yōu)選使用吸附型的真空泵，例如低溫泵、離子泵、鈦升華泵。另外，作為排氣單元也可以使用配備有冷阱的渦輪分子泵。由于在利用低溫泵進行了排氣的成膜室中，如氫原子、水（H 20)等的含有氫原子的化合物(優(yōu)選還包括含有碳原子的化合物）等被排出，由此可以降低在該成膜室中形成的氧化物半導體膜108所包含的氫、水分等雜質的濃度。
[0075] 此外，優(yōu)選的是，在濺射裝置中使用的靶材的相對密度為90%以上且100%以下，優(yōu) 選為95%以上且99. 9%以下。通過采用相對密度高的靶材，從而所形成的氧化物半導體膜 108成為致密的膜。
[0076] 作為氧化物半導體膜108的材料，例如可以使用Ιη-Μ-Ζη-0類材料。在此，與In 及Zn相比，金屬元素 Μ是與氧的鍵合能量高的元素?；蛘?，金屬元素 Μ是抑制從Ιη-Μ-Ζη-0 類材料脫離氧的元素。由于金屬元素 Μ的作用，抑制發(fā)生氧化物半導體膜的氧空位。因此，能夠減少起因于氧空位的晶體管的電特性的變動，而能夠獲得可靠性高的晶體管。
[0077] 具體而言，作為金屬元素 Μ 采用 Al、Sc、Ti、V、Cr、Mn、Fe、Co、Ni、Ga、Y、Zr、Nb、Mo、 Sn、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu、Hf、Ta 或 W 即可，優(yōu)選采用 Al、Ti、 Ga、Y、Zr、Ce或Hf。金屬元素 Μ可以選擇上述元素中的一種或兩種以上。另外，也可以使用Ge代替金屬兀素 Μ。
[0078] 在此，在以Ιη-Μ-Ζη-0類材料表示的氧化物半導體中，In的濃度越高，載流子遷移率及載流子密度越高。其結果，在氧化物半導體中，In濃度越高，導電率越高。
[0079] 在此，說明氧化物半導體膜的結構。
[0080] 氧化物半導體膜大致分為單晶氧化物半導體膜和非單晶氧化物半導體膜。非單晶氧化物半導體膜包括非晶氧化物半導體膜、微晶氧化物半導體膜、多晶氧化物半導體膜及 CAAC-OS (C-Axis Aligned Crystalline Oxide Semiconductor :c 軸取向結晶氧化物半導體）膜等。
[0081] 非晶氧化物半導體膜具有無序的原子排列并不具有結晶成分。其典型例子是在微小區(qū)域中也不具有結晶部而整個膜具有完全的非晶結構的氧化物半導體膜。
[0082] 微晶氧化物半導體膜例如包括大于或等于lnm且小于10nm的尺寸的微晶（也稱為納米晶)。因此，微晶氧化物半導體膜的原子排列的有序度比非晶氧化物半導體膜高。因此，微晶氧化物半導體膜的缺陷態(tài)密度低于非晶氧化物半導體膜。
[0083] CAAC-0S膜是包含多個結晶部的氧化物半導體膜之一，而大部分的結晶部的尺寸為能夠容納在一邊短于l〇〇nm的立方體的尺寸。因此，有時包括在CAAC-0S膜中的結晶部的尺寸為能夠容納在一邊短于l〇nm、短于5nm或短于3nm的立方體。CAAC-0S膜的缺陷態(tài) 密度低于微晶氧化物半導體膜。下面，詳細說明CAAC-0S膜。
[0084] 在利用透射電子顯微鏡（TEM 〖Transmission Electron Microscope)所得到的CAAC-0S膜的圖像中，不能明確地觀察到結晶部與結晶部之間的邊界，即晶界（grain boundary )。因此，在CAAC-OS膜中，不容易產(chǎn)生起因于晶界的電子遷移率的降低。
[0085] 由利用TEM所得到的大致平行于樣品面的方向上的CAAC-0S膜的圖像(截面TEM 圖像)可知，在結晶部中金屬原子排列為層狀。各金屬原子層具有反映著被形成CAAC-0S膜的面(也稱為被形成面)或CAAC-0S膜的頂面的形狀并以平行于CAAC-0S膜的被形成面或頂面的方式排列。
[0086] 另一方面，由利用TEM所得到的大致垂直于樣品面的方向上的CAAC-0S膜的圖像 (平面TEM圖像)可知，在結晶部中金屬原子排列為三角形狀或六角形狀。但是，在不同的結晶部之間沒有金屬原子的排列的有序度。
[0087] 由截面TEM圖像及平面TEM圖像可知，CAAC-0S膜的結晶部具有取向性。
[0088] 使用X射線衍射（XRD: X-Ray Diffraction)裝置對CAAC-0S膜進行結構分析。例如，在通過out-of-plane (面外)法分析包括InGaZn04的結晶的CAAC-0S膜的情況下，在衍射角度（2 Θ )為3Γ附近時常出現(xiàn)峰值。由于該峰值歸于InGaZn04結晶的（009)面，所以可以確認到CAAC-0S膜的結晶具有c軸取向性并且c軸在大致垂直于CAAC-0S膜的被形成面或頂面的方向上取向。
[0089] 另一方面，在通過從垂直于c軸的方向使X線入射到樣品的in-plane (面內）法分析CAAC-0S膜的情況下，在2 Θ為56°附近時常出現(xiàn)峰值。該峰值歸于InGaZn04結晶的 (110)面。在此，在將2 Θ固定為56°附近的狀態(tài)下，在以樣品面的法線向量為軸（Φ軸)旋轉樣品的同時進行分析（Φ掃描)。在該樣品是InGaZn04的單晶氧化物半導體膜的情況下出現(xiàn)六個峰值，該六個峰值歸于相等于（110)面的結晶面。另一方面，在該樣品是CAAC-0S 膜的情況下，即使在將2 Θ固定為56°附近的狀態(tài)下進行Φ掃描也不能明確地觀察到峰值。
[0090] 由上述結果可知，在具有c軸取向的CAAC-0S膜中，雖然a軸及b軸的方向在結晶部之間不同，但是c軸在平行于被形成面或頂面的法線向量的方向上取向。因此，在上述截面TEM圖像中觀察到的排列為層狀的各金屬原子層相當于平行于結晶的ab面的面。
[0091] 注意，結晶部在形成CAAC-0S膜的同時形成或者通過進行加熱處理等晶化處理形成。如上所述，結晶的c軸在平行于CAAC-0S膜的被形成面或頂面的法線向量的方向上取向。由此，例如，在通過蝕刻等改變CAAC-0S膜的形狀的情況下，有時結晶的c軸未必平行于CAAC-0S膜的被形成面或頂面的法線向量。
[0092] 此外，CAAC-0S膜中的結晶度未必均勻。例如，在CAAC-0S膜的結晶部通過從 CAAC-0S膜的頂面近旁產(chǎn)生的結晶生長形成的情況下，有時頂面附近的結晶度高于被形成面附近。另外，在對CAAC-0S膜添加雜質時，被添加雜質的區(qū)域的結晶度變化，而CAAC-0S 膜的結晶度根據(jù)區(qū)域變化。
[0093] 注意，在通過out-of-plane法分析包括InGaZn04結晶的CAAC-0S膜的情況下，除了 2Θ為3Γ附近的峰值之外，有時還觀察到2Θ為36°附近的峰值。2Θ為36°附近的峰值示出不具有c軸取向性的結晶包括在CAAC-0S膜的一部分中。優(yōu)選的是，在CAAC-0S 膜中2 Θ的峰值出現(xiàn)于3Γ附近并不出現(xiàn)于36°附近。
[0094] 在使用CAAC-0S膜的晶體管中，起因于可見光或紫外光的照射的電特性的變動小。因此，該晶體管具有高可靠性。
[0095] 注意，氧化物半導體膜例如也可以是包括非晶氧化物半導體膜、微晶氧化物半導體膜和CAAC-OS膜中的兩種以上的疊層膜。
[0096] 另外，在剛成膜之后，氧化物半導體膜優(yōu)選為包含多于化學計量組成的氧的過飽和的狀態(tài)。例如，當利用濺射法形成氧化物半導體膜時，優(yōu)選在成膜氣體中氧所占的比例高的條件下進行成膜，尤其是，優(yōu)選在氧氣氣氛(氧氣體為100%)下進行成膜。當在成膜氣體中氧所占的比例高的條件，尤其是，氧氣體為100%的氣氛下進行成膜時，即使例如將成膜溫度設定為300°C以上，也可以抑制從膜中釋放Zn。
[0097] 另外，氧化物半導體膜108也可以采用層疊有多個氧化物半導體膜的結構。例如，也可以作為氧化物半導體膜108采用第一氧化物半導體膜和第二氧化物半導體膜的疊層，并且第一氧化物半導體膜和第二氧化物半導體膜分別使用不同的組成的金屬氧化物。例如，也可以作為第一氧化物半導體膜使用三元金屬氧化物，作為第二氧化物半導體膜使用二元金屬氧化物。另外，例如也可以作為第一氧化物半導體膜和第二氧化物半導體膜都使用三元金屬氧化物。
[0098] 此外，也可以使第一氧化物半導體膜和第二氧化物半導體膜的構成元素相同，并使兩者的組成不同。例如，也可以將第一氧化物半導體膜的原子數(shù)比設定為In :Ga :Zn=l : 1 :1，將第二氧化物半導體膜的原子數(shù)比設定為In :Ga :Zn=3 :1 :2。另外，也可以將第一氧化物半導體膜的原子數(shù)比設定為In :Ga :Zn=l :3 :2,將第二氧化物半導體膜的原子數(shù)比設定為 In :Ga :Zn=2 :1 :3。
[0099] 在氧化物半導體中，重金屬的s軌道主要助于載流子傳導，并且通過增加 In的含量比呈現(xiàn)s軌道的重疊率增加的傾向，由此具有In > Ga的組成的氧化物的遷移率比具有 In < Ga的組成的氧化物高。另外，Ga的氧空位的形成能量比In大而Ga不容易產(chǎn)生氧空位，由此具有In彡Ga的組成的氧化物與具有In > Ga的組成的氧化物相比具有穩(wěn)定的特性。
[0100] 通過在溝道一側使用具有In > Ga的組成的氧化物半導體并在背溝道一側（與溝道相反一側)使用具有In < Ga的組成的氧化物半導體，可以進一步提高晶體管的遷移率及可靠性。
[0101] 另外，也可以作為第一氧化物半導體膜和第二氧化物半導體膜使用結晶性不同的氧化物半導體。就是說，也可以采用適當?shù)亟M合單晶氧化物半導體、多晶氧化物半導體、非晶氧化物半導體以及CAAC-0S中的兩種的結構。此外，在作為第一氧化物半導體膜和第二氧化物半導體膜中的至少一方使用非晶氧化物半導體時，可以緩和氧化物半導體膜108的內部應力或外部應力，降低晶體管的特性不均勻，并進一步提高晶體管的可靠性。
[0102] 另一方面，非晶氧化物半導體容易吸收氫等成為供體的雜質，并且，容易產(chǎn)生氧空位，而容易產(chǎn)生η型化。由此，溝道一側的氧化物半導體膜優(yōu)選使用具有結晶性的氧化物半導體如CAAC-0S等。
[0103] 另外，作為氧化物半導體膜108也可以采用三層以上的疊層結構，在該疊層結構中非晶半導體膜夾在多個層的結晶性半導體膜之間。另外，也可以采用交替層疊結晶性半導體膜與非晶半導體膜的結構。
[0104] 此外，在作為氧化物半導體膜108采用多個層的疊層結構時，上述結構可以適當地組合而使用。
[0105] 另外，也可以作為氧化物半導體膜108采用多個層的疊層結構，在形成各氧化物半導體膜之后每次添加氧。作為氧的添加方法，可以使用氧氣氣氛下的熱處理、離子注入法、離子摻雜法、等離子體浸沒離子注入法以及包含氧的氣氛下的等離子體處理等。
[0106] 通過在形成各氧化物半導體膜時每次添加氧，可以提高降低氧化物半導體內的氧空位的效果。
[0107] 接著，通過以至少覆蓋氧化物半導體膜108及電極間絕緣膜106b的方式形成成為柵極絕緣膜ll〇a及電極間絕緣膜110b的絕緣膜而進行蝕刻，來形成柵極絕緣膜110a及電極間絕緣膜ll〇b (參照圖3A)。
[0108] 成為柵極絕緣膜110a及電極間絕緣膜110b的絕緣膜可以利用與上述成為柵極絕緣膜l〇6a及電極間絕緣膜106b的絕緣膜相同的材料及方法形成。另外，由于柵極絕緣膜 ll〇a及電極間絕緣膜110b通過同一工序形成圖案，所以其具有相同組成。
[0109] 再者，柵極絕緣膜110a及電極間絕緣膜110b優(yōu)選為氧供應膜，并且優(yōu)選以包圍氧化物半導體膜且配置在氧供應膜的外側的方式設置抑制氧化物半導體膜的氧的釋放的阻擋膜（A10 x膜等)。
[0110] 通過由氧供應膜或阻擋膜包圍氧化物半導體膜，可以實現(xiàn)如下狀態(tài)：在氧化物半導體膜中氧量與化學計量組成大致一致的狀態(tài)；或氧量比化學計量組成多的過飽和的狀態(tài)。例如，當氧化物半導體膜的化學計量組成為In:Ga:Zn:0=l:l :l:4[原子數(shù)比]時，包含在In-Ga-Zn-Ο膜中的氧的原子數(shù)比大于4。
[0111] 此外，作為電極間絕緣膜，也可以只形成電極間絕緣膜106b和電極間絕緣膜110b 中的一個。
[0112] 接著，形成成為柵電極112a及上部電極膜112b的導電膜，通過光刻法等在導電膜上形成掩模，利用該掩模以越過柵電極l〇4a及下部電極膜104b的方式區(qū)域選擇性地去除導電膜的一部分來形成導電膜的圖案(參照圖3B)。
[0113] 形成圖案的導電膜在晶體管150中用作柵電極112a，在電容元件160中用作上部電極膜112b。另外，由于柵電極112a及上部電極膜112b通過同一工序形成圖案，所以其具有相同組成。
[0114] 成為柵電極112a及上部電極膜112b的導電膜可以利用與上述成為柵電極104a 及下部電極膜l〇4b的導電膜相同的材料及方法形成。
[0115] 通過采用隔著柵極絕緣膜106a及柵極絕緣膜110a將氧化物半導體膜108夾在柵電極104a與柵電極112a之間的結構，可以從多個方向控制施加到氧化物半導體膜108的柵極電場。因此，可以控制如下晶體管的導通或截止，即由于包括載流子濃度高如1 X 1〇17/ cm3以上的氧化物半導體膜所以不能夠控制導通或截止的晶體管。
[0116] 接著，也可以通過對氧化物半導體膜108進行添加雜質120的處理，來以自對準的方式形成溝道形成區(qū)l〇8a、低電阻區(qū)108b及低電阻區(qū)108c (參照圖3C)。
[0117] 此時，由于柵電極112a用作掩模，所以在重疊于柵電極112a的氧化物半導體膜 108中不添加雜質120,而以自對準的方式形成溝道形成區(qū)108a。
[0118] 此外，在氧化物半導體膜108中的添加有雜質120的區(qū)域中結晶結構變亂，而容易成為非晶狀態(tài)。由此，在作為氧化物半導體膜108使用CAAC-0S膜等具有結晶性的膜并對該膜添加雜質120時，溝道形成區(qū)108a不被添加雜質而保持具有結晶性的氧化物半導體膜的狀態(tài)，而不重疊于柵電極112a的低電阻區(qū)108b及低電阻區(qū)108c被添加雜質而容易成為非晶狀態(tài)的氧化物半導體膜(或者，其大部分處于非晶狀態(tài)的氧化物半導體膜)。
[0119] 由于非晶狀態(tài)的氧化物半導體膜(或者，其大部分處于非晶狀態(tài)的氧化物半導體膜)容易從CAAC-0S膜等具有結晶性的氧化物半導體膜吸收成為供體的雜質如氫等，所以從溝道形成區(qū)108a該雜質被吸收(也可以稱為吸雜)到低電阻區(qū)108b及低電阻區(qū)108c,而可以提商晶體管150的電特性。
[0120] 此外，作為雜質120,可以使用選自第15族元素（典型的是氮（N)、磷（P)、砷（As)、銻（Sb))、硼（B)、鋁（A1)、氬（Ar)、氦（He)、氖（Ne)、銦（In)、氟（F)、氯（Cl)、鈦（Ti)和鋅 (Zn)中的任何一種以上的元素。另外，作為對氧化物半導體膜108添加雜質120的方法，可以使用離子摻雜法或離子注入法。
[0121] 另外，也可以多次進行對氧化物半導體膜108添加雜質120的處理。在多次進行對氧化物半導體膜108添加雜質120的處理的情況下，作為雜質120,既可以在多次處理中的每次處理中都使用相同的雜質，也可以在進行每次處理時改變雜質。
[0122] 接著，在柵電極112a、上部電極膜112b、柵極絕緣膜110a及電極間絕緣膜110b上形成層間膜114,并在層間膜114上形成通過設置在柵極絕緣膜110a及層間膜114中的開口分別電連接于氧化物半導體膜108的低電阻區(qū)108b及低電阻區(qū)108c的源電極116a及漏電極116b (參照圖3D)。
[0123] 層間膜114可以使用氧化硅、氧化鎵、氧化鋁、氧化鋯、氧化釔、氧化鉿、氧化鑭、氧化釹、氧化鉭、氮化硅、氧氮化硅、氧氮化鋁或氮氧化硅等形成。層間膜114可以為單層或疊層。此外，層間膜114也可以與柵極絕緣膜106a等同樣地使用通過加熱氧的一部分脫離的絕緣氧化物形成。
[0124] 作為源電極116a及漏電極116b，例如利用濺射法形成導電膜(例如金屬膜或添加有一導電型的雜質元素的硅膜等)，然后在該導電膜上形成蝕刻掩模進行蝕刻來區(qū)域選擇性地形成，即可?；蛘?，可以使用噴墨法等。此外，成為源電極116a及漏電極116b的導電膜既可以以單層形成，又可以層疊多個層而形成。例如，可以采用由Ti層夾著A1層的三層的疊層結構。
[0125] 如此，可以制造晶體管150及電容元件160。
[0126] 如上所述，可以利用用作背柵電極的柵電極104a的電場控制不容易受用作前柵電極的柵電極112a的電場的影響的區(qū)域，由此可以抑制閾值電壓向負方向漂移或S值增高等的電特性的不均勻。此外，可以利用背柵電極的電場提高晶體管的導通態(tài)電流。再者，通過采用隔著柵極絕緣膜l〇6a及柵極絕緣膜110a將氧化物半導體膜108夾在柵電極104a 與柵電極112a之間的結構，可以從多個方向控制施加到氧化物半導體膜108的柵極電場。因此，可以控制如下晶體管的導通或截止，即由于包括載流子濃度高如1 X l〇17/cm3以上的氧化物半導體膜所以不能夠控制導通或截止的晶體管。
[0127] 因此，可以提供具有良好的晶體管特性的使用氧化物半導體的晶體管以及包括使用氧化物半導體的晶體管的可靠性高的半導體裝置。另外，由于可以通過同一工序形成晶體管和電容元件，所以可以高效率地形成電容元件。
[0128] 本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當?shù)?組合。
[0129] 實施方式2 在本實施方式中，參照圖4A至圖6說明具有與實施方式1所記載的結構不同的結構的半導體裝置的結構及制造方法的一個方式。
[0130] 〈半導體裝置的結構例〉作為半導體裝置的例子，圖4A至圖4C示出包括頂柵型晶體管170及電容元件180的半導體裝置的俯視圖及截面圖的一個例子。圖4A是俯視圖，圖4B是沿圖4A中的點劃線 A2-B2的截面圖，并且圖4C是沿圖4A中的點劃線C2-D2、點劃線E2-F2及點劃線G2-H2的截面圖。
[0131] 圖4A至圖4C所示的晶體管170包括：具有絕緣表面的襯底100上的基底絕緣膜 102 ;基底絕緣膜102上的柵電極104a ;覆蓋柵電極104a的柵極絕緣膜106a ;以接觸于柵極絕緣膜106a并越過柵電極104a的方式設置的氧化物半導體膜108 ;以接觸于氧化物半導體膜108并越過柵電極104a的方式設置的源電極116a及漏電極116b ;至少覆蓋氧化物半導體膜108、源電極116a及漏電極116b的柵極絕緣膜110a ;以接觸于柵極絕緣膜110a的一部分并越過柵電極l〇4a的方式設置的柵電極112a ;以及柵極絕緣膜110a及柵電極112a 上的層間膜114,其中，柵電極112a重疊于源電極116a及漏電極116b的一部分。
[0132] 如圖4A所示，當從垂直于基底絕緣膜102的表面或被形成面的方向看氧化物半導體膜108時，可以將氧化物半導體膜108的溝道長度方向稱作X軸方向（或A2-B2方向），并且將其溝道寬度方向稱作Y軸方向（或E2-F2方向）。并且，可以將垂直于X-Y平面的方向稱作Z軸方向。
[0133] 在本實施方式中，柵電極104a在X軸方向上延伸，柵電極112a在Y軸方向上延伸。
[0134] 在晶體管170中，可以利用用作背柵電極的柵電極104a的電場控制不容易受用作前柵電極的柵電極112a的電場的影響的區(qū)域，由此可以抑制閾值電壓向負方向漂移或S值增高等的電特性的不均勻。此外，可以利用背柵電極的電場提高晶體管170的導通態(tài)電流。另外，通過采用柵電極112a重疊于源電極116a及漏電極116b的一部分的結構，可以減小晶體管170的外部電阻，由此可以抑制導通態(tài)電流下降。
[0135] 另外，圖4A至圖4C所示的電容元件180包括：下部電極膜104b ;上部電極膜 112b ;以及夾在下部電極膜104b與上部電極膜112b之間的電極間絕緣膜106b及電極間絕緣膜ll〇b。
[0136] 〈半導體裝置的制造方法〉參照圖5A至圖?說明圖4A至圖4C所示的半導體裝置的制造工序的一個例子。
[0137] 首先，準備具有絕緣表面的襯底100,在襯底100上形成基底絕緣膜102。接著，在基底絕緣膜102上形成成為柵電極104a及下部電極膜104b的導電膜，通過光刻法等在導電膜上形成掩模，利用該掩模區(qū)域選擇性地去除導電膜的一部分來形成柵電極l〇4a及下部電極膜l〇4b的圖案。接著，以覆蓋柵電極104a及下部電極膜104b的方式形成成為柵極絕緣膜106a及電極間絕緣膜106b的絕緣膜，通過光刻法等在絕緣膜上形成掩模，利用該掩模區(qū)域選擇性地去除絕緣膜的一部分來形成柵極絕緣膜l〇6a及電極間絕緣膜106b。接著，以接觸于柵極絕緣膜106a并越過柵電極104a的方式形成氧化物半導體膜108 (參照圖2A 至圖2D)。
[0138] 另外，在形成柵電極104a及下部電極膜104b的圖案時，通過提高形成了圖案的導電膜的高寬比(在本實施方式中，高度與底邊之比)，與平坦的導電膜(底邊長）相比可以增大電容元件180的電容值。
[0139] 作為襯底100、基底絕緣膜102、柵電極104a、下部電極膜104b、柵極絕緣膜106a、電極間絕緣膜l〇6b及氧化物半導體膜108的材料及制造方法等，可以參照實施方式1。
[0140] 接著，以接觸于氧化物半導體膜108的一部分并越過柵電極104a的方式形成源電極116a及漏電極116b (參照圖5A)。
[0141] 作為源電極116a及漏電極116b的材料及制造方法等，可以參照實施方式1。
[0142] 接著，通過以至少覆蓋氧化物半導體膜108、源電極116a、漏電極116b及電極間絕緣膜l〇6b的方式形成成為柵極絕緣膜110a及電極間絕緣膜110b的絕緣膜而進行蝕刻，來形成柵極絕緣膜ll〇a及電極間絕緣膜110b (參照圖5B)。
[0143] 作為柵極絕緣膜110a及電極間絕緣膜110b的材料及制造方法等，可以參照實施方式1。
[0144] 接著，形成成為柵電極112a及上部電極膜112b的導電膜，通過光刻法等在導電膜上形成掩模，利用該掩模以越過柵電極l〇4a及下部電極膜104b的方式區(qū)域選擇性地去除導電膜的一部分來形成導電膜的圖案(參照圖5C)。
[0145] 形成了圖案的導電膜在晶體管170中用作柵電極112a，在電容元件180中用作上部電極膜112b。柵電極112a重疊于源電極116a及漏電極116b的一部分。
[0146] 作為柵電極112a及上部電極膜112b的材料及制造方法等，可以參照實施方式1。
[0147] 此外，也可以使用與成為上述源電極116a及漏電極116b的導電膜相同的層代替上部電極膜112b，形成上部電極膜，而不設置電極間絕緣膜110b。
[0148] 通過采用隔著柵極絕緣膜106a及柵極絕緣膜110a將氧化物半導體膜108夾在柵電極104a與柵電極112a之間的結構，可以從多個方向控制施加到氧化物半導體膜108的柵極電場。因此，可以控制如下晶體管的導通或截止，即由于包括載流子濃度高如1 X 1〇17/ cm3以上的氧化物半導體膜所以不能夠控制導通或截止的晶體管。
[0149] 接著，在柵電極112a、上部電極膜112b、柵極絕緣膜110a及電極間絕緣膜110b上形成層間膜114 (參照圖OT)。
[0150] 作為層間膜114的材料及制造方法等，可以參照實施方式1。
[0151] 如此，可以制造晶體管170及電容元件180。
[0152] 此外，如圖6中的晶體管190所示，通過在圖5C中形成導電膜的圖案時以隔著柵極絕緣膜1 l〇a而不重疊于源電極116a及漏電極116b的方式形成柵電極112a，可以降低柵電極112a與源電極116a之間以及柵電極112a與漏電極116b之間的寄生電容。
[0153] 如上所述，可以利用用作背柵電極的柵電極104a的電場控制不容易受用作前柵電極的柵電極112a的電場的影響的區(qū)域，由此可以抑制閾值電壓向負方向漂移或S值增高等的電特性的不均勻。此外，可以利用背柵電極的電場提高晶體管的導通態(tài)電流。再者，通過采用隔著柵極絕緣膜l〇6a及柵極絕緣膜110a將氧化物半導體膜108夾在柵電極104a 與柵電極112a之間的結構，可以從多個方向控制施加到氧化物半導體膜108的柵極電場。因此，可以控制如下晶體管的導通或截止，即由于包括載流子濃度高如1 X l〇17/cm3以上的氧化物半導體膜所以不能夠控制導通或截止的晶體管。
[0154] 因此，可以提供具有良好的晶體管特性的使用氧化物半導體的晶體管以及包括使用氧化物半導體的晶體管的可靠性高的半導體裝置。另外，由于可以通過同一工序形成晶體管和電容元件，所以可以高效率地形成電容元件。
[0155] 本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當?shù)?組合。
[0156] 實施方式3 在本實施方式中，參照附圖對半導體裝置的一個例子進行說明，該半導體裝置使用實施方式1或2所示的半導體裝置，即使在沒有電力供應的情況下也能夠保持存儲數(shù)據(jù)，并且對寫入次數(shù)也沒有限制。
[0157] 圖7A至圖7C示出半導體裝置的結構的一個例子。圖7A示出半導體裝置的截面圖，圖7B示出半導體裝置的俯視圖，并且圖7C示出半導體裝置的電路圖。這里，圖7A相當于沿圖7B中的A3-B3的截面。
[0158] 圖7A及圖7B所示的半導體裝置在其下層中包括使用第一半導體材料的晶體管 460,并在其上層中包括使用第二半導體材料的晶體管462及通過與晶體管462相同的工序制造的電容元件464。在本實施方式中，雖然示出作為晶體管462及電容元件464使用實施方式1的晶體管150及電容元件160的情況的例子，但是也可以應用實施方式2所示的晶體管及電容元件的結構。
[0159] 這里，第一半導體材料和第二半導體材料優(yōu)選為具有不同的禁帶寬度的材料。例如，可以將氧化物半導體以外的半導體材料(例如，硅類半導體材料或化合物類半導體材料)用于第二半導體材料，并且將氧化物半導體用于第一半導體材料。使用氧化物半導體以外的材料的晶體管容易進行高速工作。另一方面，使用氧化物半導體的晶體管利用其特性而可以長時間地保持電荷。
[0160] 另外，雖然對上述晶體管都為η溝道型晶體管的情況進行說明，但是當然也可以使用Ρ溝道型晶體管。另外，用于半導體裝置的材料或半導體裝置的結構等半導體裝置的具體結構不局限于在此所示的結構。
[0161] 如圖7Α所示，晶體管460包括：設置在包含氧化物半導體之外的半導體材料(例如，硅、鍺或者化合物半導體材料諸如GaAs、InP、SiC、ZnSe、GaN或SiGe等）的襯底400中的溝道形成區(qū)416 ;以夾著溝道形成區(qū)416的方式設置的雜質區(qū)420 ;與雜質區(qū)420接觸的金屬間化合物區(qū)424 ;溝道形成區(qū)416上的柵極絕緣膜408 ;以及柵極絕緣膜408上的柵電極410。注意，雖然有時在附圖中沒有明顯示出源電極或漏電極，但是為了方便起見有時將這種結構也稱為晶體管。另外，此時，為了對晶體管的連接關系進行說明，有時將源區(qū)和源電極總稱為源電極，將漏區(qū)和漏電極總稱為源電極。也就是說，在本說明書中，源電極的記載會包括源區(qū)。注意，設置在具備晶體管460的層中的各半導體元件由隔壁490分離。
[0162] 以覆蓋襯底400上的晶體管460的方式設置有絕緣膜428及絕緣膜430。另外，在晶體管460中，也可以在柵電極410的側面設置側壁絕緣膜，來形成包括雜質濃度不同的區(qū) 域的雜質區(qū)420。
[0163] 使用單晶半導體襯底的晶體管460能夠進行高速工作。因此，通過將該晶體管用作讀出用晶體管，可以高速地進行數(shù)據(jù)的讀出。以覆蓋晶體管460的方式形成兩個絕緣膜。并且，作為在絕緣膜428及絕緣膜430上形成晶體管462及電容元件464的預處理,對絕緣膜428及絕緣膜430進行去除處理(例如CMP處理)來使絕緣膜428及絕緣膜430平坦化并使柵電極410的頂面露出。
[0164] 作為絕緣膜428及絕緣膜430,典型地是，可以使用氧化娃膜、氧氮化娃膜、氧化錯膜、氧氮化鋁膜、氮化硅膜、氮化鋁膜、氮氧化硅膜、氮氧化鋁膜等的無機絕緣膜。絕緣膜428 及絕緣膜430可以使用等離子體CVD法或濺射法等形成。
[0165] 另外，可以使用聚酰亞胺樹脂、丙烯酸樹脂、苯并環(huán)丁烯類樹脂等的有機材料。此夕卜，除了上述有機材料之外，還可以使用低介電常數(shù)材料（low-k (低k)材料)等。在使用有機材料時，也可以使用旋涂法、印刷法等濕法形成絕緣膜428及絕緣膜430。
[0166] 注意，在本實施方式中，作為絕緣膜428使用氮化硅膜，作為絕緣膜430使用氧化娃膜。
[0167] 在本實施方式中，在通過去除處理(例如CMP處理）充分進行了平坦化的絕緣膜 428及絕緣膜430 (優(yōu)選的是，絕緣膜428及絕緣膜430表面的平均面粗糙度為0. 15nm以下）上設置有第一層間膜442及第二層間膜444。第一層間膜442及第二層間膜444可以使用與實施方式1的基底絕緣膜102相同的方法及材料形成。
[0168] 此外，將通過在第一層間膜442及第二層間膜444中形成的開口電連接于柵電極 410的布線446設置在第二層間膜444上，并設置有第三層間膜448,該第三層間膜448用作使在形成布線446時產(chǎn)生的臺階平坦的平坦化膜。布線446可以使用與實施方式1的源電極116a及漏電極116b相同的方法及材料形成。另外，第三層間膜448可以使用與實施方式1的層間膜114相同的方法及材料形成。
[0169] 此外，在第三層間膜448上設置有第四層間膜450,該第四層間膜450具有如下功能：在下層(包括晶體管460的層）與上層(包括晶體管462的層）之間抑制有可能對晶體管的特性有影響的雜質的移動。在第四層間膜450上設置有晶體管462的柵電極104a及電容兀件464的下部電極膜104b。再者，在第四層間膜450、柵電極104a及下部電極膜104b 上設置有基底絕緣膜452,該基底絕緣膜452具有對晶體管462的氧化物半導體膜108供應氧的功能。作為第四層間膜450優(yōu)選設置阻擋膜，以防止銅或鋁到達氧化物半導體膜108。作為阻礙銅或鋁的移動的阻擋膜，可以舉出氮化鉭膜、鎢膜、氮化鎢膜、鑰膜、氮化鑰膜、鈦膜、氮化鈦膜、鉻膜或氮化鉻膜。另外，基底絕緣膜452可以使用與實施方式1的基底絕緣膜102相同的方法及材料形成。
[0170] 而且，電連接于晶體管462的漏電極116b的布線456通過設置在電極間絕緣膜 ll〇b、電極間絕緣膜106b、第四層間膜450及基底絕緣膜452中的開口部電連接于布線 446。此外，布線446電連接于電容兀件464的下部電極膜104b。另外，在層間膜114上設置有源電極116a及漏電極116b，在源電極116a及漏電極116b上設置有保護膜458。保護膜458可以使用與層間膜114相同的方法及材料形成。另外，作為本實施方式的晶體管和電容元件的結構或各構成要素，可以參照實施方式1。
[0171] 圖7A所示的晶體管462是將氧化物半導體材料用于溝道形成區(qū)的晶體管。這里，包括在晶體管462中的氧化物半導體膜108優(yōu)選是如上述實施方式所記載的水分及氫等雜質盡量被去除了的高純度化的膜。此外，還優(yōu)選是氧空位被充分填補的膜。通過使用這樣的氧化物半導體膜可以得到截止態(tài)電流極小的晶體管462。
[0172] 因為晶體管462的截止態(tài)電流極小，所以通過使用該晶體管而可以在較長期間內保持存儲數(shù)據(jù)。換言之，因為可以形成不需要刷新工作或刷新工作的頻度極低的半導體存儲裝置，所以可以充分降低耗電量。
[0173] 在圖7A及圖7B中，優(yōu)選的是，晶體管460與晶體管462至少部分重疊，并且晶體管460的源區(qū)或漏區(qū)與氧化物半導體膜108的一部分重疊。另外，晶體管460優(yōu)選重疊于電容元件464。例如，電容元件464的下部電極膜104b及上部電極膜112b與晶體管460至少部分重疊。通過采用這種平面布局，可以縮小半導體裝置所占的面積，從而可以實現(xiàn)高集成化。
[0174] 注意，在本實施方式中，雖然晶體管460的柵電極410與晶體管462的漏電極116b 通過布線446及布線456電連接，但是也可以直接連接。另外，在本實施方式中，雖然在包括晶體管460的層與包括晶體管462的層之間存在有第一層間膜442至第四層間膜450及基底絕緣膜452,但是未必需要所有膜。鑒于半導體裝置所需要的特性、可靠性及成本等，實施者適當?shù)剡x擇所形成的膜即可。
[0175] 接著，圖7C示出對應于圖7A及圖7B的電路結構的一個例子。
[0176] 在圖7C中，第一布線（1st Line)與晶體管460的源電極電連接，第二布線（2nd Line)與晶體管460的漏電極電連接。此外，第三布線（3rd Line)與晶體管462的源電極 (或漏電極）電連接，第四布線（4th Line)與晶體管462的柵電極電連接。再者，晶體管460 的柵電極及晶體管462的漏電極(或源電極）與電容元件464的電極的一個電連接，第五布線（5th Line)與電容元件464的電極的另一個電連接。
[0177] 在圖7C所示的半導體裝置中，通過有效地利用可以保持晶體管460的柵電極的電位的特征，可以如下所示那樣進行數(shù)據(jù)的寫入、保持以及讀出。注意，由于晶體管460將氧化物半導體（Oxide Semiconductor (0S))用于活性層（也稱為溝道形成區(qū))，所以在晶體管的電路符號旁邊用"0S"標注。在本說明書中使用的其它附圖中的用"0S"標注的晶體管也與此同樣。
[0178] 對數(shù)據(jù)的寫入及保持進行說明。首先，將第四布線的電位設定為使晶體管462成為導通狀態(tài)的電位，使晶體管462成為導通狀態(tài)。由此，第三布線的電位施加到晶體管460 的柵電極及電容元件464。也就是說，對晶體管460的柵電極施加規(guī)定的電荷（寫入)。這里，施加賦予兩種不同電位電平的電荷（以下，稱為低電平電荷、高電平電荷）中的任一種。然后，通過將第四布線的電位設定為使晶體管462成為截止狀態(tài)的電位，來使晶體管462成為截止狀態(tài)，而保持施加到晶體管460的柵電極的電荷(保持)。
[0179] 因為晶體管462的截止態(tài)電流極小，所以晶體管460的柵電極的電荷被長時間地保持。
[0180] 接著，對數(shù)據(jù)的讀出進行說明。當在對第一布線施加規(guī)定的電位(恒電位）的狀態(tài) 下對第五布線施加適當?shù)碾娢?讀出電位)時，根據(jù)保持在晶體管460的柵電極中的電荷量，第二布線具有不同的電位。這是因為如下緣故：一般而言，在晶體管460為η溝道型的情況下，對晶體管460的柵電極施加高電平電荷時的外觀上的閾值電壓V th_H低于對晶體管460 的柵電極施加低電平電荷時的外觀上的閾值電壓Vth p在此，外觀上的閾值電壓是指為了使晶體管460成為"導通狀態(tài)"所需要的第五布線的電位。從而，通過將第五布線的電位設定為與V th H之間的電位V。，可以辨別施加到晶體管460的柵電極的電荷。例如，在寫入時被供應高電平電荷的情況下，如果第五布線的電位為％ (> Vth H)，則晶體管460成為"導通狀態(tài)"。在寫入時被供應低電平電荷的情況下，即使第五布線的電位為％ (<Vth J，晶體管460也維持"截止狀態(tài)"。因此，根據(jù)第二布線的電位可以讀出所保持的數(shù)據(jù)。
[0181] 注意，當將存儲單元配置為陣列狀時，需要只讀出所希望的存儲單元的數(shù)據(jù)。在此情況下，當不讀出數(shù)據(jù)時，對第五布線施加不管柵電極的狀態(tài)如何都使晶體管460成為"截止狀態(tài)"的電位，即小于V th H的電位，即可?；蛘?，對第五布線施加不管柵電極的狀態(tài)如何都使晶體管460成為"導通狀態(tài)"的電位，即大于Vtg的電位，即可。
[0182] 在本實施方式所示的半導體裝置中，通過使用將氧化物半導體用于溝道形成區(qū)的截止態(tài)電流極小的晶體管，可以極長期地保持存儲數(shù)據(jù)。就是說，因為不需要進行刷新工作，或者，可以將刷新工作的頻度降低到極低，所以可以充分降低耗電量。另外，即使沒有電力供給(但是，優(yōu)選固定電位)，也可以在較長期間內保持存儲數(shù)據(jù)。
[0183] 另外，在本實施方式所示的半導體裝置中，數(shù)據(jù)的寫入不需要高電壓，而且也沒有元件劣化的問題。由于例如不需要如現(xiàn)有的非易失性存儲器那樣地對浮動柵極注入電子或從浮動柵極抽出電子，因此完全不發(fā)生如柵極絕緣膜的劣化等的問題。就是說，在根據(jù)所公開的發(fā)明的半導體裝置中，對現(xiàn)有的非易失性存儲器的問題的能夠重寫的次數(shù)沒有限制，而顯著提高可靠性。再者，根據(jù)晶體管的導通狀態(tài)或截止狀態(tài)而進行數(shù)據(jù)寫入，而可以容易實現(xiàn)高速工作。
[0184] 如上所述，可以利用用作背柵電極的柵電極104a的電場控制不容易受用作前柵電極的柵電極112a的電場的影響的區(qū)域，由此可以抑制閾值電壓向負方向漂移或S值增高等的電特性的不均勻。此外，可以利用背柵電極的電場提高晶體管的導通態(tài)電流。再者，通過采用隔著柵極絕緣膜l〇6a及柵極絕緣膜110a將氧化物半導體膜108夾在柵電極104a 與柵電極112a之間的結構，可以從多個方向控制施加到氧化物半導體膜108的柵極電場。因此，可以控制如下晶體管的導通或截止，即由于包括載流子濃度高如1 X l〇17/cm3以上的氧化物半導體膜所以不能夠控制導通或截止的晶體管。
[0185] 另外，能夠提供實現(xiàn)了微型化及高集成化且被賦予高電特性的半導體裝置以及該半導體裝置的制造方法。
[0186] 本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當?shù)?組合。
[0187] 實施方式4 在本實施方式中，關于使用實施方式1或2所示的半導體裝置的半導體裝置，參照圖8A 至圖9B對與實施方式3所示的結構不同的結構進行說明，該半導體裝置即使在沒有電力供應的情況下也能夠保持存儲數(shù)據(jù)，并且對寫入次數(shù)也沒有限制。
[0188] 圖8A示出半導體裝置的電路結構的一個例子，圖8B是示出半導體裝置的一個例子的示意圖。首先對圖8A所示的半導體裝置進行說明，接著對圖8B所示的半導體裝置進行說明。
[0189] 在圖8A所示的半導體裝置中，位線BL與晶體管462的源電極或漏電極電連接，字線WL與晶體管462的柵電極電連接，并且晶體管462的源電極或漏電極與電容元件464的第一端子電連接。
[0190] 接著，說明對圖8A所示的半導體裝置(存儲單元650)進行數(shù)據(jù)的寫入及保持的情況。為再次分配電荷之前的位線BL的電位的條件下首先，通過將字線WL的電位設定為晶體管462成為導通狀態(tài)的電位，使晶體管462成為導通狀態(tài)。由此，將位線BL的電位施加到電容元件464的第一端子（寫入)。然后，通過將字線WL的電位設定為晶體管462成為截止狀態(tài)的電位，來使晶體管462成為截止狀態(tài)，由此保持電容元件464的第一端子的電位(保持)。
[0191] 使用氧化物半導體的晶體管462具有截止態(tài)電流極小的特征。因此，通過使晶體管462成為截止狀態(tài)，可以極長時間地保持電容元件464的第一端子的電位(或累積在電容元件464中的電荷)。
[0192] 接著，對數(shù)據(jù)的讀出進行說明。當晶體管462成為導通狀態(tài)時，處于浮動狀態(tài)的位線BL與電容元件464電連接，于是，在位線BL與電容元件464之間電荷被再次分配。結果，位線BL的電位變化。位線BL的電位的變化量根據(jù)電容元件464的第一端子的電位（或累積在電容元件464中的電荷）而取不同的值。
[0193] 例如，在以V為電容元件464的第一端子的電位，以C為電容元件464的電容值，以C B為位線BL的電容值（以下也稱為位線電容值)，并且以VB(I為再次分配電荷之前的位線 BL的電位的條件下，再次分配電荷之后的位線BL的電位為（CBXVBtl+CXVV(C B+C)。因此，作為存儲單元650的狀態(tài)，當電容元件464的第一端子的電位為Vi和V。（Vi > VJ的兩個狀態(tài)時，保持電位％時的位線BL的電位（=(QXV^+CXVi)/ (CB+C))高于保持電位V。時的位線 BL 的電位（=(CBXVBQ+CXVQ)/ (CB+C))。
[0194] 并且，通過比較位線BL的電位與預定的電位，可以讀出數(shù)據(jù)。
[0195] 如上所述，圖8A所示的半導體裝置可以利用晶體管462的截止態(tài)電流極小的特征長期保持累積在電容元件464中的電荷。就是說，因為不需要進行刷新工作，或者，可以將刷新工作的頻度降低到極低，所以可以充分降低耗電量。另外，即使沒有電力供給，也可以在較長期間內保持存儲數(shù)據(jù)。
[0196] 接著，對圖8B所示的半導體裝置進行說明。
[0197] 圖8B所示的半導體裝置在其上部作為存儲電路包括存儲單元陣列651a及存儲單元陣列651b，該存儲單元陣列651a及存儲單元陣列651b包括多個圖8A所示的存儲單元650,并且在其下部包括用來使存儲單元陣列651 (存儲單元陣列651a及存儲單元陣列 651b)工作的外圍電路653。另外，外圍電路653與存儲單元陣列651電連接。通過采用這種結構，可以實現(xiàn)半導體裝置的小型化。
[0198] 在設置在外圍電路653中的晶體管中，更優(yōu)選使用與晶體管462不同的半導體材料。例如，可以使用硅、鍺、硅鍺、碳化硅或砷化鎵等，優(yōu)選使用單晶半導體。另外，還可以使用有機半導體材料等。使用這種半導體材料的晶體管能夠進行充分的高速工作。從而，通過利用該晶體管，能夠順利實現(xiàn)被要求高速工作的各種電路(邏輯電路、驅動電路等)。
[0199] 另外，圖8B所示的半導體裝置示出層疊有兩個存儲單元陣列651 (存儲單元陣列 651a、存儲單元陣列651b)的結構，但是所層疊的存儲單元陣列的個數(shù)不局限于此。也可以采用層疊有三個以上的存儲單元的結構。
[0200] 接著，參照圖9A及圖9B對圖8A所示的存儲單元650的具體結構進行說明。
[0201] 圖9A及圖9B是存儲單元650的結構的一個例子。圖9A示出存儲單元650的截面圖，而圖9B示出存儲單元650的俯視圖。在此，圖9A相當于沿著圖9B的A4-B4的截面。
[0202] 設置在基底絕緣膜452上的晶體管462可以采用與實施方式1或實施方式3所示的結構相同的結構。
[0203] 圖9A及圖9B所示的半導體裝置在上層中具備包含第二半導體材料構成的晶體管 462以及通過與晶體管462相同的工序制造的電容元件464。另外，在下層中具備包含第一半導體材料構成的晶體管492。在本實施方式中，雖然示出作為晶體管462及電容元件464 使用實施方式1的晶體管150及電容元件160的情況的例子，但是也可以應用任一其它實施方式所示的晶體管及電容元件的結構。
[0204] 晶體管462的柵電極104a通過與電容元件464的下部電極膜104b相同的材料及工序形成，晶體管462的柵極絕緣膜106a通過與電容元件464的電極間絕緣膜106b相同的材料及工序形成，晶體管462的柵極絕緣膜110a通過與電容元件464的電極間絕緣膜110b 相同的材料及工序形成，晶體管462的柵電極112a通過與電容元件464的上部電極膜112b 相同的材料及工序形成。而且，晶體管462與電容元件464通過布線456電連接。
[0205] 在晶體管462及電容元件464上設置有層間膜114,在層間膜114上設置有用來連接存儲單元650與相鄰的存儲單元650的漏電極116b。注意，漏電極116b相當于圖8A的電路圖中的位線BL。
[0206] 通過采用圖9A所示的平面布局，可以縮小半導體裝置所占的面積，從而可以實現(xiàn) 高集成化。
[0207] 如上所述，在基底絕緣膜452上形成的多個存儲單元由使用氧化物半導體的晶體管形成。由于使用氧化物半導體的晶體管的截止態(tài)電流小，因此通過使用這種晶體管，能夠長期保持存儲數(shù)據(jù)。換言之，可以使刷新工作的頻度極低，所以可以充分降低耗電量。
[0208] 另外，如圖9A所示，也可以與實施方式3同樣在包括晶體管462的層下層疊包括晶體管492的層等多個層。例如，在圖9A中，在包括晶體管462的層下設置有具備將單晶半導體襯底用作活性層的晶體管492及M0S結構的電容元件494的層。注意，設置在具備晶體管492及M0S結構的電容元件494的層中的各半導體元件由隔壁490分離。
[0209] 如上所述，通過將具備使用氧化物半導體以外的材料的晶體管(換言之，能夠進行充分高速的工作的晶體管）的外圍電路以及具備使用氧化物半導體的晶體管(作更廣義解釋，其截止態(tài)電流充分小的晶體管）的存儲電路設置為一體，能夠實現(xiàn)具有新穎特征的半導體裝置。另外，通過采用外圍電路和存儲電路的疊層結構，可以提高半導體裝置的集成度。
[0210] 如上所述，可以利用用作背柵電極的柵電極104a的電場控制不容易受用作前柵電極的柵電極112a的電場的影響的區(qū)域，由此可以抑制閾值電壓向負方向漂移或S值增高等的電特性的不均勻。此外，可以利用背柵電極的電場提高晶體管的導通態(tài)電流。再者，通過采用隔著柵極絕緣膜l〇6a及柵極絕緣膜110a將氧化物半導體膜108夾在柵電極104a 與柵電極112a之間的結構，可以從多個方向控制施加到氧化物半導體膜108的柵極電場。因此，可以控制如下晶體管的導通或截止，即由于包括載流子濃度高如1 X l〇17/cm3以上的氧化物半導體膜所以不能夠控制導通或截止的晶體管。
[0211] 另外，能夠提供實現(xiàn)了微型化及高集成化且被賦予高電特性的半導體裝置以及該半導體裝置的制造方法。
[0212] 本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當?shù)?組合。
[0213] 實施方式5 在本實施方式中，作為使用本說明書所示的晶體管的半導體裝置的其它例子，圖14A 至圖14C示出作為邏輯電路的N0R型電路及NAND型電路。圖14B示出N0R型電路，圖14C 示出NAND型電路。圖14A是示出圖14B的NOR型電路中的晶體管802及晶體管803的結構的截面圖。
[0214] 在圖14B和圖14C所示的N0R型電路及NAND型電路中，作為p溝道型晶體管的晶體管801、晶體管802、晶體管811及晶體管814可以采用與實施方式3所示的晶體管460 相同的結構。在本實施方式中，通過將賦予P型的雜質元素如硼（B)、鋁（A1)或鎵（Ga)等引入到使用具有η型的半導體材料的襯底800 (例如，η型單晶硅襯底)，形成包括p型雜質區(qū)的Ρ溝道型晶體管。
[0215] 此外，作為η溝道型晶體管的晶體管803、晶體管804、晶體管812及晶體管813，應用具有與實施方式1所示的晶體管150相同的結構的在溝道形成區(qū)使用氧化物半導體膜的晶體管。
[0216] 另外，在圖14Α至圖14C所示的N0R型電路及NAND型電路中，由于晶體管803、晶體管804、晶體管812及晶體管813的氧化物半導體膜的溝道形成區(qū)被薄膜化，所以可以抑制該晶體管的閾值電壓向負方向漂移。此外，以隔著絕緣膜夾持氧化物半導體膜的方式設置有兩個柵電極，將一方的柵電極用作所謂背柵極，并且通過適當?shù)乜刂票硸艠O的電位，例如控制為GND，可以使晶體管803、晶體管804、晶體管812及晶體管813的閾值電壓進一步向正方向漂移，而可以實現(xiàn)常關型的晶體管。
[0217] 注意，在本實施方式中示出如下例子：在N0R型電路中，設置在晶體管803及晶體管804中并可以用作背柵極的柵電極彼此電連接，在NAND型電路中，設置在晶體管812及晶體管813中并可以用作背柵極的柵電極彼此電連接。但是，本實施方式不局限于此，也可以具有用作上述背柵極的柵電極分別獨立地被電控制的結構。
[0218] 在圖14A所示的半導體裝置中，示出作為襯底800使用單晶硅襯底，使用該單晶硅襯底形成晶體管802,在晶體管802上層疊將氧化物半導體膜用于溝道形成區(qū)的晶體管803 的例子。在襯底800上以圍繞晶體管802的方式設置有元件分離絕緣層806。
[0219] 電連接于晶體管803的柵電極841a的電極層841b通過設置在柵極絕緣膜843及絕緣膜839中的接觸孔電連接于設置在與晶體管803相同的層中的電極835。電極835通過設置在絕緣膜836及絕緣膜833中的接觸孔電連接于布線832。雖然在圖14A中未明確地圖示，但是布線832通過設置在絕緣膜830、絕緣膜828及絕緣膜826中的接觸孔電連接于晶體管802的柵電極821。由此，晶體管803的柵電極841a電連接于晶體管802的柵電極 821。
[0220] 此外，雖然在圖14A中未明確地圖示，但是晶體管802的電極825電連接于布線 834,布線834通過電極831電連接于晶體管803的電極845。由此，晶體管802的電極825 電連接于晶體管803的電極845。
[0221] 另外，晶體管802的電極(或柵電極）與晶體管803的電極(或柵電極）的電連接不局限于圖14A所示的結構，可以適當?shù)卦O定介于其間的電極(或布線）及絕緣膜的結構。
[0222] 如圖14A所示，通過層疊晶體管802和晶體管803,可以減小半導體裝置所占的面積，由此可以實現(xiàn)更高集成化。另外，由于晶體管802是能夠實現(xiàn)常關型的晶體管，所以可以正確地控制邏輯電路。
[0223] 如上所述，能夠提供實現(xiàn)了微型化及高集成化且賦予高電特性的半導體裝置以及該半導體裝置的制造方法。
[0224] 本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當?shù)?組合。
[0225] 實施方式6 可以至少在其一部分中使用上述實施方式所公開的晶體管構成CPU (Central Processing Unit :中央處理單兀）。
[0226] 圖10A是示出CPU的具體結構的方框圖。圖10A所示的CPU在襯底1190上具有：運算電路（ALU :Arithmetic logic unit : ) 1191、ALU 控制器 1192、指令譯碼器 1193、中斷控制器1194、定時控制器1195、寄存器1196、寄存器控制器1197、總線接口（Bus I/F)1198、能夠重寫的R0M1199以及ROM接口（ROM I/F) 1189。作為襯底1190使用半導體襯底、SOI 襯底、玻璃襯底等。R0M1199及ROM接口 1189也可以設置在不同的芯片上。當然，圖10A所示的CPU只不過是簡化其結構而所示的一個例子，所以實際的CPU根據(jù)其用途具有各種各樣的結構。
[0227] 通過總線接口 1198輸入到CPU的指令在輸入到指令譯碼器1193并被譯碼之后，輸入到ALU控制器1192、中斷控制器1194、寄存器控制器1197、定時控制器1195。
[0228] ALU控制器1192、中斷控制器1194、寄存器控制器1197、定時控制器1195根據(jù)被譯碼的指令進行各種控制。具體而言，ALU控制器1192生成用來控制ALU1191的工作的信號。另外，中斷控制器1194在進行CPU的程序時，根據(jù)其優(yōu)先度或掩碼狀態(tài)來對來自外部的輸入/輸出裝置或外圍電路的中斷要求進行處理。寄存器控制器1197生成寄存器1196 的地址，并對應于CPU的狀態(tài)來進行寄存器1196的讀出或寫入。
[0229] 另外，定時控制器1195生成用來控制ALU1191、ALU控制器1192、指令譯碼器 1193、中斷控制器1194以及寄存器控制器1197的工作定時的信號。例如，定時控制器1195 具有根據(jù)基準時鐘信號CLK1來生成內部時鐘信號CLK2的內部時鐘發(fā)生器，并將該內部時鐘信號CLK2供應到上述各種電路。
[0230] 在圖10A所示的CPU中，在寄存器1196中設置有存儲單元。作為寄存器1196的存儲單元可以使用包括上述實施方式所記載的半導體裝置的存儲單元。
[0231] 在圖10A所示的CPU中，寄存器控制器1197根據(jù)ALU1191的指令進行寄存器1196 中的保持工作的選擇。換言之，寄存器控制器1197在寄存器1196所具有的存儲單元中選擇由反轉邏輯(值)的邏輯元件保持數(shù)據(jù)還是由電容器保持數(shù)據(jù)。在選擇由反轉邏輯(值)的邏輯元件保持數(shù)據(jù)的情況下，對寄存器1196中的存儲元件供應電源電壓。在選擇由電容器保持數(shù)據(jù)的情況下，對電容器進行數(shù)據(jù)的重寫，而可以停止對寄存器1196中的存儲元件供應電源電壓。
[0232] 如圖10B或圖10C所示，可以通過在存儲單元群和施加有電源電位VDD或電源電位VSS的節(jié)點之間設置開關元件來進行電源的停止。以下對圖10B及圖10C的電路進行說明。
[0233] 圖10B及圖10C示出作為用來控制對存儲單元供應電源電位的開關元件包括上述實施方式所示的晶體管的存儲電路的結構的一個例子。
[0234] 圖10B所示的存儲裝置包括開關元件1141以及具有多個存儲單元1142的存儲單元群1143。具體而言，作為各存儲單元1142可以使用在上述實施方式中記載的存儲單元。存儲單元群1143所具有的各存儲單元1142通過開關元件1141施加有高電平的電源電位 VDD。并且，存儲單元群1143所具有的各存儲單元1142施加有信號IN的電位和低電平的電源電位VSS。
[0235] 在圖10B中，作為開關元件1141使用上述實施方式所公開的晶體管，并且該晶體管的開關被施加到其柵電極的信號SigA控制。
[0236] 另外，雖然圖10B中示出開關元件1141只具有一個晶體管的結構，但是對其沒有特別的限制，也可以具有多個晶體管。當開關元件1141具有多個用作開關元件的晶體管時，既可以將上述多個晶體管并聯(lián)，又可以將上述多個晶體管串聯(lián)，還可以組合并聯(lián)和串聯(lián)。
[0237] 此外，在圖10B中，由于開關元件1141控制對存儲單元群1143所具有的各存儲單元1142供應高電平的電源電位VDD，但是也可以由于開關元件1141控制供應低電平的電源電位VSS。
[0238] 另外，圖10C示出存儲裝置的一個例子，其中通過開關元件1141對存儲單元群 1143所具有的各存儲單元1142供應低電平的電源電位VSS?？梢杂砷_關元件1141控制對存儲單元群1143所具有的各存儲單元1142供應低電平的電源電位VSS。
[0239] 即使在存儲單元群和施加有電源電位VDD或電源電位VSS的節(jié)點之間設置開關元件來暫時停止CPU的動作而停止供應電源電壓，也能夠保持數(shù)據(jù)，從而可以降低耗電量。具體地說，例如，在個人計算機的使用者停止對鍵盤等輸入裝置輸入數(shù)據(jù)時，可以停止CPU的工作，由此可以降低耗電量。
[0240] 在此，雖然以CPU為例子來說明，但是也可以將上述晶體管應用于DSP (Digital Signal Processor :數(shù)字信號處理器）、定制 LSI、FPGA (Field Programmable Gate Array : 現(xiàn)場可編程門陣列）等的LSI。
[0241] 本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當?shù)?組合。
[0242] 實施方式7 可以將本說明書所公開的半導體裝置應用于多種電子設備(包括游戲機)。作為電子設備，可以舉出電視機、顯示器等顯示裝置、照明裝置、臺式或筆記本型個人計算機、文字處理機、再現(xiàn)存儲在DVD (Digital Versatile Disc:數(shù)字通用光盤）等記錄介質中的靜態(tài)圖像或動態(tài)圖像的圖像再現(xiàn)裝置、便攜式CD播放器、收音機、磁帶錄音機、頭戴式耳機音響、音響、無繩電話子機、步話機、便攜無線設備、移動電話機、車載電話、便攜式游戲機、計算器、便攜式信息終端、電子筆記本、電子書閱讀器、電子翻譯器、聲音輸入器、攝像機、數(shù)字靜態(tài) 照相機、電動剃須刀、微波爐等高頻加熱裝置、電飯煲、洗衣機、吸塵器、空調器等空調設備、洗碗機、烘碗機、干衣機、烘被機、電冰箱、電冷凍箱、電冷藏冷凍箱、DNA保存用冷凍器、煙探測器、福射計數(shù)器（radiation counters)、透析裝置等醫(yī)療設備等。再者，還可以舉出工業(yè) 設備諸如引導燈、信號機、傳送帶、自動扶梯、電梯、工業(yè)機器人、蓄電系統(tǒng)等。另外，使用石油的引擎、利用來自非水類二次電池的電力通過電動機推進的移動體等也包括在電器設備的范疇內。作為上述移動體，例如可以舉出電動汽車（EV)、兼具內燃機和電動機的混合動力汽車（HEV)、插電式混合動力汽車（PHEV)、使用履帶代替這些的車輪的履帶式車輛、包括電動輔助自行車的電動自行車、摩托車、電動輪椅、高爾夫球車、小型或大型船舶、潛水艇、直升機、飛機、火箭、人造衛(wèi)星、太空探測器、行星探測器、宇宙飛船。圖11A至圖11C示出這些電子設備的具體例子。
[0243] 圖11A示出具有顯示部的桌子9000。在桌子9000中，框體9001組裝有顯示部 9003,利用顯示部9003可以顯示影像。另外，示出利用四個腿部9002支撐框體9001的結構。另外，框體9001具有用于供應電力的電源供應線9005。
[0244] 實施方式1或實施方式2所示的晶體管都可以用于顯示部9003,可以使電子設備具有1?可罪性。
[0245] 顯示部9003具有觸屏輸入功能，而通過使用者用手指等接觸顯示于桌子9000的顯示部9003中的顯示按鈕9004來可以進行屏面操作或信息輸入，并且顯示部9003也可以用作如下控制裝置，即通過使其具有能夠與其他家電產(chǎn)品進行通訊的功能或能夠控制其他家電產(chǎn)品的功能，而通過屏面操作控制其他家電產(chǎn)品。例如，通過使用具有圖像傳感器功能的半導體裝置，可以使顯示部9003具有觸屏輸入功能。
[0246] 另外，利用設置于框體9001的鉸鏈也可以將顯示部9003的屏面以與地板垂直的方式立起來，從而也可以將桌子9000用作電視裝置。雖然在小房間里設置大屏面的電視裝置會使自由使用的空間變小，但是若桌子安裝有顯示部則可以有效地利用房間的空間。
[0247] 圖11B是便攜式音樂播放器，其主體3021設有：顯示部3023 ;為了掛在耳朵上的固定部3022 ;揚聲器；操作按鈕3024 ;及外部儲存槽3025等。通過實施方式1或實施方式 2所示的晶體管或實施方式3至實施方式5所示的半導體裝置用于內置在主體3021中的存儲器或CPU等，可以實現(xiàn)低耗電量化的便攜式音樂播放器（PDA)。
[0248] 再者，通過使圖11B所示的便攜式音樂播放器具有天線、麥克風功能及無線通信功能，且與移動電話機互動，可以實現(xiàn)在駕駛汽車等時利用無線通信進行免提的對話。
[0249] 圖11C示出計算機，該計算機包括含有CPU的主體9201、框體9202、顯示部9203、鍵盤9204、外部連接端口 9205、指向裝置9206等。該計算機通過將利用本發(fā)明的一個方式制造的半導體裝置用于顯示部9203來制造。通過使用實施方式6所示的CPU，可以制造耗電量低的計算機。
[0250] 圖12A及圖12B是能夠進行折疊的平板終端。圖12A是打開的狀態(tài)，并且平板終端包括框體9630、顯示部9631a、顯示部9631b、顯示模式切換開關9034、電源開關9035、省電模式切換開關9036、卡子9033以及操作開關9038。
[0251] 在圖12A及圖12B所示的便攜式設備中，作為用來暫時儲存圖像數(shù)據(jù)的存儲器使用SRAM或DRAM。例如，可以將實施方式3至實施方式5所說明的半導體裝置用作存儲器。通過將上述實施方式所說明的半導體裝置用于存儲器，能夠以高速進行數(shù)據(jù)的寫入和讀出，能夠長期保持存儲數(shù)據(jù)，還能夠充分降低耗電量。
[0252] 另外，在顯示部9631a中，可以將其一部分用作觸摸屏的區(qū)域9632a，并且可以通過按觸所顯示的操作鍵9638來輸入數(shù)據(jù)。此外，作為一個例子，示出顯示部9631a的一半只具有顯示的功能，而另一半具有觸摸屏的功能的結構，但是不局限于該結構。也可以采用使顯示部9631a的所有區(qū)域具有觸摸屏的功能的結構。例如，可以使顯示部9631a的整個面顯示鍵盤來將其用作觸摸屏，并且將顯示部9631b用作顯示屏面。
[0253] 此外，在顯示部9631b中與顯示部9631a同樣也可以將其一部分用作觸摸屏的區(qū) 域9632b。此外，通過使用手指或觸屏筆等按觸觸摸屏上的顯示鍵盤顯示切換按鈕9639的位置，可以在顯示部9631b上顯示鍵盤。
[0254] 此外，也可以對觸摸屏的區(qū)域9632a和觸摸屏的區(qū)域9632b同時進行觸摸輸入。
[0255] 另外，顯示模式切換開關9034能夠切換堅屏顯示和橫屏顯示等并能夠切換黑白顯示和彩色顯示等。根據(jù)通過平板終端所內置的光傳感器檢測到的使用時的外光的光量，省電模式切換開關9036可以控制顯示的亮度。平板終端除了光傳感器以外還可以內置陀螺儀和加速度傳感器等檢測傾斜度的傳感器等的其他檢測裝置。
[0256] 此外，圖12A示出顯示部9631b的顯示面積與顯示部9631a的顯示面積相同的例子，但是不局限于此，既可以使一方的尺寸和另一方的尺寸不同又可以使它們的顯示質量有差異。例如顯不部9631a和顯不部9631b中的一方與另一方相比可以進彳丁商精細的顯不。
[0257] 圖12B是合上的狀態(tài)，并且平板終端包括框體9630、太陽能電池9633、充放電控制電路9634、電池9635以及ECDC轉換器9636。此外，在圖12B中，作為充放電控制電路9634 的一個例子示出具有電池9635和D⑶C轉換器9636的結構。
[0258] 此外，平板終端能夠進行折疊，因此不使用時可以合上框體9630。因此，可以保護顯示部9631a和顯示部9631b，而可以提供一種具有良好的耐久性且從長期使用的觀點來看具有良好的可靠性的平板終端。
[0259] 此外，圖12A及圖12B所示的平板終端還可以具有如下功能：顯示各種各樣的數(shù)據(jù) (靜態(tài)圖像、動態(tài)圖像、文字圖像等）；將日歷、日期或時刻等顯示在顯示部上；對顯示在顯示部上的數(shù)據(jù)進行操作或編輯的觸摸輸入；通過各種各樣的軟件(程序）控制處理等。
[0260] 通過利用安裝在平板終端的表面上的太陽能電池9633,可以將電力供應到觸摸屏、顯示部或圖像信號處理部等。另外，可以通過將太陽能電池9633設置在框體9630的單面或雙面，來高效地對電池9635進行充電。另外，當作為電池9635使用鋰離子電池時，有可以實現(xiàn)小型化等的優(yōu)點。
[0261] 另外，參照圖12C所示的方框圖對圖12B所示的充放電控制電路9634的結構和工作進行說明。圖12C示出太陽能電池9633、電池9635、D⑶C轉換器9636、轉換器9637、開關 SW1至開關SW3以及顯示部9631，電池9635、D⑶C轉換器9636、轉換器9637、開關SW1至開關SW3對應圖12B所示的充放電控制電路9634。
[0262] 首先，說明在利用外光使太陽能電池9633發(fā)電時的工作的例子。使用IX：DC轉換器9636對太陽能電池所產(chǎn)生的電力進行升壓或降壓以使它成為用來對電池9635進行充電的電壓。并且，當利用來自太陽能電池9633的電力使顯示部9631工作時使開關SW1導通，并且，利用轉換器9637將其升壓或降壓到顯示部9631所需要的電壓。另外，當不進行顯示部9631中的顯示時，可以采用使開關SW1截止且使開關SW2導通來對電池9635進行充電的結構。
[0263] 注意，作為發(fā)電單元的一個例子示出太陽能電池9633,但是不局限于此，也可以使用壓電元件（piezoelectric element)或熱電轉換元件（拍耳帖元件（Peltier element)) 等其他發(fā)電單元進行電池9635的充電。例如，也可以使用以無線（不接觸）的方式能夠收發(fā)電力來對電池9635進行充電的無線電力傳輸模塊或組合太陽能電池9633和其他充電方法。
[0264] 在圖13A的電視裝置8000中，框體8001組裝有顯示部8002,利用顯示部8002可以顯示影像，并且從揚聲器部8003可以輸出聲音?？梢詫嵤┓绞?或實施方式2所示的晶體管用于顯示部8002。
[0265] 作為顯示部8002,可以使用液晶顯示裝置、在各個像素中具備有機EL元件等發(fā)光元件的發(fā)光裝置、電泳顯示裝置、DMD (Digital Micromirror Device:數(shù)字微鏡裝置)、PDP (Plasma Display Panel :等離子體顯示面板）等半導體顯示裝置。
[0266] 電視裝置8000也可以具備接收機及調制解調器等。電視裝置8000可以通過利用接收機，接收一般的電視廣播。再者，通過調制解調器連接到有線或無線方式的通信網(wǎng)絡，也可以進行單向（從發(fā)送者到接收者）或雙向（發(fā)送者和接收者之間或接收者之間等）的數(shù) 據(jù)通信。
[0267] 此外，電視裝置8000也可以具備用來進行信息通信的CPU、存儲器等。電視裝置 8000也可以使用實施方式3至實施方式6中的任一個所示的存儲器及CPU。
[0268] 在圖13A中，具有室內機8200和室外機8204的空調器是使用實施方式6的CPU 的電氣設備的一個例子。具體地說，室內機8200具有框體8201、送風口 8202、CPU8203等。在圖13A中，例示出CPU8203設置在室內機8200中的情況，但是CPU8203也可以設置在室外機8204中?；蛘?，在室內機8200和室外機8204的雙方中設置CPU8203。因為實施方式 6所示的CPU是使用氧化物半導體的CPU，所以可以實現(xiàn)具有良好的耐熱性且可靠性高的空調器。
[0269] 在圖13A中，電冷藏冷凍箱8300是具備使用氧化物半導體的CPU的電氣設備的一個例子。具體地說，電冷藏冷凍箱8300包括框體8301、冷藏室門8302、冷凍室門8303及 CPU8304等。在圖13A中，CPU8304設置在框體8301的內部。通過將實施方式6所示的CPU 用于電冷藏冷凍箱8300的CPU8304,可以實現(xiàn)低耗電量化。
[0270] 在圖13B和圖13C中，示出電氣設備的一個例子的電動汽車的例子。電動汽車9700 安裝有二次電池9701。二次電池9701的電力由控制電路9702調整輸出而供應到驅動裝置9703?？刂齐娐?702由具有未圖示的ROM、RAM、CPU等的處理裝置9704控制。通過將實施方式6所示的CPU用于電動汽車9700的CPU，可以實現(xiàn)低耗電量化。
[0271] 驅動裝置9703是利用直流電動機或交流電動機，或者將電動機和內燃機組合而構成。處理裝置9704根據(jù)電動汽車9700的駕駛員的操作數(shù)據(jù)（加速、減速、停止等)、行車數(shù)據(jù)(爬坡、下坡等數(shù)據(jù)或者行車中的車輪受到的負荷等）等的輸入數(shù)據(jù)，向控制電路9702 輸出控制信號?？刂齐娐?702利用處理裝置9704的控制信號調整從二次電池9701供應的電能控制驅動裝置9703的輸出。當安裝有交流電動機時，雖然未圖示，但是還安裝有將直流轉換為交流的反相器。
[0272] 本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當?shù)?組合。
[0273] 符號說明 100 :襯底，102 :基底絕緣膜，104a :柵電極，104b :下部電極膜，106a :柵極絕緣膜， 106b :電極間絕緣膜，108 :氧化物半導體膜，108a :溝道形成區(qū)，108b :低電阻區(qū)，108c :低電阻區(qū)，110a :柵極絕緣膜，110b :電極間絕緣膜，112a :柵電極，112b :上部電極膜，114 :層間膜，116a:源電極，116b :漏電極，120 :雜質，150 :晶體管，160 :電容元件，170 :晶體管，180 : 電容元件，190 :晶體管，400 :襯底，408 :柵極絕緣膜，410 :柵電極，416 :溝道形成區(qū)，420 : 雜質區(qū)，424 :金屬間化合物區(qū)，428 :絕緣膜，430 :絕緣膜，442 :第一層間膜，444 :第二層間膜，446 :布線，448 :第三層間膜，450 :第四層間膜，452 :基底絕緣膜，456 :布線，458 :保護膜，460 :晶體管，462 :晶體管，464 :電容元件，490 :分隔壁，492 :晶體管，494 :電容元件， 650 :存儲單元，651 :存儲單元陣列，651a :存儲單元陣列，651b :存儲單元陣列，653 :外圍電路，800 :襯底，801 :晶體管，802 :晶體管，803 :晶體管，804 :晶體管，806 :兀件分尚絕緣層， 811 :晶體管，812 :晶體管，813 :晶體管，814 :晶體管，821 :棚電極，825 :電極，826 :絕緣月旲， 828 :絕緣膜，830 :絕緣膜，831 :電極，832 :布線，833 :絕緣膜，834 :布線，835 :電極，836 : 絕緣膜，839 :絕緣膜,841a :柵電極,841b :電極,843 :柵極絕緣膜,845 :電極，1141 :開關元件，1142 :存儲單元，1143 :存儲單元群，1189 :ROM 接口，1190 :襯底，1191 :ALU，1192 :ALU 控制器，1193 :指令譯碼器，1194 :中斷控制器，1195 :時序控制器，1196 :寄存器，1197 :寄存器控制器，1198 :總線接口，1199 :ROM，3021 :主體，3022 :固定部，3023 :顯示部，3024 :操作按鈕，3025 :外部儲存槽，8000 :電視裝置，8001 :框體，8002 :顯示部，8003 :揚聲器部，8200 : 室內機，8201 :框體，8202 :送風口，8203 :CPU，8204 :室外機，8300 :電冷藏冷凍箱，8301 :框體，8302 :冷藏室門，8303 :冷凍室門，8304 :CPU，9000 :桌子，9001 :框體，9002 :腳部，9003 : 顯示部，9004 :顯示按鈕，9005 :電源供應線，9033 :夾子，9034 :開關，9035 :電源開關，9036 : 開關，9038 :操作開關，9201 :主體，9202 :框體，9203 :顯示部，9204 :鍵盤，9205 :外部連接端口，9206 :指向裝置，9630 :框體，9631 :顯示部，9631a :顯示部，9631b :顯示部，9632a :區(qū) 域，9632b :區(qū)域，9633 :太陽能電池，9634 :充放電控制電路，9635 :電池，9636 :DCDC轉換器，9637 :轉換器，9638 :操作鍵，9639 :按鈕，9700 :電動汽車，9701 :二次電池，9702 :控制電路，9703 :驅動裝置，9704 :處理裝置本申請基于2012年4月20日提交到日本專利局的日本專利申請No. 2012-096443,通過引用將其完整內容并入在此。
【權利要求】
1. 一種半導體裝置，包括：在第一方向上延伸的第一柵電極；覆蓋所述第一柵電極的頂面及側面的第一柵極絕緣膜；氧化物半導體膜，該氧化物半導體膜隔著所述第一柵電極的所述頂面與所述氧化物半導體膜之間及所述第一柵電極的所述側面與所述氧化物半導體膜之間的所述第一柵極絕緣膜覆蓋所述第一柵電極；覆蓋所述氧化物半導體膜的第二柵極絕緣膜；以及所述第二柵極絕緣膜上的第二柵電極，該第二柵電極在垂直于所述第一方向的第二方向上延伸。
2. 根據(jù)權利要求1所述的半導體裝置，還包括通過所述第二柵極絕緣膜中的開口電連接于所述氧化物半導體膜的源電極及漏電極。
3. 根據(jù)權利要求1所述的半導體裝置，其中，所述氧化物半導體膜包括溝道形成區(qū)及一對低電阻區(qū)，并且，所述第二柵電極重疊于所述溝道形成區(qū)。
4. 根據(jù)權利要求1所述的半導體裝置，還包括所述第二柵極絕緣膜及所述第二柵電極上的絕緣膜。
5. 根據(jù)權利要求1所述的半導體裝置，還包括電容元件，該電容元件包括：包含與所述第一柵電極相同的材料的下部電極膜；以及包含與所述第二柵電極相同的材料的上部電極膜。
6. 根據(jù)權利要求5所述的半導體裝置，其中，所述電容元件在所述下部電極膜與所述上部電極膜之間包括絕緣膜，并且，所述絕緣膜包含與所述第一柵極絕緣膜或所述第二柵極絕緣膜相同的材料。
7. 根據(jù)權利要求5所述的半導體裝置，其中所述下部電極膜的高度大于所述下部電極膜的寬度。
8. -種半導體裝置，包括：在第一方向上延伸的第一柵電極；覆蓋所述第一柵電極的頂面及側面的第一柵極絕緣膜；氧化物半導體膜，該氧化物半導體膜隔著所述第一柵電極的所述頂面與所述氧化物半導體膜之間及所述第一柵電極的所述側面與所述氧化物半導體膜之間的所述第一柵極絕緣膜覆蓋所述第一柵電極；覆蓋所述氧化物半導體膜的一部分的源電極及漏電極；覆蓋所述氧化物半導體膜的一部分、所述源電極及所述漏電極的第二柵極絕緣膜；以及所述第二柵極絕緣膜上的第二柵電極，該第二柵電極在垂直于所述第一方向的第二方向上延伸。
9. 根據(jù)權利要求8所述的半導體裝置，其中所述第二柵電極設置在所述源電極與所述漏電極之間。
10. 根據(jù)權利要求8所述的半導體裝置，還包括所述第二柵極絕緣膜及所述第二柵電極上的絕緣膜。
11. 根據(jù)權利要求8所述的半導體裝置，還包括電容元件，該電容元件包括：包含與所述第一柵電極相同的材料的下部電極膜；以及包含與所述第二柵電極相同的材料的上部電極膜。
12. 根據(jù)權利要求11所述的半導體裝置，其中，所述電容元件在所述下部電極膜與所述上部電極膜之間包括絕緣膜，并且，所述絕緣膜包含與所述第一柵極絕緣膜或所述第二柵極絕緣膜相同的材料。
13. 根據(jù)權利要求11所述的半導體裝置，其中所述下部電極膜的高度大于所述下部電極膜的寬度。
14. 一種半導體裝置的制造方法，包括如下步驟：在第一方向上形成第一柵電極；形成覆蓋所述第一柵電極的頂面及側面的第一柵極絕緣膜；形成氧化物半導體膜，該氧化物半導體膜隔著所述第一柵電極的所述頂面與所述氧化物半導體膜之間及所述第一柵電極的所述側面與所述氧化物半導體膜之間的所述第一柵極絕緣膜覆蓋所述第一柵電極；形成覆蓋所述氧化物半導體膜的第二柵極絕緣膜；以及形成所述第二柵極絕緣膜上的第二柵電極，該第二柵電極在垂直于所述第一方向的第二方向上延伸。
15. 根據(jù)權利要求14所述的半導體裝置的制造方法，還包括形成通過所述第二柵極絕緣膜中的開口電連接于所述氧化物半導體膜的源電極及漏電極的步驟。
16. 根據(jù)權利要求14所述的半導體裝置的制造方法，還包括形成源電極及漏電極的步驟，其中所述第二柵電極設置在所述源電極與所述漏電極之間。
17. 根據(jù)權利要求14所述的半導體裝置的制造方法，其中，所述半導體裝置包括具有下部電極膜及上部電極膜的電容元件，所述下部電極膜通過與形成所述第一柵電極的步驟相同的步驟形成，并且，所述上部電極膜通過與形成所述第二柵電極的步驟相同的步驟形成。
18. 根據(jù)權利要求17所述的半導體裝置的制造方法，其中，所述電容元件在所述下部電極膜與所述上部電極膜之間包括絕緣膜，并且，所述絕緣膜包含與所述第一柵極絕緣膜或所述第二柵極絕緣膜相同的材料。
19. 根據(jù)權利要求17所述的半導體裝置的制造方法，其中所述下部電極膜的高度大于所述下部電極膜的寬度。
【文檔編號】H01L27/115GK104247030SQ201380020870
【公開日】2014年12月24日申請日期:2013年4月12日優(yōu)先權日:2012年4月20日
【發(fā)明者】磯部敦生申請人:株式會社半導體能源研究所

完整全部詳細技術資料下載