將貫穿基板通孔集成到集成電路的中段工序層中的制作方法
【專利摘要】一種具有集成式貫穿基板通孔(TSV)的半導體晶圓。該半導體晶圓包括基板(102)。介電層(106)可在該基板的第一側上形成。貫穿基板通孔可延伸穿過該介電層和該基板。該貫穿基板通孔可包括導電材料和隔離層(140)。該隔離層可至少部分地圍繞該導電材料。該隔離層可具有楔形部分(142)。
【專利說明】將貫穿基板通孔集成到集成電路的中段工序層中
[0001] 相關申請
[0002] 本申請請求以V. Ramachandran等人的名義于2012年1月13日提交的美國臨時 專利申請No. 61/586, 463和于2012年7月13日提交的美國臨時專利申請No. 61/671，607 的權益，其公開全部內(nèi)容通過援引明確納入于此。

【技術領域】
[0003] 本公開一般涉及集成電路（1C)。更具體而言，本公開涉及將貫穿基板通孔（TSV) 集成到高級CMOS(互補金屬氧化物半導體）節(jié)點中的中段工序（middle-of-line)層中。
[0004] 背景
[0005] 用于集成電路（1C)的半導體制造的工藝流程可包括前端工序（FE0L)工藝、中段 工序（M0L)工藝和后端工序（BE0L)工藝。FE0L工藝可包括晶圓制備、隔離、阱形成、柵極圖 案化、間隔、延伸和源極/漏極植入、硅化物形成和雙應力襯墊形成。M0L工藝可包括柵極觸 點形成。BE0L工藝可包括用于使在FE0L和M0L工藝期間產(chǎn)生的半導體器件互連的一系列 晶圓處理步驟。成功的現(xiàn)代半導體芯片產(chǎn)品制造和合格涉及所采用材料和工藝之間的相互 作用。具體而言，在M0L工藝期間的柵極觸點形成是該工藝流程中的日益富有挑戰(zhàn)性的部 分，尤其對于光刻圖案化而言。
[0006] 隨著半導體節(jié)點的進展（S卩，節(jié)點變得更小并且制造技術進展），將TSV (貫穿基板 通孔）集成到M0L層中變得更加困難。中段工序層可包括但不限于M0L觸點或在半導體器 件晶體管或其他類似有源器件的緊密鄰近區(qū)內(nèi)的其他層。M0L層與器件晶體管的鄰近產(chǎn)生 了很窄的能成功集成TSV的工藝窗，因為M0L層一般展現(xiàn)出縮減的厚度。因此，由TSV集成 工藝引起的管芯/晶圓厚度的可變性對于M0L層而言變得更為顯著，因為TSV工藝制造貫 穿半導體器件的主體的縱向連接。而且，TSV的有限的大小縮放能力進一步加大了其對M0L 層的影響。
[0007] -種對管芯和晶圓厚度可變性有影響的TSV工藝是TSV化學機械拋光（CMP)過拋 光。過拋光被執(zhí)行以用于完全移除由TSV填充工藝置于晶圓上的所有層（包括膜）。具體 而言，由TSV填充工藝置于晶圓上的諸層可在晶圓的M0L層上形成。遺憾地是，因過拋光導 致的層從晶圓的移除可進一步縮減M0L層的厚度，尤其對于20納米（20nm)或更小的工藝 而Η。
[0008] 概述
[0009] 在本公開的一個方面，描述了具有集成式貫穿基板通孔（TSV)的半導體晶圓。該 半導體晶圓包括基板。介電層可在該基板的第一側上形成。貫穿基板通孔可延伸穿過該介 電層和該基板。該貫穿基板通孔可包括導電材料和隔離層。該隔離層可至少部分地圍繞該 導電材料。該隔離層可包括楔形部分。
[0010] 在本公開的一個方面，描述了一種用于將貫穿基板通孔（TSV)集成到高級 CMOS(互補金屬氧化物半導體）節(jié)點中的方法。該方法包括在包含在基板的第一側上形成 的介電層的該基板中界定貫穿基板通孔腔。該方法還包括在該貫穿基板通孔腔內(nèi)沉積隔離 層。該方法進一步包括蝕刻該隔離層的一部分。該蝕刻可產(chǎn)生該隔離層的與該介電層充分 鄰近的楔形部分。該方法還包括在該貫穿基板通孔腔內(nèi)沉積導電材料。
[0011] 在本公開的一個方面，描述了具有集成式貫穿基板通孔（TSV)的半導體晶圓。該 半導體晶圓包括基板。介電層可在該基板的第一側上形成。該半導體晶圓包括用于穿過介 電層和半導體基板導電的裝置。該半導體晶圓還包括用于隔離該導電裝置的裝置。該隔離 裝置可圍繞該導電裝置。該隔離裝置還可包括楔形部分。
[0012] 在本公開的另一方面，描述了一種用于將貫穿基板通孔（TSV)集成到高級 CMOS(互補金屬氧化物半導體）節(jié)點中的方法。該方法包括在半導體基板中界定貫穿基板 通孔腔。該方法還包括在該貫穿基板通孔腔之內(nèi)和在該貫穿基板通孔腔之外沉積隔離層。 該方法還包括在該貫穿基板通孔腔上沉積光刻膠。該方法還包括蝕刻落在該貫穿基板通孔 腔之外的該隔離層。該方法還包括移除覆蓋該貫穿基板通孔腔的該光刻膠。該方法還包括 用導電材料填充該貫穿基板通孔腔。該方法還包括對落在該貫穿基板通孔腔之外的該隔離 層進行化學機械過拋光以暴露中段工序層。
[0013] 在本公開的又一方面，描述了具有集成式貫穿基板通孔（TSV)的半導體晶圓。該 半導體晶圓包括半導體基板。介電層可在該半導體基板的表面上形成。止拋層可在該介電 層的表面上形成。貫穿基板通孔可延伸穿過該止拋層、該介電層和該半導體基板。該貫穿 基板通孔可包括導電材料和隔離層。該隔離層可至少部分地圍繞該導電材料。該隔離層還 可部分地覆蓋該止拋層的一部分。
[0014] 在本公開的另一方面，描述了具有集成式貫穿基板通孔（TSV)的半導體晶圓。該 半導體晶圓包括半導體基板。介電層可在該半導體基板的表面上形成。止拋層可在該介電 層的表面上形成。該半導體晶圓包括用于穿過該止拋層、該介電層和該半導體基板導電的 裝置。該半導體晶圓包括用于隔離該導電裝置的裝置。該隔離裝置可至少部分地圍繞該導 電材料。該隔離裝置還可部分地覆蓋該止拋層的一部分。
[0015] 至此已相當寬泛地概括了本公開的特征和技術優(yōu)勢，從而以下的詳細描述可被更 好地理解。本公開的附加特征和優(yōu)勢在以下描述。本領域技術人員應領會，本公開可容易 地用作修改或設計用于執(zhí)行本公開的相同目的的其他結構的基礎。本領域技術人員還應認 識到，此類等效結構不脫離如所附權利要求中闡述的本公開的教導。認為是本公開的特性 的新穎特征就其組織和操作方法兩者而言與進一步目的和優(yōu)勢一起，將在結合附圖考慮以 下描述時被更好地理解。然而，要明確理解的是，每個附圖僅供解說和描述的目的，而不旨 在作為對本公開的限定的定義。
[0016] 附圖簡要描述
[0017] 為了對本公開更全面的理解，現(xiàn)在結合附圖參考以下描述。
[0018] 圖1A示出解說根據(jù)本公開的一個方面的包括有源器件和隔離層的集成電路（1C) 設備的橫截面圖。
[0019] 圖1B和1C示出解說根據(jù)本公開的一個方面的包括了布置在隔離層上的光刻膠的 圖1A的1C設備的橫截面圖。
[0020] 圖2A示出根據(jù)本公開的一個方面的圖1C的的1C設備的橫截面圖，其解說了對隔 離層進行蝕刻以形成隔離層的楔形部分。
[0021] 圖2B示出根據(jù)本公開的一個方面的圖1A的的1C設備的橫截面圖，其解說了對隔 離層進行蝕刻以形成隔離層的楔形部分。
[0022] 圖2C示出根據(jù)本公開的一個方面的圖2B的的1C設備的橫截面圖，其解說了多膜 封頂層在隔離層上的形成。
[0023] 圖3A示出解說根據(jù)本公開的一個方面的圖2B的1C設備的橫截面圖，其遵循TSV 壁壘·晶種和銅填充工藝。
[0024] 圖3B示出解說根據(jù)本公開的一個方面的圖2C的1C設備的橫截面圖，其遵循TSV 壁壘·晶種和銅填充工藝。
[0025] 圖4A示出解說根據(jù)本公開的一個方面的圖3A的1C設備的橫截面圖，其遵循銅化 學機械拋光（CMP)工藝。
[0026] 圖4B示出解說根據(jù)本公開的一個方面的圖3B的1C設備的橫截面圖，其遵循銅化 學機械拋光（CMP)工藝。
[0027] 圖5A示出解說根據(jù)本公開的一個方面的圖4A的1C設備的橫截面圖，其中TSV被 在該1C設備的工作面附近具有楔形部分的隔離層圍繞。
[0028] 圖5B示出解說根據(jù)本公開的一個方面的圖4C的1C設備的橫截面圖，其中TSV被 在1C設備的工作面附近具有楔形部分的隔離層上的多膜封頂層圍繞。
[0029] 圖6A示出解說根據(jù)本公開的一個方面的圖5A的1C設備的橫截面圖，其遵循后端 工序（BE0L)堆疊制造。
[0030] 圖6B示出解說根據(jù)本公開的一個方面的圖5B的1C設備的橫截面圖，其遵循后端 工序（BE0L)堆疊制造。
[0031] 圖7是解說根據(jù)本公開的一個方面的用于將貫穿基板通孔（TSV)集成到高級 CMOS (互補金屬氧化物半導體）節(jié)點中的方法的框圖。
[0032] 圖8示出根據(jù)本公開的一個方面的圖1A的1C設備的橫截面圖，其解說在TSV腔 之上和之內(nèi)形成的去膠。
[0033] 圖9示出解說根據(jù)本公開的一個方面的圖8的1C設備的橫截面圖，其遵循對場氧 化層和去膠的蝕刻以形成縮減的隔離層。
[0034] 圖10示出解說根據(jù)本公開的一個方面的圖9的1C設備的橫截面圖，其遵循TSV 壁壘·晶種和銅填充工藝。
[0035] 圖11示出解說根據(jù)本公開的一個方面的圖10的1C設備的橫截面圖，其遵循銅化 學機械拋光（CMP)工藝。
[0036] 圖12示出解說根據(jù)本公開的一個方面的圖11的1C設備的橫截面圖，其遵循化學 機械拋光（CMP)過拋光工藝。
[0037] 圖13是解說根據(jù)本公開的一個方面的用于將貫穿基板通孔（TSV)集成到高級 CMOS (互補金屬氧化物半導體）節(jié)點中的方法的框圖。
[0038] 圖14是示出其中本公開的一配置可被有利地采用的無線通信系統(tǒng)的框圖。
[0039] 詳細描述
[0040] 以下結合附圖闡述的詳細描述旨在作為對各種配置的描述，而非旨在代表其中可 實踐的本文中所描述概念的僅有配置。詳細描述包括出于提供對各種概念的徹底理解的目 的的具體細節(jié)。然而，對本領域技術人員而言顯而易見地是，這些概念可不用這些具體細節(jié) 來實踐。在一些實例中，公知的結構和組件以框圖形式示出以避免模糊此類概念。如本文 中所描述，術語"和/或"的使用旨在代表"包容性的或"，而術語"或"的使用旨在代表"排 斥性的或"。
[0041] 本公開的各個方面提供用于將貫穿基板通孔（TSV)集成到集成電路（1C)中的中 段工序層中的技術。用于集成電路（1C)的半導體制造的工藝流程可包括前端工序（FE0L) 工藝、中段工序（M0L)工藝和后端工序（BE0L)工藝。將理解，術語"層"包括膜并且不應解 釋成指示縱向或水平厚度，除非另行聲明。根據(jù)本公開的一個方面，隔離層將貫穿基板通孔 (TSV)的導電部分與晶圓的基板（例如，硅）隔開并且還與晶圓的層間介電層隔開。在一個 配置中，隔離層包括與晶圓的介電層充分鄰近的楔形部分。該隔離層還包括沿著該晶圓的 基板的水平長度布置的基本上恒定的部分。在另一配置中，貫穿基板通孔的隔離層具有第 一部分和第二部分，其中第一部分具有第一基本上恒定的直徑，第二部分具有更大的基本 上恒定的直徑。在又一配置中，多膜封頂將隔離層與填充貫穿基板通孔的導電材料隔開。
[0042] 在本公開的一個方面，定向反應離子（DRI)蝕刻使得隔離層的一部分被楔形化。 在本公開的該方面，DRI蝕刻在CMP(化學機械拋光）之前顯著地將諸層的一部分從晶圓的 水平表面移除，從而CMP過拋光移除隔離層的減少的量。在本公開的該方面，DRI蝕刻在TSV 形成工藝之前顯著縮減形成在晶圓的水平表面上的隔離層的厚度。在本公開的另一方面， 繼TSV形成工藝后，后端工序（BE0L)互連層被制造在晶圓上以完成1C設備。
[0043] 有利的是，移除在TSV填充工藝期間置于晶圓上的所有層的CMP過拋光因使用了 DRI蝕刻而有所減少。換言之，DRI蝕刻將諸層的絕大部分從晶圓的水平表面移除，從而需 要較少的CMP過拋光工藝來移除（在TSV填充工藝期間置于）晶圓上剩余的層。DRI蝕刻 還移除諸層的沉積在TSV的側壁內(nèi)部的的一些部分，從而產(chǎn)生楔形隔離層。移除的主要部 分在TSV的頂部附近。通過減少CMP過拋光，晶圓的中段工序（M0L)層在CMP過拋光期間就 被更好地保留/保護。TSV還可在M0L層上方插入，諸如在導電材料（例如，金屬）級（例 如，BE0L互連層）處。
[0044] 圖1A示出解說根據(jù)本公開的一個方面的包括有源器件112-116的集成電路（1C) 設備100的橫截面圖。代表性地，1C設備100包括具有淺溝槽隔離（STI)區(qū)域104的基板 (例如，硅晶圓）102。在STI區(qū)域104和基板102之上的是層間介電（ILD)層106。還置備 有前端工序（FE0L)互連層110。中段工序（M0L)層120也被置備。ILD層106保護FE0L 互連層110的有源器件112-116和M0L層120的導電元件（例如，通孔）121-128免受后 續(xù)工藝的損害。在該配置中，ILD層106由氧化硅或其它用于防止M0L層120的導電元件 121-128之間的短路的類似材料形成。在替換配置中，ILD層106是低介電常數(shù)（K)電介質 或其他類似材料。
[0045] 如圖1A所示，根據(jù)本公開的一個方面，TSV腔134具有增大的尺寸（例如，10-100 微米的深度）以用于容適一個或更多個隔離層和TSV(貫穿基板通孔）導電材料。如圖1A 所示，在將止拋層130沉積在ILD層106的表面上和包括導電元件121-128的M0L層120的 表面上之后，光刻界定出比最終TSV的實際導電部分（見圖4和5)稍大的TSV腔134。在 該配置中，TSV的尺寸在1-20微米（μ m)的數(shù)量級。止拋層130可由碳化硅、氮化硅、SiCON 或其他類似保護材料形成。
[0046] 圖1A示出根據(jù)本公開的一個方面的隔離層140。在該配置中，蝕刻和/或光刻工 藝蝕穿ILD層106、以及基板102的STI區(qū)域104。該工藝形成TSV腔134。在蝕刻完成之 后，隔離沉積在止拋層130、TSV腔134的側壁和底部上形成隔離層140。隔離層140可用 未氟化的石英玻璃（USG)層、正娃酸乙酯（TEOS)層、氧化娃層、氮化娃層、或其他用于形成 氧化層或電絕緣膜的類似前體層來形成。隔離層140可具有20-1000納米（nm)范圍內(nèi)的 厚度。
[0047] 圖1B和1C示出解說根據(jù)本公開的一個方面的包括了布置在隔離層140上的光刻 膠180的圖1A的1C設備的橫截面圖。代表性地，光刻膠180被沉積在形成于止拋層130 上的隔離層140的頂表面上。在該配置中，光刻膠180還被沉積在TSV腔134內(nèi)的隔離層 140上。在該配置中光刻膠180的薄層被布置在TSV腔134的側壁的頂部上。
[0048] 圖1C解說回蝕工藝（例如，02等離子體工藝），其用于移除光刻膠180的布置在 形成于止拋層130上的隔離層140的頂部水平表面上的部分。在該配置中，光刻膠180的 形成在TSV腔134的底部處的隔離層140上的部分未被完全移除。在該配置中，在TSV腔 134的側壁的頂部上的光刻膠180被完全移除。在本公開的該方面，光刻膠180保護隔離 層140的布置在TSV腔134的底部上的部分。在該配置中，布置在TSV腔134的底部上的 隔離層140的完好性防止TSV腔134內(nèi)的導電填充材料（見圖3A-6B)與基板102之間的 接觸。
[0049] 圖2A示出解說根據(jù)本公開的一個方面的包括隔離層140的形成在TSV腔134內(nèi) 的楔形部分142的1C設備200的橫截面圖。如圖2A所示，對隔離層140的定向反應離子 (DRI)蝕刻136被執(zhí)行。DRI蝕刻136縮減隔離層140的形成在止拋層130之上的一部分， 從而產(chǎn)生縮減的隔離層146。而且，在該配置中，DRI蝕刻136使得隔離層140的形成在側 壁上的一部分被如圖2A所示地楔形化。換言之，形成在TSV的側壁上的隔離層140的最頂 部部分（即，隔離層140的在TSV的側壁上的與DRI蝕刻工藝最緊密鄰近的那部分）具有 相對于隔離層140的形成在TSV的側壁上的較低部份而言縮減的水平寬度。隔離層140的 一部分的水平寬度的縮減是漸變的或楔形的。
[0050] 隔離層140的在TSV腔134的頂部處的楔形部分142的楔形輪廓可減小TSV尖頂 角處的高電場。隔離層140的楔形部分142(例如，沿著縱軸的）長度基于器件（例如，有 源器件112-116)延伸到基板102中多深，這可根據(jù)晶體管技術來確定。將理解，DRI蝕刻 136不顯著影響隔離層140的（例如，非楔形、非縮減的）恒定部分144。而且，光刻膠180 在DRI蝕刻236期間保護隔離層140的在TSV腔134的底部上的部分。
[0051] 圖2B示出1C設備200的橫截面圖，其解說對隔離層的DRI蝕刻使得隔離層140 的一部分被楔形化。在該示例性配置中，未提供在圖IB、1C和2A中示出的示例性配置中所 置備的光刻膠180。換言之，圖2B的示例性配置是通過與圖2A的示例性配置中所得到的工 藝相似的工藝來獲得的；然而，添加光刻膠層180的工藝被省略。因為不存在光刻膠層來保 護位于TSV腔134的底部的隔離層140,所以隔離層140的該部分被DRI蝕刻136所縮減。 在一些配置中，DRI蝕刻136的工藝參數(shù)被調(diào)整成防止DRI蝕刻136到達TSV腔134的底 部。在這些配置中，TSV腔136的底部的隔離層140在沒有沉積光刻膠180的情況下被保 護。
[0052] 如圖2A和2B所示，DRI蝕刻136工藝將隔離層的一些部分從基板102上的落在 TSV腔134之外的水平區(qū)域移除。在圖2B中，TSV腔134內(nèi)部的隔離層140的一些部分也 被移除。如圖2A和2B所示，縮減的隔離層146使得能減少CMP過拋光。CMP過拋光稍后被 執(zhí)行來移除剩余縮減的隔離層146和止拋層130以暴露由中段工序工藝形成的MOL層120 的導電元件121-128。在本公開的該方面，減少CMP過拋光降低了對基板102的M0L層120 的影響，因為因蝕刻了縮減的隔離層146導致的差錯（S卩，對M0L層的潛在移除）一般小于 因蝕刻較厚層導致的可能差錯。
[0053] 圖2C不出根據(jù)本公開的一個方面的圖2B的1C設備200的橫截面圖，其解說了多 膜封頂層250在隔離層140上的形成。代表性地，封頂沉積在隔離層140上形成多膜封頂 層250。多膜封頂層250可通過沉積第一封頂層252接著進行DRI蝕刻136來形成。DRI 蝕刻136縮減第一封頂層252的形成在縮減的隔離層146之上的一部分。在該配置中，DRI 蝕刻136使得第一封頂層252的（形成在側壁上的）一部分被楔形化。亦即，形成在TSV 的側壁上的第一封頂層252的最頂部部分（S卩，第一封頂層252的在TSV的側壁上的與DRI 蝕刻工藝最緊密鄰近的部分）具有相對于第一封頂層252的形成在TSV的側壁上的底部部 分而言縮減的水平寬度。第一封頂層252的一部分的水平寬度的縮減是漸變的或楔形的。
[0054] 如圖2C進一步解說的，封頂沉積和DRI蝕刻被重復進行以形成第二封頂層254。 在該配置中，形成在TSV的側壁上的第二封頂層254的最頂部部分具有相對于形成在TSV 的側壁上的第一封頂層252的底部部分而言縮減的水平寬度。盡管示為具有兩層，但多膜 封頂層250可包括任何數(shù)目的膜，包括單膜。而且，盡管示為包括楔形部分，但多膜封頂層 250可通過省略DRI蝕刻136來形成為具有恒定水平寬度。多膜封頂層250可使用多層電 介質或導電膜來形成，電介質包括但不限于氧化硅、氮化硅、碳化硅、氮氧化硅、聚酰亞胺或 其他類似絕緣膜，導電膜包括氮化鈦、氮化鉭、鎢、鉭或其他類似導電膜。多膜封頂層250可 具有2-1000納米（nm)范圍內(nèi)的厚度。
[0055] 圖3A示出解說根據(jù)本公開的一個方面的圖2B的1C設備200的橫截面圖，其遵 循TSV壁壘晶種和導電材料填充工藝。如圖3A所示，1C設備300經(jīng)歷用于在1C設備200 上沉積導電材料338的TSV壁壘晶種和導電材料填充工藝。圖3A示出的導電材料338覆 蓋縮減的隔離層146并填充TSV腔134。隔離層140的楔形部分142和恒定部分144防止 TSV腔134內(nèi)的填充材料接觸基板102。導電材料338可包括但不限于銅、鎢或其他類似導 電材料。盡管未示出，但光刻膠可保持在隔離層140的位于TSV腔134的底部部分處的那 部分之上；或其可在用導電材料填充TSV腔134之前被移除。
[0056] 圖3B示出解說根據(jù)本公開的一個方面的圖2C的1C設備200的橫截面圖，其遵循 TSV壁壘晶種和銅填充工藝。如圖3B所示，1C設備300經(jīng)歷用于在1C設備200上沉積導 電材料338的TSV壁壘晶種和導電材料填充工藝。圖3A中示出的導電材料338覆蓋縮減 的隔離層146上的多膜封頂層250并填充包括隔離層140上的第一覆蓋層252和第二覆蓋 層 254 的 TSV 腔 134。
[0057] 圖4A示出解說對圖3A的1C設備300施加化學機械拋光（CMP)工藝470之后的 并且根據(jù)本公開的一個方面的1C設備400的橫截面圖。如圖4A所示，CMP工藝470將導電 材料338從基板102的表面移除。例如，如圖3A所示，CMP工藝470將位于止拋層130之 上的導電材料338移除。如圖4A所示，縮減的隔離層146、以及止拋層130在CMP工藝470 之后保持在基板102的表面上。這些層通過CMP過拋光工藝來移除，例如，如圖5A所示。
[0058] 圖4B示出解說根據(jù)本公開的一個方面的在對圖3B的1C設備300施加化學機械 拋光（CMP)工藝470之后的1C設備400的橫截面圖。如圖4B所示，CMP工藝470將導電 材料338從基板102的表面移除。例如，CMP工藝470將如圖3B所示的位于縮減的隔離層 146之上的多膜封頂層250上的導電材料338移除。如圖4B所示，多膜封頂層250的縮減 部分、縮減的隔離層146、和止拋層130在CMP工藝470之后保持在基板102的表面上。這 些層通過CMP過拋光工藝來移除，例如，如圖5B所示。
[0059] 圖5A示出解說根據(jù)本公開的一個方面的包括被隔離層140圍繞的TSV560的1C 設備500的橫截面圖。如圖5A所示，CMP過拋光工藝580移除基板102的表面504上的層 的剩余部分以暴露M0L層120的導電元件121-128。例如，CMP過拋光工藝580在不損害 基板102的M0L層120的導電元件121-128的情況下移除縮減的隔離層146、以及止拋層 130 (見圖4A)。亦即，CMP過拋光工藝580的歷時較短，并且因此由于縮減的隔離層146而 對基板102的底下的M0L層120具有較小的影響，如2A-4B所示。
[0060] 如圖5A所示，CMP過拋光工藝580完成對TSV560的形成，其中TSV560的導電材料 的直徑根據(jù)TSV腔134內(nèi)的隔離層140的楔形部分142和恒定部分144而變化。代表性地， CMP過拋光工藝580被執(zhí)行以移除縮減的隔離層146、以及止拋層130 (見圖4A)，來為后端 工序互連層的形成做準備，如圖6A所示。在本公開的該方面，基板102經(jīng)歷用于使TSV560 從ILD層106顯露出來的工藝（例如，磨削）。
[0061] 圖5B示出解說根據(jù)本公開的一個方面的圖4C的1C設備400的橫截面圖，其中 TSV560被在1C設備500的工作面附近的具有楔形部分的隔離層140上的多膜封頂層250 圍繞。代表性地，CMP過拋光工藝580被執(zhí)行以移除多膜封頂層250、縮減的隔離層146、和 止拋層130 (見圖4B)，來為后端工序互連層的形成做準備，如圖6B所示。
[0062] 圖6A示出解說根據(jù)本公開的一個方面的1C設備600的橫截面圖，其遵循用來制 造互連層的后端工序（BE0L)工藝。代表性地，在TSV工藝完成之后，互連層690通過BE0L 工藝被制造在基板102上以完成對1C設備600的形成。在該配置中，互連層690被形成為 包括觸點級。附加或替換互連層可由BE0L工藝形成?；ミB層690提供用于將1C設備600 電耦合和/或熱耦合到另一 1C設備（未示出）的機構。
[0063] 圖6B示出解說圖5B的1C設備500的橫截面圖，其遵循后端工序（BE0L)堆疊制造 以形成1C設備600。在該配置中，根據(jù)本公開的一方面，1C設備600包括TSV560,該TSV560 被在1C設備500的工作面附近具有楔形部分的隔離層140上的多膜封頂層250圍繞?；?連層690提供用于將1C設備600電耦合和/或熱耦合到另一 1C設備（未示出）的機構。
[0064] 圖7是解說根據(jù)本公開的一個方面的用于將貫穿基板通孔（TSV)集成到高級 CMOS(互補金屬氧化物半導體）節(jié)點中的方法700的框圖。在框710，TSV腔134被界定為 穿過基板和該基板上的介電層（例如，層間電介質（ILD))，例如，如圖1A-5B所示。盡管本 描述提及了硅基板，但其他基板材料也被構想，包括玻璃、藍寶石或任何其他合適材料。在 框712,隔離層被沉積在TSV腔中和止拋層上，例如，如圖1A-1C所示。
[0065] 仍參照圖7,在框714,隔離層被蝕刻以移除該隔離層的位于有源器件之上的部分 (例如，隔離層的位于止拋層之上的部分被移除）。此蝕刻使得隔離層的一部分被楔形化。 例如，如圖2A和2B所示，對隔離層140的定向反應離子（DRI)蝕刻產(chǎn)生隔離層140的在TSV 腔134的側壁上的楔形部分142。在框716,用導電材料填充TSV腔134,例如，如圖2A-5B 所示。盡管本描述提及了銅填充物，但其他導電材料也被構想。
[0066] 在一種配置中，1C設備600包括用于穿過介電層和基板導電的裝置。該導電裝置 具有導電填充材料。在本公開的一個方面，該導電裝置是圖5A-6B的TSV560,其配置成執(zhí) 行由該導電裝置所敘述的功能。在該配置中，1C設備600還包括用于將該導電裝置與基板 隔離的裝置。該用于隔離的裝置可圍繞導電材料并包括與ILD層充分鄰近的楔形部分。在 本公開的一個方面，該隔離裝置是圖4A-6B的包括楔形部分142和恒定部分144的隔離層 140,其配置成執(zhí)行由隔離裝置所敘述的功能。在另一方面，前述裝置可以是配置成執(zhí)行由 前述裝置敘述的功能的器件或任何層。
[0067] 圖8示出解說1C設備800的橫截面圖，其中采用了另一工藝。根據(jù)本公開的一個 方面，在隔離層沉積之后，光刻膠870被形成在TSV腔834之上和之內(nèi)。在另一配置中，光 刻膠可部分地填充TSV腔834。如圖8所示，對隔離層840和在TSV腔834上方的光刻膠 870的蝕刻836被執(zhí)行。蝕刻836工藝移除隔離層840的不在光刻膠870下方的一些部分 (例如，落在TSV腔834之外的隔離層，如圖9所示）。TSV腔834的側壁上的隔離層840由 光刻膠870保護。
[0068] 圖9不出解說根據(jù)本公開的一個方面的1C設備900的橫截面圖，其遵循如圖8所 示的對隔離層840的部分蝕刻和對光刻膠870的移除，以形成縮減的隔離層946。如圖9所 示，不落在TSV腔834之內(nèi)的隔離層在基板102的表面上被縮減以形成縮減的隔離層946。 在本公開的一個方面，縮減的隔離層946使得能在將縮減的隔離層946、以及止拋層130從 基板102的表面移除時減少CMP過拋光。在本公開的該方面，減少CMP過拋光限制了對基 板102的中段工序（M0L)層120的導電元件121-128的影響。
[0069] 圖10示出解說根據(jù)本公開的一個方面的1C設備1000的橫截面圖，其遵循TSV壁 壘晶種和導電材料填充工藝。如圖10所示，TSV壁壘晶種和導電材料填充工藝用導電材料 338填充TSV腔834。在所解說示例中，導電材料338是同樣形成在縮減的隔離層946上的 銅。隔離層840防止TSV腔834內(nèi)的導電材料338接觸基板102。填充材料可包括但不限 于銅、鎢或其他類似導電材料。
[0070] 圖11示出解說根據(jù)本公開的一個方面的1C設備1100的橫截面圖，其遵循化學機 械拋光（CMP)工藝1160。如圖11所示，CMP工藝1160將導電材料338從基板102的表面 移除。如圖11所示，縮減的隔離層946、以及止拋層130保持在基板102的表面上。這些層 通過CMP過拋光工藝來移除，例如，如圖12所示。
[0071] 圖12示出解說根據(jù)本公開的一個方面的包括了被隔離層840圍繞的TSV1250的 圖11的1C設備1200的橫截面圖。如圖12所示，CMP過拋光工藝1270移除基板102的表面 1204上的隔離層的剩余部分。代表性地，CMP過拋光工藝1270在不損害基板102的M0L部 分的情況下移除縮減的隔離層946、以及止拋層130 (見圖11)。亦即，CMP過拋光工藝1270 較短，并且因此由于縮減的隔離層946而對基板102的M0L層120的導電元件121-128具 有較小的影響，如圖9-11所示。
[0072] 如圖12所示，CMP過拋光工藝1270完成對TSV1250的形成，TSV1250包括在TSV腔 834上方和在ILD層106之上延伸的TSV部分1252。代表性地，止拋部分1232、和TSV1250 的隔離層部分1248延伸到TSV腔834之外。CMP過拋光工藝1270將縮減的隔離層946、以 及止拋層130 (見圖11)從基板102的表面1204移除，來為形成例如通過BE0L工藝形成的 互連層做準備，諸如圖6A中所示。
[0073] 圖13是解說根據(jù)本公開的一個方面的用于將貫穿基板通孔（TSV)集成到高級 CMOS (互補金屬氧化物半導體）節(jié)點中的方法1300的框圖。在框1310，TSV腔834被界定 為穿過基板和ILD，例如，如圖8-12所示。盡管本描述提及了硅基板，但其他基板材料也被 構想。在框1312,隔離層被沉積在TSV腔中和止拋層上，例如，如圖8所示。
[0074] 仍參照圖13,在框1314,半導體基板被圖案化以沉積只覆蓋貫穿基板通孔腔的光 刻膠。例如，如圖8所示，光刻膠870在TSV腔834上方和在位于TSV腔834的側壁上的隔 離層840之上形成。在框1316,隔離層的落在TSV腔之外的一部分被蝕刻成形成縮減的隔 離層部分。例如，如圖9所示，蝕刻移除了隔離層840的一部分以形成縮減的隔離層946。 在框1318,覆蓋TSV腔的光刻膠被移除。在框1320,用導電材料838填充TSV腔834,例如， 如圖10所示。
[0075] 仍參照圖13,在框1322,在晶圓的表面上執(zhí)行化學機械過拋光以暴露由M0L工藝 產(chǎn)生的層。此化學機械過拋光將導電材料、隔離層和止拋層從晶圓的表面移除，如圖11-12 所示。例如，導電材料、壁壘晶種、和CMP工藝1160的止蝕被執(zhí)行，如圖11所示。如圖12 中所見，CMP過拋光工藝1270被執(zhí)行，其中隔離層部分1248、止拋部分1232、和TSV1250的 TSV部分1252保持并突出于TSV腔834之外。
[0076] 在一種配置中，1C設備1200包括用于穿過止拋層、層間介電（ILD)層和基板導電 的裝置。該導電裝置具有導電材料。在本公開的一個方面，該導電裝置是圖12的貫穿基板 通孔1250,其配置成執(zhí)行由該導電裝置所敘述的功能。在該配置中，1C設備1200還包括用 于將該導電裝置與半導體基板隔離的裝置。該用于隔離的裝置可圍繞導電材料并部分地覆 蓋止拋層的一部分。在本公開的一個方面，該隔離裝置是包括圖12的止拋部分1232和隔 離層部分1248的隔離層840,其配置成執(zhí)行由隔離裝置所敘述的功能。在另一方面，前述裝 置可以是配置成執(zhí)行由前述裝置所敘述的功能的器件或任何層。
[0077] 圖14是示出其中本公開的配置可被有利地采用的示例性無線通信系統(tǒng)1400的框 圖。出于解說目的，圖14示出三個遠程單元1420、1430和1450以及兩個基站1440。將認 識到，無線通信系統(tǒng)可具有遠多于此的遠程單元和基站。遠程單元1420、1430和1450包括 含所公開的帶有楔形隔離層/額外止拋部分/隔離層部分的貫穿基本通孔（TSV)的1C設 備1425AU425B和1425C。將認識到，任何包含1C的設備都可包括此處所公開的被楔形隔 離層/額外止拋部分/隔離層部分圍繞的TSV，包括基站、交換設備和網(wǎng)絡裝備。圖14示出 從基站1440到遠程單元1420、1430和1450的前向鏈路信號1480和從遠程單元1420、1430 和1450到基站1440的反向鏈路信號1490。
[0078] 在圖14中，遠程單元1420被示為移動電話，遠程單元1430被示為便攜式計算機， 并且遠程單元1450被示為無線本地環(huán)路系統(tǒng)中的固定位置遠程單元。例如，遠程單元可以 是移動電話、手持式個人通信系統(tǒng)（PCS)單元、便攜式數(shù)據(jù)單元（諸如個人數(shù)據(jù)助手）、啟用 GPS的設備、導航設備、機頂盒、音樂播放器、視頻播放器、娛樂單元、固定位置數(shù)據(jù)單元（諸 如儀表讀取裝備）、或存儲或檢索數(shù)據(jù)或計算機指令的任何其他設備、或其任何組合。盡管 圖14解說根據(jù)本公開的教導的遠程單元，但本公開不限于這些示例性解說的單元。本公開 的各方面可在任何包括被楔形隔離層/額外止拋部分/隔離層部分圍繞的TSV的設備中合 適地米用。
[0079] 對于固件和/或軟件實現(xiàn)而言，諸方法體系可用執(zhí)行本文所描述的功能的模塊 (例如，規(guī)程、函數(shù)等等）來實現(xiàn)。有形地實施指令的任何機器可讀介質可用來實現(xiàn)本文中 描述的方法體系。例如，軟件代碼可存儲在存儲器中并由處理器單元執(zhí)行。存儲器可實現(xiàn) 成在處理器單元之內(nèi)或在處理器單元之外。如本文中所使用的，術語"存儲器"指任何長期 型、短期型、易失型、非易失型或其他存儲器，并且不限于任何特定類型或數(shù)目的存儲器，或 記憶存儲于其上的媒質的類型。
[0080] 盡管本公開及其優(yōu)勢已被詳細描述，但應理解，可在本文中進行各種變化、替代和 更改，而不會脫離由所附權利要求定義的本公開的技術。例如，諸如"上方"和"下方"之類 的關系術語是關于基板或電子器件使用的。當然，如果該基板或電子期間被顛倒，那么上方 變成下方，反之亦然。替換地，如果是側向朝向的，那么上方和下方可指代基板或電子器件 的側面。而且，本申請的范圍不旨在被限定于說明書中描述的工藝、機器、制造、物質組成、 裝置、方法和步驟的特定實施例。如本領域普通技術人員將從本公開容易地領會的，可根據(jù) 本公開利用目前存在的或將來要被開發(fā)的執(zhí)行與本文中描述的相對應實施例基本上相同 的功能或達成與其基本上相同的結果的工藝、機器、制造、物質組成、裝置、方法或步驟。相 應地，所附權利要求旨在在其范圍內(nèi)包括此類工藝、機器、制造、物質組成、裝置、方法或步 驟。
【權利要求】
1. 一種半導體晶圓，包括： 基板； 介電層，其在所述基板的第一側上形成；以及 貫穿基板通孔，其延伸穿過所述介電層和所述基板，所述貫穿基板通孔包括導電材料 和至少部分地圍繞所述導電材料的隔離層，所述隔離層包括楔形部分。
2. 如權利要求1所述的半導體晶圓，其特征在于，所述隔離層包括具有基本上恒定的 直徑的恒定部分和具有變化的直徑的所述楔形部分，所述變化的直徑大于所述基本上恒定 的直徑。
3. 如權利要求2所述的半導體晶圓，其特征在于，所述導電材料包括具有基本上恒定 直徑的第一部分和具有根據(jù)所述楔形部分的所述變化的直徑而相應變化的直徑的第二部 分。
4. 如權利要求1所述的半導體晶圓，其特征在于，所述隔離層的所述楔形部分與所述 基板的所述第一側鄰近地布置，所述基板具有有源和/或無源器件。
5. 如權利要求1所述的半導體晶圓，其特征在于，所述隔離層的所述楔形部分與所述 基板的所述第一側和所述介電層鄰近地布置。
6. 如權利要求1所述的半導體晶圓，其特征在于，所述貫穿基板通孔還包括將所述導 電材料的一部分與所述隔離層隔開的光刻膠層。
7. 如權利要求1所述的半導體晶圓，其特征在于，所述貫穿基板通孔還包括將所述導 電材料與所述隔離層隔開的多膜封頂層。
8. 如權利要求1所述的半導體晶圓，其特征在于，所述半導體晶圓的一部分被納入到 音樂播放器、視頻播放器、娛樂單元、導航設備、通信設備、個人數(shù)字助手（PDA)、固定位置數(shù) 據(jù)單元和計算機中的至少一者中。
9. 一種用于制造貫穿基板通孔的方法，包括： 在基板中界定貫穿基板通孔腔，所述基板包括在所述基板的第一側上形成的介電層； 在所述貫穿基板通孔腔內(nèi)沉積隔離層； 蝕刻所述隔離層的一部分，所述蝕刻產(chǎn)生所述隔離層的與所述介電層充分鄰近的楔形 部分；以及 在所述貫穿基板通孔腔中沉積導電材料。
10. 如權利要求9所述的用于制造貫穿基板通孔的方法，其特征在于，還包括： 在所述基板的所述第一側上沉積所述隔離層，所述基板包括有源和/或無源器件； 將光刻膠沉積到所述隔離層上；以及 將所述光刻膠從所述隔離層的布置在所述基板的所述第一側上的一部分移除。
11. 如權利要求9所述的用于制造貫穿基板通孔的方法，其特征在于，蝕刻還包括： 用定向反應離子蝕刻來產(chǎn)生所述隔離層的所述楔形部分；以及 用所述定向反應離子蝕刻來縮減所述隔離層的形成在所述介電層的表面上的厚度。
12. 如權利要求11所述的用于制造貫穿基板通孔的方法，其特征在于，還包括： 將光刻膠從所述隔離層的布置在所述貫穿基板通孔腔內(nèi)的一部分移除。
13. 如權利要求9所述的用于制造貫穿基板通孔的方法，其特征在于，還包括： 在布置在所述基板的所述第一側上的層間介電（ILD)層的表面上形成后端工序 (BEOL)導電層。
14. 如權利要求9所述的用于制造貫穿基板通孔的方法，其特征在于，還包括： 將所述貫穿基板通孔納入到半導體管芯中；以及 將所述半導體管芯集成到音樂播放器、視頻播放器、娛樂單元、導航設備、通信設備、個 人數(shù)字助手（PDA)、固定位置數(shù)據(jù)單元和計算機中的至少一者中。
15. -種半導體晶圓，包括： 半導體基板； 在所述基板的第一側上形成的介電層； 用于穿過所述介電層和所述基板導電的裝置；以及 用于隔離所述導電裝置的裝置，所述隔離裝置圍繞所述導電裝置并包括楔形部分。
16. 如權利要求15所述的半導體晶圓，其特征在于，所述導電裝置的一部分的直徑至 少部分地基于所述隔離裝置的所述楔形部分而變化。
17. 如權利要求15所述的半導體晶圓，其特征在于，所述隔離裝置的所述楔形部分與 所述基板的所述第一側鄰近地布置，所述基板具有有源和/或無源器件。
18. 如權利要求15所述的半導體晶圓，其特征在于，所述隔離裝置的所述楔形部分與 所述基板的所述第一側和所述介電層鄰近地布置。
19. 如權利要求15所述的半導體晶圓，其特征在于，所述半導體晶圓的一部分被納入 到音樂播放器、視頻播放器、娛樂單元、導航設備、通信設備、個人數(shù)字助手（PDA)、固定位置 數(shù)據(jù)單元和計算機中的至少一者中。
20. -種用于制造貫穿基板通孔的方法，包括： 在半導體基板中界定貫穿基板通孔腔； 在所述貫穿基板通孔腔之內(nèi)并在所述貫穿基板通孔腔之外沉積隔離層； 在所述貫穿基板通孔腔上沉積光刻膠； 蝕刻落在所述貫穿基板通孔腔之外的所述隔離層； 移除覆蓋所述貫穿基板通孔腔的所述光刻膠； 用導電材料填充所述貫穿基板通孔腔；以及 對落在所述貫穿基板通孔腔之外的所述隔離層進行化學機械過拋光以暴露中段工序 層。
21. 如權利要求20所述的用于制造貫穿基板通孔的方法，其特征在于，還包括： 將所述貫穿基板通孔納入到半導體管芯中；以及 將所述半導體管芯集成到音樂播放器、視頻播放器、娛樂單元、導航設備、通信設備、個 人數(shù)字助手（PDA)、固定位置數(shù)據(jù)單元和計算機中的至少一者中。
22. -種半導體晶圓，包括： 半導體基板； 介電層，其在所述半導體基板的表面上形成； 止拋層，其在所述介電層的表面上形成； 貫穿基板通孔，其延伸穿過所述止拋層、所述介電層和所述半導體基板，所述貫穿基板 通孔包括導電材料；以及 隔離層，其至少部分地圍繞所述導電材料并部分地覆蓋所述止拋層的一部分。
23. 如權利要求22所述的半導體晶圓，其特征在于，所述半導體晶圓的一部分納入到 音樂播放器、視頻播放器、娛樂單元、導航設備、通信設備、個人數(shù)字助手（PDA)、固定位置數(shù) 據(jù)單元和計算機中的至少一者中。
24. -種半導體晶圓，包括： 半導體基板； 介電層，其在所述基板的表面上形成； 止拋層，其在所述介電層的表面上形成； 用于穿過所述止拋層、所述介電層和所述半導體基板導電的裝置；以及 用于隔離所述導電裝置的裝置，所述隔離裝置至少部分地圍繞所述導電裝置并部分地 覆蓋所述止拋層的一部分。
25. 如權利要求24所述的半導體晶圓，其特征在于，所述半導體晶圓的一部分被納入 到音樂播放器、視頻播放器、娛樂單元、導航設備、通信設備、個人數(shù)字助手（PDA)、固定位置 數(shù)據(jù)單元和計算機中的至少一者中。
【文檔編號】H01L21/768GK104067383SQ201380005315
【公開日】2014年9月24日 申請日期:2013年1月12日 優(yōu)先權日:2012年1月13日
【發(fā)明者】V·拉馬錢德蘭, S·顧 申請人:高通股份有限公司