基于標(biāo)準(zhǔn)cmos工藝的新型光互連結(jié)構(gòu)的制作方法
【專(zhuān)利摘要】本實(shí)用新型公開(kāi)了一種基于標(biāo)準(zhǔn)CMOS工藝的新型光互連結(jié)構(gòu)，包括單晶硅LED、柵極氧化SiO2層（2）、多晶硅PIN探測(cè)器（3）以及P型襯底（12），所述單晶硅LED包括單晶硅LED陽(yáng)極及其接觸區(qū)（5）、單晶硅LED陰極及其接觸區(qū)（6）；設(shè)置在P型襯底（12）中的N阱（1）中；所述柵極氧化SiO2層（2）采用兩層CMOSFET的SiO2層結(jié)構(gòu)，作為該互連結(jié)構(gòu)的光波導(dǎo)，其厚度為或以及所述多晶硅PIN探測(cè)器設(shè)置于所述柵極氧化SiO2層（2）之上，分成了三個(gè)區(qū)域。本實(shí)用新型可為基于標(biāo)準(zhǔn)CMOS工藝的光互連系統(tǒng)提供一些新的、有益的參考。
【專(zhuān)利說(shuō)明】基于標(biāo)準(zhǔn)CMOS工藝的新型光互連結(jié)構(gòu)
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及硅基發(fā)光及接收領(lǐng)域，涉及一種基于標(biāo)準(zhǔn)CMOS工藝的單晶硅LED及多晶硅PIN探測(cè)器組成的新型光互連結(jié)構(gòu)。
【背景技術(shù)】
[0002]21世紀(jì)信息科學(xué)技術(shù)迅猛發(fā)展，集成電路的特征尺寸正在變得越來(lái)越小，芯片的集成度也在摩爾定律的引導(dǎo)下變得越來(lái)越高，微電子產(chǎn)品正在向著小而精的方向發(fā)展。由于大量信息需要快速處理，因此人們對(duì)集成電路的工作速度也提出了更高的要求。然而在現(xiàn)在的工藝條件下，微電子技術(shù)信息的載體、電子已經(jīng)成為除了電路的結(jié)構(gòu)、器件的尺寸之外制約微電子電路工作速度提高的重要瓶頸。如果將微電子技術(shù)與光電子技術(shù)相結(jié)合，用標(biāo)準(zhǔn)CMOS工藝在硅基襯底上制備全硅光電集成電路(0EIC)，則在維持制作工藝成本基本不變的前提下，將會(huì)使電路處理信息的速度有很大的提高。
[0003]高效的硅基發(fā)光器件(S1-LED)及光探測(cè)器是實(shí)現(xiàn)OEIC的基礎(chǔ)和核心。為此近些年研究人員對(duì)S1-LED及相應(yīng)的探測(cè)器進(jìn)行了大量的研究，設(shè)計(jì)了各種類(lèi)型的S1-LED及探測(cè)器。雖然在OEIC的研究中不斷有新的理論被提出，單個(gè)器件的某些性能也有相當(dāng)?shù)奶岣撸欢脴?biāo)準(zhǔn)CMOS工藝制作OEIC的技術(shù)依然還不成熟，還有待于進(jìn)一步的研究。根據(jù)目前已知的報(bào)道，多晶硅的探測(cè)器還沒(méi)有被研究探索，如果利用MOSFET多晶硅層制備光探測(cè)器，則可以將其直接制備在單晶硅LED之上，減小了光傳輸路程，從而降低光傳輸損耗。
實(shí)用新型內(nèi)容
[0004]為了克服現(xiàn)有技術(shù)存在的問(wèn)題，本實(shí)用新型提出了一種基于標(biāo)準(zhǔn)CMOS工藝的新型光互連結(jié)構(gòu)，實(shí)現(xiàn)了基于標(biāo)準(zhǔn)CMOS工藝的單晶硅LED及多晶硅PIN探測(cè)器組成的新型光互連結(jié)構(gòu)及制備方法，以獲得一種新型的光互連結(jié)構(gòu)；本實(shí)用新型提供的光互連結(jié)構(gòu)，能夠?qū)⑤斎氲碾娦盘?hào)通過(guò)高效的單晶硅LED發(fā)光轉(zhuǎn)化成光信號(hào)，然后光信號(hào)被多晶硅PIN探測(cè)器轉(zhuǎn)換成電信號(hào)輸出。
[0005]本實(shí)用新型通過(guò)如下技術(shù)方案予以實(shí)現(xiàn)。
[0006]本實(shí)用新型提出的基于標(biāo)準(zhǔn)CMOS工藝的新型光互連結(jié)構(gòu)包括單晶硅LED、柵極氧化SiO2層2、多晶硅PIN探測(cè)器以及P型襯底12，其中:
[0007]所述單晶娃LED包括單晶娃LED陽(yáng)極及其接觸區(qū)5、單晶娃LED陰極及其接觸區(qū)6 ;設(shè)置在P型襯底12中的N阱I中；
[0008]所述柵極氧化SiO2層2采用兩層CM0SFET的SiO2層結(jié)構(gòu)，作為該互連結(jié)構(gòu)的光波導(dǎo)，其厚度為70 A (或42 A);
[0009]所述多晶硅PIN探測(cè)器設(shè)置于所述柵極氧化SiO2層2之上，分成了三個(gè)區(qū)域，包括多晶硅探測(cè)器的陽(yáng)極及其接觸區(qū)7 ;多晶硅探測(cè)器的陰極及其接觸區(qū)8、多晶硅探測(cè)器的i區(qū)9以及設(shè)置于多晶硅探測(cè)器的陽(yáng)極及其接觸區(qū)7和多晶硅探測(cè)器的陰極及其接觸區(qū)8上的多晶硅探測(cè)器的電極通孔10 ；[0010]與現(xiàn)有技術(shù)相比，本實(shí)用新型具有如下積極效果:
[0011]娃基單片光電集成電路是一種電輸入、光傳輸、電輸出的光互連結(jié)構(gòu)，本實(shí)用新型通過(guò)設(shè)計(jì)由高效率的單晶硅LED和新型的多晶硅PIN探測(cè)器組成的光互連系統(tǒng)，是解決目前傳統(tǒng)的硅集成電路芯片在速度和集成度方面繼續(xù)發(fā)展出現(xiàn)不可避免的“瓶頸”的有效方案之一，該實(shí)用新型可為基于標(biāo)準(zhǔn)CMOS工藝的光互連系統(tǒng)提供一些新的、有益的參考。
【專(zhuān)利附圖】

【附圖說(shuō)明】
[0012]圖1是本實(shí)用新型的單晶硅LED與多晶硅PIN探測(cè)器組成的光互連結(jié)構(gòu)的剖面結(jié)構(gòu)示意圖；
[0013]圖2是本實(shí)用新型的單晶硅LED與多晶硅PIN探測(cè)器組成的光互連結(jié)構(gòu)的平面圖。
[0014]圖3是多晶硅探測(cè)器的多晶硅層的平面視圖。
[0015]圖4是需要進(jìn)行有源區(qū)摻雜的區(qū)域。
[0016]附圖標(biāo)記如下:
[0017]1、N阱；2、柵極氧化SiO2層；3、多晶硅層；4、單晶LED電極通孔；5、單晶硅LED陽(yáng)極及其接觸區(qū)；6、單晶硅LED陰極及其接觸區(qū)(P區(qū));7、多晶硅探測(cè)器的陽(yáng)極及其接觸區(qū)(N區(qū))；8、多晶硅探測(cè)器的陰極及其接觸區(qū)(P區(qū))；9、多晶硅探測(cè)器的i區(qū)；10、多晶硅探測(cè)器的電極通孔；11、電極及金屬屏蔽層；12、襯底；13、需要進(jìn)行P摻雜的區(qū)域；14、需要進(jìn)行N摻雜的區(qū)域
【具體實(shí)施方式】
[0018]下面結(jié)合附圖和實(shí)施例，進(jìn)一步詳細(xì)說(shuō)明本實(shí)用新型的【具體實(shí)施方式】。
[0019](I)采用輕摻雜的P型硅片，晶向?yàn)椤?00〉，進(jìn)行熱氧化形成緩沖層。從而減少下一步淀積SiN4在硅表面造成的應(yīng)力，隨后低壓化學(xué)汽相淀積(LPVCD)SiN4，用來(lái)作為離子注入的mask及后續(xù)工藝中定義N阱的區(qū)域，即圖2中的I區(qū)。
[0020](2)將光刻膠涂在晶圓上之后，利用光刻技術(shù)將所要形成的N阱區(qū)的圖形定義出來(lái)。并用干法刻蝕的方法將上述定義的區(qū)域的SiN4去掉，形成N阱注入窗口，即圖2中的I區(qū)。
[0021](3)利用離子注入的技術(shù)，將P注入(3)步中所定義的窗口中，接著利用無(wú)機(jī)溶液，如硫酸或干式臭氧(O3)燒除法將光刻膠去除；并采用熱磷酸濕式刻蝕方法將SiN4去除掉。
[0022](4)離子注入之后會(huì)嚴(yán)重的破壞晶格的周期性，所以離子注入后必須經(jīng)過(guò)退火處理，以恢復(fù)晶格的完整性。
[0023](5)利用熱氧化方法在晶圓上形成高品質(zhì)的二氧化硅，作為為電極氧化層-單晶硅LED，即圖1中層2。這是工藝中最關(guān)鍵的一步，要求非常潔凈、厚度精確(±1A)。
[0024]單晶硅LED的結(jié)構(gòu)特征:在5區(qū)做P+ (摻雜濃度約為I X IO19CnT3)注入作為L(zhǎng)ED的陽(yáng)極，與金屬作歐姆接觸后引出，作為電極使用；在6區(qū)做N+ (摻雜濃度約為5 X IO19CnT3)注入作為L(zhǎng)ED的陰極，與金屬做歐姆接觸后引出，作為電極使用。
[0025](6 )利用低壓化學(xué)氣相沉積(LPCVD )技術(shù)在晶圓表面沉積多晶娃層，來(lái)作為多晶娃PD層，即圖1中層3。[0026](7)將光刻膠涂布在晶圓上，再利用光刻技術(shù)將所需要的多晶硅探測(cè)器的區(qū)域定義出來(lái)。然后利用活性離子刻蝕技術(shù)刻蝕出多晶硅ro層的結(jié)構(gòu)，即圖3，再將表面的光刻膠去除。
[0027](8)利用氧化技術(shù)，在晶圓表面形成一層氧化層，保護(hù)器件表面，免于受后續(xù)工藝的影響。涂布光刻膠后，利用光刻技術(shù)刻蝕出單晶硅LED與多晶硅H)的P+區(qū)即圖4中的5區(qū)，與此同時(shí)形成單晶硅LED與多晶硅H)的N+區(qū)域即圖4中的6區(qū)的屏蔽，再利用離子注入技術(shù)將硼元素注入該區(qū)域。
[0028](9)利用光刻技術(shù)刻蝕出單晶硅LED與多晶硅H)的N+區(qū)，即圖4中的6區(qū)，與此同時(shí)形成單晶硅LED與多晶硅H)的P+區(qū)域即圖4中的5區(qū)的屏蔽，再利用離子注入技術(shù)將砷元素注入該區(qū)域，然后除去晶圓表面的光刻膠。
[0029](10)去除(8)步中生成的表面氧化物。之后利用退火技術(shù)，將經(jīng)離子注入過(guò)的N+區(qū)即圖4中的6區(qū)，及P+區(qū)即圖4中的5區(qū)進(jìn)行電性活化及擴(kuò)散處理。
[0030](12)利用濺射工藝在整個(gè)晶圓表面進(jìn)行Ti淀積，然后利用自對(duì)準(zhǔn)硅化物工藝形成TiSi2，接著進(jìn)行濕法刻蝕除去多余的Ti并保留TiSi2，形成Si和金屬之間的歐姆接觸。利用濺射工藝在整個(gè)晶圓表面進(jìn)行硼磷硅玻璃(BPSG)淀積并對(duì)晶圓表面進(jìn)行化學(xué)機(jī)械平坦化。然后進(jìn)行利用光刻技術(shù)定義接觸孔，再利用活性離子刻蝕技術(shù)刻蝕出接觸孔，即圖1中的層4、層10。接著利用濺射工藝，在接觸孔表面濺射一層TiN，并用W填充接觸孔。利用光刻技術(shù)定義出第一層金屬的屏蔽層。再將鋁金屬利用活性離子刻蝕技術(shù)刻蝕出金屬導(dǎo)線的結(jié)構(gòu)及金屬屏蔽層。
[0031](13)然后再進(jìn)行電鍍壓焊點(diǎn)、劃片、引線鍵合，最后封裝在管殼上，制成單晶硅LED及多晶硅PIN探測(cè)器互連結(jié)構(gòu)。
【權(quán)利要求】
1.一種基于標(biāo)準(zhǔn)CMOS工藝的新型光互連結(jié)構(gòu)，其特征在于，該結(jié)構(gòu)包括單晶硅LED、柵極氧化3102層(2)、多晶硅PIN探測(cè)器(3)以及P型襯底(12)，其中: 所述單晶硅LED包括單晶硅LED陽(yáng)極及其接觸區(qū)(5)、單晶硅LED陰極及其接觸區(qū)(6);設(shè)置在P型襯底(12)中的N阱(I)中； 所述柵極氧化SiO2層(2)采用兩層CM0SFET的SiO2層結(jié)構(gòu)，作為該互連結(jié)構(gòu)的光波導(dǎo)，其厚度為70A或42A; 所述多晶硅PIN探測(cè)器設(shè)置于所述柵極氧化SiO2層(2)之上，分成了三個(gè)區(qū)域，包括多晶硅探測(cè)器的陽(yáng)極及其接觸區(qū)(7);多晶硅探測(cè)器的陰極及其接觸區(qū)(8)、多晶硅探測(cè)器的i區(qū)(9)以及設(shè)置于多晶硅探測(cè)器的陽(yáng)極及其接觸區(qū)(7)和多晶硅探測(cè)器的陰極及其接觸區(qū)(8 )上的多晶硅探測(cè)器的電極通孔(10 )。
【文檔編號(hào)】H01L31/105GK203690325SQ201320896369
【公開(kāi)日】2014年7月2日 申請(qǐng)日期:2013年12月31日 優(yōu)先權(quán)日:2013年12月31日
【發(fā)明者】謝榮, 張興杰 申請(qǐng)人:天津大學(xué)