專利名稱：一種預(yù)置失效擊穿點(diǎn)的壓敏電阻的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種預(yù)置失效擊穿點(diǎn)的壓敏電阻。
背景技術(shù)：
現(xiàn)有氧化鋅壓敏電阻器(Metal Oxide Varistors)具有特殊的非線性電流-電壓特性。使用中一旦發(fā)生異常狀況，比如遭遇雷擊、電磁場(chǎng)干擾，電源開關(guān)頻繁動(dòng)作、電源系統(tǒng)故障，使得線路上電壓突增，超過壓敏電阻器的導(dǎo)通電壓，就會(huì)進(jìn)入導(dǎo)通區(qū)。此時(shí)電流(I)和電壓(V)呈非線性關(guān)系,一般稱之為非線性系數(shù)(Nonlinearity Parameter),其值可達(dá)數(shù)十或上百。此時(shí)，壓敏電阻阻抗會(huì)變低，僅有幾個(gè)歐姆，讓過電壓形成突波電流流出，藉以保護(hù)所連接的電子產(chǎn)品或昂貴組件。由于壓敏電阻使用時(shí)是并接電源線二端，失效模式是擊穿短路，而在失效擊穿的瞬間，往往是電壓尋找壓敏芯片制造過程中留下的薄弱點(diǎn)而給予擊穿，又因材料工藝的因素，每個(gè)芯片的薄弱點(diǎn)又不可確定，所以擊穿短路點(diǎn)是隨機(jī)發(fā)生在壓敏電阻芯片平面的任意點(diǎn)上，使其使用安全的附屬脫離機(jī)構(gòu)不易捕捉，且隨機(jī)的擊穿會(huì)引起防護(hù)的失效而釀成亊故。

實(shí)用新型內(nèi)容本實(shí)用新型所要解決的技術(shù)問題在于針對(duì)上述現(xiàn)有技術(shù)中存在的不足提供一種預(yù)置失效擊穿點(diǎn)的壓敏電阻，該壓敏電阻能解決擊穿短路的隨意性，使得產(chǎn)品更安全可靠。本實(shí)用新型所采用的技術(shù)方案為:一種預(yù)置失效擊穿點(diǎn)的壓敏電阻，它包括壓敏電阻芯片，其特征在于在所述壓敏電阻芯片的平面上設(shè)有凹點(diǎn)或所述壓敏電阻芯片的平面呈凹形，形成失效擊穿點(diǎn)。按上述技術(shù)方案，在壓敏電阻芯片的一面或者兩面設(shè)置凹點(diǎn)或凹形。按上述技術(shù)方案，所述凹點(diǎn)或凹形為球弧面。按上述技術(shù)方案，所述凹點(diǎn)或凹形的下凹深度為0.05 lmm。按上述技術(shù)方案，所述壓敏電阻芯片上的凹點(diǎn)或凹形由壓制成型或磨削而成。本實(shí)用新型所取得的有益效果為:1、由于壓敏電阻芯片的厚度決定導(dǎo)通電壓，又決定使用電壓，在不影響其它參數(shù)指標(biāo)下，人為的在壓敏電阻芯片上制造凹點(diǎn)或凹形以形成失效擊穿點(diǎn)，以供非常狀況下電壓定點(diǎn)擊穿，便于防護(hù)裝置針對(duì)性安裝，減少事故發(fā)生；2、當(dāng)凹點(diǎn)或凹形為球弧面時(shí)，最便于加工；3、該壓敏電阻解決了擊穿短路的隨意性，使得產(chǎn)品更安全可靠；

圖1是本實(shí)用新型的第一種實(shí)施例的壓敏電阻芯片的結(jié)構(gòu)示意圖。圖2為本實(shí)用新型的第一種實(shí)施例中的壓制狀態(tài)示意圖。[0016]圖3是本實(shí)用新型的第二種實(shí)施例的壓敏電阻芯片的結(jié)構(gòu)示意圖。圖4為本實(shí)用新型的第二種實(shí)施例中的壓制狀態(tài)示意圖。圖5是本實(shí)用新型的第三種實(shí)施例的壓敏電阻芯片的結(jié)構(gòu)示意圖。圖6為本實(shí)用新型的第三種實(shí)施例中的壓制狀態(tài)示意圖。圖7是本實(shí)用新型的第四種實(shí)施例的壓敏電阻芯片的結(jié)構(gòu)示意圖。圖8為本實(shí)用新型的第四種實(shí)施例中的壓制狀態(tài)示意圖。
具體實(shí)施方式
以下結(jié)合附圖對(duì)本實(shí)用新型作進(jìn)一步說(shuō)明。實(shí)施例1:如圖1所示，一種預(yù)置失效擊穿點(diǎn)的壓敏電阻，它包括壓敏電阻芯片1，在所述壓敏電阻芯片的一面設(shè)有一個(gè)或一個(gè)以上的凹點(diǎn)2，形成失效擊穿點(diǎn)。所述凹點(diǎn)2為球弧面。由于壓敏電阻芯片兩側(cè)設(shè)置的電極片的邊緣距壓敏電極芯片邊緣的距離優(yōu)先選擇為1.5mm以上，故所述凹點(diǎn)2的邊緣與壓敏電阻芯片邊緣的距離優(yōu)先選擇大于或等于1.5_，如圖1中S區(qū)域，方便擊穿，便于熱脫離機(jī)構(gòu)的脫離。當(dāng)在壓敏電阻芯片I上設(shè)置多個(gè)凹點(diǎn)時(shí)，它們可以是排列整齊狀的，也可以是雜亂無(wú)序狀的。所述凹點(diǎn)的下凹深度為0.1mm。當(dāng)然，凹點(diǎn)的形狀也可以為圓錐形或長(zhǎng)方形或方形或橢圓形或三角錐形，也可以不局限上述形狀，可以是任意幾何形狀。在實(shí)際應(yīng)用中優(yōu)先選擇球弧面便于加工。本實(shí)用新型的工作原理為:利用壓敏電阻芯片的厚度決定壓敏電阻使用電壓的特性，在制造過程中預(yù)先設(shè)定一個(gè)或多個(gè)凹點(diǎn)，形成失效擊穿點(diǎn)，解決擊穿短路的隨意性，使得產(chǎn)品更安全可靠。該原理適用全系列氧化鋅壓敏電阻。本壓敏電阻的制備方法包括如下步驟:(I)先將配料造粒后的粉末通過壓片機(jī)及成型模具壓制成帶有凹點(diǎn)的壓敏電阻坯片7 ；(2)再將壓制過的壓敏電阻坯片進(jìn)行高溫?zé)Y(jié)，燒結(jié)溫度為900°C，燒結(jié)時(shí)間為30小時(shí)，形成壓敏電阻磁體，其洛氏硬度為6.5 ；(3)將燒結(jié)后的壓敏電阻磁體的兩面覆蓋金屬電極(金屬電極覆蓋在距壓敏電阻芯片邊緣1.5mm以上的區(qū)域，如圖1中的S區(qū)域)，經(jīng)高溫爐4小時(shí)后還原成具有電性能的壓敏電阻芯片，高溫爐內(nèi)的溫度為480°C。如圖2所示，步驟(I)中所用的成型模具包括上模具3、下模具4、中模具5，所述上模具3的壓制端面設(shè)有一個(gè)或多個(gè)凸點(diǎn)6，當(dāng)設(shè)置多個(gè)凸點(diǎn)6時(shí)，它們可以是排列整齊狀的，也可以是雜亂無(wú)序狀的。所述凸點(diǎn)6的形狀與凹點(diǎn)2的形狀相對(duì)應(yīng)。實(shí)施例2圖3示出了本實(shí)用新型的另一具體實(shí)施例，由圖3可見，本壓敏電阻的結(jié)構(gòu)與實(shí)施例I基本相同，不同之處在于:凹點(diǎn)2設(shè)置在壓敏電阻芯片I的兩面，其可以呈對(duì)稱分布也可以呈非對(duì)稱分布。此實(shí)施例中凹點(diǎn)的下凹深度為1mm。本壓敏電阻的制備方法包括如下步驟:(I)先將配料造粒后的粉末通過壓片機(jī)及成型模具壓制成帶有凹點(diǎn)的壓敏電阻坯片7 ；(2)再將壓制過的壓敏電阻坯片進(jìn)行高溫?zé)Y(jié)，燒結(jié)溫度為1100°C，燒結(jié)時(shí)間為26小時(shí)，形成壓敏電阻磁體，其洛氏硬度為7.1 ；(3)將燒結(jié)后的壓敏電阻磁體兩面覆蓋金屬電極，經(jīng)高溫爐3小時(shí)后還原成具有電性能的壓敏電阻芯片，高溫爐內(nèi)的溫度為510°C。如圖4所示，所述上模具3的壓制端面和下模具4的壓制端面分別設(shè)有一個(gè)或多個(gè)凸點(diǎn)6，當(dāng)設(shè)置多個(gè)凸點(diǎn)6時(shí)，它們可以是排列整齊狀的，也可以是雜亂無(wú)序狀的。所述凸點(diǎn)6的形狀與凹點(diǎn)2的形狀相對(duì)應(yīng)。實(shí)施例3圖5示出了本實(shí)用新型的又一具體實(shí)施例，由圖5可見，本壓敏電阻的結(jié)構(gòu)與實(shí)施例I基本相同，不同之處在于:所述壓敏電阻芯片的一個(gè)平面呈球弧形凹形，此實(shí)施例中凹形的下凹深度為0.8mm。本壓敏電阻的制備方法包括如下步驟:(I)先將配料造粒后的粉末通過壓片機(jī)及成型模具壓制成帶有凹點(diǎn)的壓敏電阻坯片7 ；(2)再將壓制過的壓敏電阻坯片進(jìn)行高溫?zé)Y(jié)，燒結(jié)溫度為1200°C，燒結(jié)時(shí)間為20小時(shí)，形成壓敏電阻磁體，其硬度在7.5 ；(3)將燒結(jié)后的壓敏電阻磁體兩面覆蓋金屬電極，經(jīng)高溫爐2小時(shí)后還原成具有電性能的壓敏電阻芯片，高溫爐內(nèi)的溫度為620°C。如圖6所示，所述上模具3的壓制端面呈凸出的球弧形。實(shí)施例4圖7示出了本實(shí)用新型的再一具體實(shí)施例，由圖7可見，本壓敏電阻的結(jié)構(gòu)與實(shí)施例3基本相同，不同之處在于:所述壓敏電阻芯片I的兩面均設(shè)置成球弧形凹形，此實(shí)施例中兩面的凹形的下凹深度均為0.05_。本壓敏電阻的制備方法包括如下步驟:(I)先將配料造粒后的粉末通過壓片機(jī)及成型模具壓制成帶有凹點(diǎn)的壓敏電阻坯片7 ；(2)再將壓制過的壓敏電阻坯片進(jìn)行高溫?zé)Y(jié)，燒結(jié)溫度為1300°C，燒結(jié)時(shí)間為15小時(shí)，形成壓敏電阻磁體，其洛氏硬度為8.2 ；(3)將燒結(jié)后的壓敏電阻磁體的兩面覆蓋金屬電極，經(jīng)高溫爐0.5小時(shí)后還原成具有電性能的壓敏電阻芯片，高溫爐內(nèi)的溫度為670°C。如圖8所示，所述上模具3的壓制端面和下模具4的壓制端面均呈凸出的球弧形。除上述制備方法外，也可以采用常規(guī)方法壓制出壓敏電阻坯片，經(jīng)高溫?zé)Y(jié)成為壓敏電阻磁體后，再經(jīng)機(jī)械磨削加工成為上述實(shí)施例中任一形狀的壓敏電阻芯片。上述實(shí)施例為本實(shí)用新型的較佳實(shí)施方式，但本實(shí)用新型的實(shí)施方式并不受上述實(shí)施例的限制，其他的任何未背離本實(shí)用新型的精神實(shí)質(zhì)與原理下所作的改變、修飾、替代、組合、簡(jiǎn)化，均應(yīng)為等效的置換方式，都包含在本實(shí)用新型的保護(hù)范圍之內(nèi)。
權(quán)利要求1.一種預(yù)置失效擊穿點(diǎn)的壓敏電阻，它包括壓敏電阻芯片，其特征在于在所述壓敏電阻芯片的平面上設(shè)有凹點(diǎn)或所述壓敏電阻芯片的平面呈凹形，形成失效擊穿點(diǎn)。
2.根據(jù)權(quán)利要求1所述的一種預(yù)置失效擊穿點(diǎn)的壓敏電阻，其特征在于在壓敏電阻芯片的一面或者兩面設(shè)置凹點(diǎn)或凹形。
3.根據(jù)權(quán)利要求2所述的一種預(yù)置失效擊穿點(diǎn)的壓敏電阻，其特征在于所述凹點(diǎn)或凹形為球弧面。
4.根據(jù)權(quán)利要求1或2或3所述的一種預(yù)置失效擊穿點(diǎn)的壓敏電阻，其特征在于所述凹點(diǎn)或凹形的下凹深度為0.05 1mm。
5.根據(jù)權(quán)利要求1或2—種預(yù)置失效擊穿點(diǎn)的壓敏電阻，其特征在于所述壓敏電阻芯片上的凹點(diǎn)或凹形由壓制成型或磨削而成。
專利摘要本實(shí)用新型公開了一種預(yù)置失效擊穿點(diǎn)的壓敏電阻，它包括壓敏電阻芯片，在所述壓敏電阻芯片的平面上設(shè)有凹點(diǎn)或所述壓敏電阻芯片的平面呈凹形，形成失效擊穿點(diǎn)。本實(shí)用新型利用壓敏電阻芯片的厚度決定導(dǎo)通電壓，又決定使用電壓的特性，在不影響其它參數(shù)指標(biāo)下，人為的設(shè)定失效擊穿點(diǎn)，以供非常狀況下電壓定點(diǎn)擊穿，便于防護(hù)裝置針對(duì)性安裝，減少事故發(fā)生。
文檔編號(hào)H01C7/112GK203070855SQ20132003660
公開日2013年7月17日 申請(qǐng)日期2013年1月22日 優(yōu)先權(quán)日2013年1月22日
發(fā)明者陳澤同, 曾清隆 申請(qǐng)人:隆科電子(惠陽(yáng))有限公司