具有標識標記的半導體器件的制作方法
【專利摘要】具有標識標記的半導體器件。一種半導體器件，包括芯片、布置在芯片的正面上的接觸焊盤以及布置在接觸焊盤之上的標識標記。標識標記包括關(guān)于芯片的特性的信息。
【專利說明】具有標識標記的半導體器件
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種具有標識標記的半導體器件。本發(fā)明進一步涉及用于制造這些半導體器件的方法。
【背景技術(shù)】
[0002]在半導體器件的制造期間或者之后，可能需要標識半導體器件或者包含在其中的部件的特性。為此可以使用標識標記。不得不不斷改進具有標識標記的半導體器件以及用于制造這些半導體器件的方法。特別地，可能期望改進半導體器件的質(zhì)量并且降低用于制造半導體器件的成本。
【專利附圖】

【附圖說明】
[0003]附圖被包括用以提供對多個方面的進一步理解并且被并入和構(gòu)成該說明書的一部分。這些圖示出多個方面并且與描述一起用來解釋多個方面的原理。將容易領(lǐng)會其它方面和多個方面的許多預期的優(yōu)點，因為通過參考以下詳細描述它們變得更好理解。這些圖的元件不一定相對于彼此按比例繪制。相似的參考數(shù)字表示相應(yīng)的相似部分。
[0004]圖1示意性地示出了根據(jù)本公開的半導體器件100的剖視圖；
[0005]圖2A至圖2B示意性地示出了根據(jù)本公開的用于制造半導體器件的方法的剖視圖；
[0006]圖3A至圖3D示意性地示出了根據(jù)本公開的用于制造半導體器件的方法的剖視圖；
[0007]圖4示意性地示出了根據(jù)本公開的半導體器件400的角視圖；以及
[0008]圖5示意性地示出了根據(jù)本公開的半導體器件500的剖視圖。
【具體實施方式】
[0009]在下面的詳細描述中，參考附圖，這些附圖構(gòu)成了該描述的一部分，在這些圖中借助圖示示出了可以實施本發(fā)明的特定方面。在這點上，方向性的術(shù)語，例如:“頂部”、“底部”、“前”、“后”等，可以參考所描述的圖的方向來使用。由于所描述的器件的部件可被定位在許多不同的方向上，因此方向性的術(shù)語可以用于說明的目的，并且決不是限制性的。應(yīng)當理解可以利用其它方面，并且可以在不脫離本發(fā)明的范圍的情況下做出結(jié)構(gòu)或邏輯改變。因此，下面的詳細描述不是在限制的意義上進行的，并且本發(fā)明的范圍將由所附權(quán)利要求來限定。
[0010]應(yīng)該理解的是，在此所述的各種示例性方面的特征可以相互組合，除非另外明確指出。
[0011]如在該說明書中所使用的，術(shù)語“耦合”和/或“電耦合”并非意味著元件必須直接耦合在一起?？梢栽凇榜詈稀被颉半婑詈稀痹g提供插入元件。
[0012]在此所述的半導體器件可以包括可以至少部分地由半導體材料制造的一個或多個芯片。芯片無需由特定半導體材料制造，例如S1、SiC、SiGe、GaAs，并且此外可以包含并非半導體的無機和/或有機材料，諸如例如絕緣體、塑料或金屬。芯片可以是不同類型的，可以通過不同技術(shù)制造，并且可以包括包含無源電子部件和/或有源電子部件的集成電路。集成電路可以設(shè)計作為邏輯集成電路、模擬集成電路、混合信號集成電路、功率集成電路、存儲器電路、集成無源器件等等。
[0013]在此可以使用術(shù)語芯片的“正面”。術(shù)語“正面”可以特別地涉及可以包括微電子部件和集成電路的芯片的主面?？梢杂煽梢杂米饔糜趯⒁獦?gòu)建在晶片之中和之上的微電子器件的襯底的(半導體)晶片來制造芯片?？梢酝ㄟ^摻雜、離子注入、材料沉積、光刻圖形化等等來制造集成電路。通?？梢栽诰奶囟ㄖ鞅砻?其也可以稱作晶片的“正面”)上執(zhí)行制造工藝。在從晶片分離出單個芯片之后，晶片的“正面”隨后變成分離的芯片的“正面”。相反地，術(shù)語芯片的“背面”可以指的是可以布置為與芯片的正面相對的芯片的主表面。芯片的背面可以沒有電子部件，即其可以由半導體材料構(gòu)成。
[0014]在此可以使用術(shù)語芯片的“特性”。例如，術(shù)語芯片的“特性”可以指的是或者可以包括以下至少一個:包括芯片制造的年、月、日和小時中的至少一個的日期；標識從其中已經(jīng)制造出芯片的晶片的晶片編號；用于指示芯片類型和/或包含在其中的一個或多個部件的類型的信息；等等。應(yīng)當注意的是芯片特性的前述列表并非是結(jié)論性的。更確切地說，術(shù)語“特性”可以涉及與芯片相關(guān)的任意特性。
[0015]在此所述的芯片可以被包括在芯片級封裝(CSP)中。即，在此所述的半導體器件可以包括CSP。例如，當封裝的面積不大于管芯面積的1.2倍時，封裝可以認作CSP。此外，認作CSP的要求可以是CSP對應(yīng)于單個管芯、可直接表面安裝的封裝。CSP可以例如是具有小于Imm2的產(chǎn)品尺寸的硅封裝中的二極管或晶體管。對于這種產(chǎn)品尺寸，可以從單個晶片制造多于50，000個并且甚至高達600，000個單元。CSP可以特別地不包括焊料凸塊?？梢杂善降暮噶虾副P來提供CSP至應(yīng)用的互連,無需焊料庫(solder depot)。小CSP的單元尺寸可以例如是 1.0mmX0.6mm,或 0.BmmX0.3mm,或 0.4mm X 0.2mm。
[0016]在此所述的半導體器件可以包括任意數(shù)目的接觸焊盤，例如焊料焊盤，其可以取決于所考慮的半導體器件的類型而被布置為任意幾何形狀。接觸焊盤可以基本上是平的，使得半導體器件可以直接安裝在應(yīng)用的表面上，例如印刷電路板(表面安裝)?？梢耘渲媒佑|焊盤以提供待制造的與包括在半導體器件中的集成電路或包括在其中的芯片的電接觸。
[0017]接觸焊盤可以包括可以施加至芯片的半導體材料的一個或多個金屬層?？梢圆捎萌魏嗡璧膸缀涡螤钜约叭魏嗡璧牟牧辖M分來制造金屬層。任何所需的金屬或金屬合金，例如鋁、鈦、金、銀、銅、鈀、鉬、鎳、鉻、釩、鎢或鑰，可以用作材料。金屬層不必是同質(zhì)的或者僅由一種材料制造，即在金屬層中包括的各種組分和濃度的材料可以是可能的。在一個示例中，接觸焊盤可以對應(yīng)于簡單的鋁焊盤，而在另一示例中接觸焊盤可以對應(yīng)于NiP-Pd-Au層堆疊。在后者情形中，接觸焊盤例如可以包括具有約2μπι(微米)至約#111(微米)的厚度的NiP層，具有約50納米至約Iym(微米)的厚度的Pd層，以及具有約10納米至約100納米的厚度的Au層。應(yīng)該理解的是所述材料和尺寸是示例性的，并且可以取決于所考慮的半導體器件或者使用半導體器件的應(yīng)用而被修改。任何合適的技術(shù)可以用于制造接觸焊盤或者形成接觸焊盤的層。例如，可以采用無電極電鍍工藝。
[0018]在此所述的半導體器件可以包括標識標記。例如可能需要這些標識標記以防止不同產(chǎn)品類型混合，例如在編帶(taping)工藝期間用于確保僅正確的產(chǎn)品類型放置在承載帶上，或者在客戶側(cè)以確保在板件組裝工藝期間僅使用正確的產(chǎn)品類型。標識標記可以包括關(guān)于芯片特性的包括標識標記的信息。特別地，標識標記可以布置在芯片的接觸焊盤之上。例如，標識標記可以布置在接觸焊盤之上非外圍區(qū)域中。即，標識標記可以特別地不同于在接觸焊盤的外圍處布置的結(jié)構(gòu)，例如限定接觸焊盤的邊界的側(cè)壁。
[0019]標識標記可以例如包括三維物體。例如，標識標記可以包括接觸焊盤的第一區(qū)域和接觸焊盤的第二區(qū)域，其中第一區(qū)域的層級不同于第二區(qū)域的層級。在一個示例中，第一區(qū)域第二區(qū)域的不同層級可以具有尖銳臺階的形式。在另一示例中，中間區(qū)域可以布置在第一區(qū)域和第二區(qū)域之間，其中中間區(qū)域的層級從第一區(qū)域朝向第二區(qū)域變化。
[0020]標識標記可以具有至少20 μ m(微米)的尺寸，更特別地至少30 μ m(微米)，更特別地至少40 μ m (微米)，以及更特別地至少50 μ m (微米)。在這點上，術(shù)語“尺寸”可以指的是標識標記的最大范圍。當具有上述尺寸之一時，可以通過使用常見圖像數(shù)據(jù)處理工具來標識或檢測標識標記，使得可以避免采用更多復雜工具，例如高性能顯微鏡。
[0021]標識標記可以是配置成包括芯片信息的任意形狀。例如，標識標記可以包括字母、數(shù)字、條形碼、形狀和符號中的至少一個。應(yīng)該注意的是該可能的標識標記的列表并非是結(jié)論性的并且決不是限制性的。
[0022]在此所述的半導體器件可以包括有源區(qū)域。特別地，有源區(qū)域可以布置在芯片的正面之上，例如與也可以布置在芯片的正面之上的接觸焊盤相鄰。有源區(qū)域可以定義為包含微電子結(jié)構(gòu)或半導體結(jié)構(gòu)的器件(或包含在其中的芯片)的物理部分。例如，有源區(qū)域可以包括至少一個半導體結(jié)構(gòu)，特別地包括二極管、晶體管、熔絲、晶體管、電阻器、電容器等等中的至少一個。因為或許不可能百分之百使用有源區(qū)域，有源區(qū)域也可以包括不具有半導體結(jié)構(gòu)的區(qū)域。這些區(qū)域可以例如稱作“未使用區(qū)域”?？赡馨l(fā)生的情形在于有源區(qū)域的未使用區(qū)域可能小于標識標記的區(qū)域，使得可能無法將標識標記布置在有源區(qū)域之上。
[0023]在此所述的半導體器件可以包括可以以各種方式制造的介電層。例如，介電層可以由氣相或者由溶液沉積，或者其可以層疊在所考慮的表面上。此外或者可替換地，薄膜技術(shù)或者標準PCB工業(yè)工藝流程可以用于介電層的施加?？梢酝ㄟ^例如使用濺射工藝在大面積中沉積介電材料并且此后結(jié)構(gòu)化所沉積的介電層來制造介電層。作為示例，可以通過使用光刻方法和/或刻蝕方法等等來結(jié)構(gòu)化介電層。由于其結(jié)構(gòu)，介電層可以具有不同層級的區(qū)域。
[0024]介電層可以具有無源層或保護層的功能。其可以限定接觸焊盤的邊界，其中未被介電層覆蓋的接觸焊盤的區(qū)域可以是暴露的或未被遮蓋的。可以由各種材料，特別地由氮化物和氧化物中的至少一個來制造介電層。介電層可以僅包括例如采用層堆疊的形式的一個或多個介電材料層。在一個特定示例中，這樣的層堆疊可以包括具有約200納米至約400納米的厚度的氧化硅層，以及具有約700納米至約900納米的厚度的氮化硅層。
[0025]在此所述的半導體器件可以包括導電結(jié)構(gòu)，例如具有導電層和/或?qū)щ娡捉Y(jié)構(gòu)的形式。特別地，導電結(jié)構(gòu)可以包括可以采用任何所需幾何形狀和/或任何所需材料組分來制造的一個或多個金屬層。可以使用任何所需材料制造金屬層，例如鋁、鎳、鈀、鈦、鈦鎢、銀、錫、金、鑰、釩或銅、或金屬合金。金屬層不必是同質(zhì)的或者僅由一種材料制造，也就是說金屬層中包含的各種組分和濃度的材料可以是可能的。導電結(jié)構(gòu)可以在接觸焊盤和其上可以布置導電結(jié)構(gòu)的芯片的內(nèi)部電子結(jié)構(gòu)之間提供電連接。例如，導電層可以是具有從約3口111(微米)至約4 μ m(微米)的厚度的金屬合金AlCu層。
[0026]圖1示意性地示出了半導體器件100的剖視圖。半導體器件100包括芯片I和布置在芯片I的正面3之上的接觸焊盤2。半導體器件100進一步包括布置在接觸焊盤2之上的標識標記4，其中標識標記4包括關(guān)于芯片I的特性的信息。應(yīng)該注意的是結(jié)合以下附圖描述了類似于半導體器件100的更詳細的半導體器件。
[0027]圖2A和圖2B示意性地示出了用于制造器件的方法。由該方法獲得的器件的剖視圖從圖2B變得明顯。所獲得的器件可以類似于圖1的器件100。在第一步驟(參見圖2A)中，提供了包括至少一個芯片1(或管芯)的半導體晶片5。在第二步驟(參見圖2B)中，接觸焊盤2形成在芯片I的正面3之上，其中標識標記4布置在接觸焊盤2之上。標識標記4包括關(guān)于芯片I的特性的信息。應(yīng)該理解的是所述方法可以包括其他步驟。例如，半導體晶片5在其他步驟中可以被分離成多個半導體器件。應(yīng)該注意的是結(jié)合圖3A至圖3D描述了類似于方法200的更詳細的方法。
[0028]圖3A至圖3D示意性地示出了根據(jù)本公開的用于制造半導體器件的方法。所制作的半導體器件可以看作結(jié)合圖1、2A和2B所述的器件的實施方式，使得以下描述的所制作的器件的細節(jié)可以同樣地適用于前述器件。此外，圖3A至圖3D中所示的方法可以視作圖2A至圖2B中所示方法的實施方式。以下所述的制造方法的細節(jié)因此可以同樣地適用于圖2A至圖2B的方法。
[0029]在圖3A中，提供了包括一個芯片(或管芯)I的半導體晶片5。應(yīng)該理解的是半導體晶片5可以包括為了簡明起見并未示出的其他芯片。與芯片I相鄰的半導體晶片5的其他部分由虛線示出。芯片I可以包括第一區(qū)域6A、第二區(qū)域6B和第三區(qū)域6C。第一接觸焊盤將要布置在第一區(qū)域6A之上，有源結(jié)構(gòu)將要布置在第二區(qū)域6B之上，以及第二接觸焊盤將要布置在第三區(qū)域6C之上。應(yīng)該理解的是所示區(qū)域的布置和數(shù)目是示例性的，并且可以例如取決于將要制造的用于芯片I的有源區(qū)域和/或接觸焊盤的數(shù)目和/或布置。在圖3A中，已經(jīng)在半導體晶片5的正面3上處理了半導體晶片5的第二區(qū)域6B。例如，可以已經(jīng)提供了可以稍后變成有源結(jié)構(gòu)的一部分的摻雜區(qū)域7。
[0030]以下圖3B至圖3D示出了用于第一區(qū)域6A的制造步驟。應(yīng)該注意的是類似的制造步驟可以適用于第三區(qū)域6C。然而，為了簡明起見，僅示出了第一區(qū)域6A。與第一區(qū)域6A相鄰的半導體晶片5的其他部分以虛線示出。
[0031]在圖3B中，第一導電層8(或?qū)佣询B)沉積在第一區(qū)域6A之上。在一個示例中，導電層8可以是如上所述的金屬合金AlCu層?？梢蕴貏e地配置第一導電層8以在稍后將要在第一區(qū)域6A之上制造的接觸焊盤與芯片I的電子結(jié)構(gòu)之間提供電連接。第一導電層8因此可以稱作“焊盤下金屬化層”?？梢酝ㄟ^任何合適的技術(shù)形成并且結(jié)構(gòu)化第一導電層
8。應(yīng)該注意的是也可以分別在第二區(qū)域6B和第三區(qū)域6C之上形成并且結(jié)構(gòu)化第一導電層8。例如，形成在第二區(qū)域6B之上的第一導電層8的一部分可以形成有源結(jié)構(gòu)的一部分。在一個示例中，布置在第二區(qū)域6B之上的第一導電層8可以形成二極管的手指結(jié)構(gòu)的一部分。在第一區(qū)域6A中，第一導電層8可以表示稍后將要形成的焊料焊盤的下層。應(yīng)該注意的是如圖3B中所示的第一導電層8的形狀是示例性的。第一導電層8也可以對應(yīng)于包括一個或多個導電層和/或一個或多個導電通孔結(jié)構(gòu)的更復雜導電結(jié)構(gòu)。[0032]在圖3C中，結(jié)構(gòu)化介電層9可以形成在第一區(qū)域6A之上以及在第一導電層8之上。任何合適的技術(shù)可以用于形成結(jié)構(gòu)化介電層9。例如，介電材料可以沉積在整個第一區(qū)域6A之上(或者整個第一導電層8之上)并且在后續(xù)制造步驟中被開口(或者結(jié)構(gòu)化)。在一個示例中，結(jié)構(gòu)化介電層9可以對應(yīng)于包括具有約200納米至約400納米的厚度的氧化硅層、和具有約700納米至約900納米的厚度的氮化硅層的層堆疊。
[0033]結(jié)構(gòu)化介電層9可以包括多個區(qū)段，例如如圖3C中所示的第一區(qū)段9A、第二區(qū)段9B、和第三區(qū)段9C。第一區(qū)段9A和第三區(qū)段9C可以布置在芯片I的第一區(qū)域6A的外圍處并且可以至少部分地覆蓋第一導電層8的外圍區(qū)域，由此形成側(cè)壁。結(jié)構(gòu)化介電層9的第二區(qū)段9B可以布置在第一區(qū)域6A的非外圍區(qū)域中。第二區(qū)段9B可以特別地具有可以包括關(guān)于芯片I的特性的信息的標識標記的形式。
[0034]結(jié)構(gòu)化介電層9也可以分別形成在第二區(qū)域6B之上和第三區(qū)域6C之上。例如，形成在第二區(qū)域6B之上的結(jié)構(gòu)化介電層9的一部分可以變成有源結(jié)構(gòu)的一部分，例如二極管的手指結(jié)構(gòu)的一部分。在后者情形中，布置在第二區(qū)域6B之上的結(jié)構(gòu)化介電層9的部分可以用于手指結(jié)構(gòu)的手指之間的電絕緣。
[0035]在圖3D中，第二導電層(或?qū)佣询B)10可以形成在第一區(qū)域6A之上、第一導電層8之上、以及結(jié)構(gòu)化介電層9之上。任何合適的技術(shù)可以用于形成第二導電層10。例如，無電極電鍍工藝可以用于制造第二導電層10。第二導電層10可以例如對應(yīng)于如前所述的NiP-Pd-Au層堆疊。第二導電層10可以電耦合至第一導電層8。
[0036]即使第二導電層10可以具有基本恒定的厚度，從圖3D變得明顯的是由于下層的介電層9的結(jié)構(gòu)而可以結(jié)構(gòu)化第二導電層10。特別地，可以在結(jié)構(gòu)化介電層9的區(qū)段9A、9B、9C的位置處增大第二導電層10的高度或?qū)蛹?。因為結(jié)構(gòu)化介電層9的第二區(qū)段9B可以具有標識標記的形式(參見以上)，布置在介電層9的第二區(qū)段9B之上的第二導電層10的一部分也可以具有標識標記的形式。參照回到圖1，可以采用接觸焊盤2標識第二導電層10，并且可以采用標識標記4來標識布置在結(jié)構(gòu)化介電層9的第二部分9B之上的第二導電層10的結(jié)構(gòu)化部分。標識標記4因此可以基于布置在下方的結(jié)構(gòu)化介電層9。應(yīng)該注意的是第二導電層10也可以形成在芯片I的第三區(qū)域6C之上，使得標識標記也可以形成在第三區(qū)域6C之上。
[0037]根據(jù)本公開通過結(jié)構(gòu)化接觸焊盤而提供標識標記可以導致與用于形成標識標記的其他技術(shù)相比的幾個優(yōu)點。因為接觸焊盤區(qū)域可以用于布置標識標記，無需消耗有源區(qū)域來用于標識標記。這可以導致可以用于有源結(jié)構(gòu)的區(qū)域增加。此外，特定的接觸焊盤結(jié)構(gòu)化在產(chǎn)品設(shè)計中是固有的?？梢詿o需用于給半導體器件加標記的額外工藝，例如背側(cè)激光標記工藝或者背側(cè)結(jié)構(gòu)化工藝。
[0038]應(yīng)該理解的是在此結(jié)合圖3A至圖3D所述的方法可以包括并未在此明確示出的其他步驟。例如，可以在其他方法步驟中將半導體晶片5分離為多個半導體器件。
[0039]圖4示意性地示出了根據(jù)本公開的半導體器件400的角視圖。兩個接觸焊盤2以及在中間的有源區(qū)域11布置在半導體器件400的正面3之上。應(yīng)該注意的是接觸焊盤2和有源區(qū)域11的數(shù)目和布置是示例性的并且可以特別地取決于半導體器件400的所考慮類型。每個接觸焊盤2包括具有字母“A”的示例性形式的標識標記4。形成了字母“A”的接觸焊盤4的區(qū)域可以具有與相鄰于標識標記4的區(qū)域相比增大的高度。這可能得自如前所述的下層的結(jié)構(gòu)化介電層。應(yīng)該理解的是在另一示例中，高度也可以被顛倒。即，形成了字母“A”的接觸焊盤4的區(qū)域可以具有與相鄰于標識標記4的區(qū)域相比更小的高度。此外，側(cè)壁12可以布置在每個接觸焊盤2的外圍處，其中每個側(cè)壁也可以由下層的結(jié)構(gòu)化介電層得到。
[0040]圖5示意性地示出了根據(jù)本公開的半導體器件500的剖視圖。半導體器件500包括芯片I和布置在芯片I的正面3之上的結(jié)構(gòu)化介電層9。半導體器件500進一步包括布置在結(jié)構(gòu)化介電層9之上的接觸焊盤2，其中接觸焊盤2包括標識標記4。標識標記4基于結(jié)構(gòu)化介電層9。圖5的半導體器件500類似于例如由圖3A至圖3D的方法制作的半導體器件。
[0041]盡管可以相對于幾個實施方式中的僅一個來公開本發(fā)明的特定特征或方面，但是這樣的特征或方面可以與其它實施方式的一個或多個其它特征或者方面組合，這可能對于任何給定的或特定的應(yīng)用是期望的和有利的。此外，就在詳細的描述或者權(quán)利要求中使用的術(shù)語“包括”，“具有”，“有”或者其其它變型來說，這樣的術(shù)語以與術(shù)語“包含”相似的方式旨在是包括一切的(inclusive)。而且，術(shù)語“示例性的”僅意指作為示例，而不是最好的或最佳的。也應(yīng)該認識到的是為了簡化并且易于理解的目的采用相對于彼此特定的尺寸示出了在此所述的特征和/或元件，并且實際尺寸可能大大不同于在此所示的尺寸。
[0042]盡管這里已經(jīng)示出并描述了具體的實施例，但本領(lǐng)域技術(shù)人員將認識到在不脫離本發(fā)明的范圍的情況下多種替換和/或等價實施方式可以替代示出和描述的具體實施例。本申請旨在覆蓋在這里討論的具體實施例的任何改編或變型。因此，本發(fā)明旨在僅由權(quán)利要求及其等價物來限制。
【權(quán)利要求】
1.一種半導體器件，包括: 心片； 接觸焊盤，布置在所述芯片的正面之上；以及 標識標記，布置在所述接觸焊盤之上，其中，所述標識標記包括關(guān)于所述芯片的特性的信息。
2.根據(jù)權(quán)利要求1所述的半導體器件，其中，所述芯片的特性包括所述芯片的日期、晶片編號和/或類型。
3.根據(jù)權(quán)利要求1所述的半導體器件，其中，所述標識標記包括字母、數(shù)字、條形碼、形狀和/或符號。
4.根據(jù)權(quán)利要求1所述的半導體器件，其中，所述標識標記包括三維物體。
5.根據(jù)權(quán)利要求1所述的半導體器件，其中，所述標識標記布置在所述接觸焊盤的非外圍區(qū)域中。
6.根據(jù)權(quán)利要求1所述的半導體器件，其中，所述標識標記包括所述接觸焊盤的第一區(qū)域以及所述接觸焊盤的第二區(qū)域，其中所述第一區(qū)域的層級不同于所述第二區(qū)域的層級。
7.根據(jù)權(quán)利要求1所述的半導體器件，其中，所述標識標記具有至少20微米的尺寸。
8.根據(jù)權(quán)利要求1所述的半導體器件，其中，所述接觸焊盤基本上是平的。
9.根據(jù)權(quán)利要求1所述的半導體器件，其中，所述接觸焊盤包括焊料焊盤。
10.根據(jù)權(quán)利要求1所述的半導體器件，進一步包括有源區(qū)域，其中所述有源區(qū)域布置在所述芯片的正面之上并且與所述接觸焊盤相鄰。
11.根據(jù)權(quán)利要求10所述的半導體器件，其中，所述有源區(qū)域包括選自由二極管、晶體管和熔絲構(gòu)成的組中的半導體結(jié)構(gòu)。
12.根據(jù)權(quán)利要求10所述的半導體器件，其中，有源區(qū)域的未使用區(qū)域小于所述標識標記的區(qū)域。
13.根據(jù)權(quán)利要求1所述的半導體器件，進一步包括布置在所述接觸焊盤下方的結(jié)構(gòu)化介電層，其中所述標識標記基于所述結(jié)構(gòu)化介電層。
14.根據(jù)權(quán)利要求1所述的半導體器件，進一步包括導電結(jié)構(gòu)，其中所述接觸焊盤電耦合至所述導電結(jié)構(gòu)，所述導電結(jié)構(gòu)包括導電層或?qū)щ娡住?br> 15.根據(jù)權(quán)利要求14所述的半導體器件，進一步包括布置在所述芯片的正面之上的有源區(qū)域，其中所述導電結(jié)構(gòu)形成所述有源區(qū)域的至少一部分。
16.根據(jù)權(quán)利要求1所述的半導體器件，其中，所述半導體器件包括芯片級封裝。
17.一種半導體器件，包括:
-H-* I I 心片； 結(jié)構(gòu)化介電層，布置在所述芯片的正面之上；以及 接觸焊盤，布置在所述結(jié)構(gòu)化介電層之上，其中所述接觸焊盤包括標識標記，所述標識標記基于所述結(jié)構(gòu)化介電層。
18.一種方法，包括: 提供包括至少一個芯片的半導體晶片；以及 在所述芯片的正面之上形成接觸焊盤，其中在所述接觸焊盤之上布置標識標記，所述標識標記包括關(guān)于所述芯片的特性的信息。
19.根據(jù)權(quán)利要求18所述的方法，進一步包括: 在所述芯片的正面之上沉積介電層；以及 結(jié)構(gòu)化所述介電層。
20.根據(jù)權(quán)利要求19所述的方法，其中，形成接觸焊盤包括在所述結(jié)構(gòu)化介電層之上沉積導電層，其中所述導電層包括所述接觸焊盤，并且所述標識標記基于所述結(jié)構(gòu)化介電層。`
【文檔編號】H01L23/544GK103872020SQ201310757110
【公開日】2014年6月18日 申請日期:2013年12月13日 優(yōu)先權(quán)日:2012年12月14日
【發(fā)明者】S·馬滕斯, R·派希爾, B·舒德雷爾, M·沃佩爾 申請人:英飛凌科技股份有限公司