一種有機(jī)發(fā)光二極管像素電路、顯示面板及顯示裝置制造方法
【專利摘要】本發(fā)明實(shí)施例提供了一種OLED像素電路、顯示面板和顯示裝置，用以解決現(xiàn)有的OLED像素電路，由于將背板電源VDD引到各排像素處的電源線上一直有電流流過，且該電源線上存在電阻，這會(huì)導(dǎo)致該電源線在不同排像素處的電壓不同，使得不同像素接收到相同的數(shù)據(jù)信號(hào)時(shí)，顯示亮度不同，導(dǎo)致顯示面板顯示不均勻的問題。該電路通過引入一個(gè)電壓高于高電平信號(hào)VDD的第一電壓信號(hào)V1，使得在信號(hào)加載階段不會(huì)將高電平信號(hào)VDD加載到存儲(chǔ)電容上，從而使驅(qū)動(dòng)OLED發(fā)光的漏極電流與高電平信號(hào)VDD無關(guān)，提高了顯示均勻度。
【專利說明】一種有機(jī)發(fā)光二極管像素電路、顯示面板及顯示裝置
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及有機(jī)發(fā)光顯示【技術(shù)領(lǐng)域】，尤其涉及一種有機(jī)發(fā)光二極管像素電路及顯示面板。
【背景技術(shù)】
[0002]有源矩陣有機(jī)發(fā)光二極管(ActiveMatrix Organic Light EmittingDiode1AMOLED)顯示器因具有視角廣、色彩對(duì)比效果好、響應(yīng)速度快以及自發(fā)光等優(yōu)點(diǎn)，因此獲得了廣泛應(yīng)用。
[0003]AMOIED多采用低溫多晶硅作為驅(qū)動(dòng)層實(shí)現(xiàn)其像素驅(qū)動(dòng)電路。與一般非晶硅工藝相t匕，低溫多晶硅薄膜晶體管具有更高的遷移率和更穩(wěn)定的特性，更適用于AMOLED顯示。
[0004]目前在大尺寸顯示面板中，常采用圖1所示的像素電路，所有像素驅(qū)動(dòng)電流均有同一電源VDD提供，而背板上將電源VDD引到各排像素處的電源線也存在一定的電阻，又因?yàn)楦髋畔袼卦诓粩嗟乇稽c(diǎn)亮，因此，該電源線上一直有電流流過，因此，該電源線在不同排的像素處的電壓不同。例如，假設(shè)該電源線在第一排像素處的電壓為VDD-1，在第η排像素處的電壓為VDD-n，則VDD-1大于VDD_n，但具體大多少則于該電源線上的電流以及該電源線的電阻有關(guān)。另外，由于顯示面板的顯示的畫面在不斷變化，因此，流經(jīng)該電源線的電流也在不斷變化，這就會(huì)造成第η排像素處的電壓的不確定性，也就是說，第η排像素在不同時(shí)刻接收到相同的數(shù)據(jù)信號(hào)時(shí)，由于流經(jīng)該電源線的電流發(fā)生變化，導(dǎo)致驅(qū)動(dòng)晶體管M3的柵極與驅(qū)動(dòng)晶體管M3的源極之間的電壓差也會(huì)發(fā)生變化，從而導(dǎo)致驅(qū)動(dòng)二極管OLED發(fā)光的電流發(fā)生變化，使得顯示效果變差。
[0005]圖1中還包括P型晶體管Ml、P型晶體管M2、p型晶體管M3、p型晶體管M4、p型晶體管M5、p型晶體管M6、電容Cl、電容C2和0LED，其中，p型晶體管Ml的柵極和p型晶體管M6的柵極均接收發(fā)射信號(hào)EMIT，P型晶體管M5的柵極接收第一掃描信號(hào)SCANl，p型晶體管M2的柵極和P型晶體管M3的柵極均接收第二掃描信號(hào)SCAN2，p型晶體管M5的源極接收參考信號(hào)Vref。
[0006]綜上所述，現(xiàn)有的OLED像素電路，由于將電源VDD引到各排像素處的電源線上一直有電流流過，且該電源線上存在電阻，這會(huì)導(dǎo)致該電源線在不同排像素處的電壓不同，使得不同像素接收到相同的數(shù)據(jù)信號(hào)時(shí)，顯示亮度不同，導(dǎo)致顯示面板顯示不均勻。

【發(fā)明內(nèi)容】

[0007]有鑒于此，本發(fā)明提供一種有機(jī)發(fā)光二極管像素電路、顯示面板及顯示裝置。
[0008]—種有機(jī)發(fā)光二極管像素電路，包括:信號(hào)加載模塊、有機(jī)發(fā)光二極管、驅(qū)動(dòng)晶體管、存儲(chǔ)電容、第一開關(guān)模塊和第二開關(guān)模塊；所述信號(hào)加載模塊的第一端連接當(dāng)前幀圖像數(shù)據(jù)信號(hào)，所述信號(hào)加載模塊的第二端連接第一掃描信號(hào)，所述信號(hào)加載模塊的第三端分別連接所述驅(qū)動(dòng)晶體管的柵極和所述存儲(chǔ)電容的第一端，所述信號(hào)加載模塊的第四端連接第二掃描信號(hào)，所述信號(hào)加載模塊的第五端連接第一電壓信號(hào)，所述信號(hào)加載模塊的第六端分別連接所述存儲(chǔ)電容的第二端、所述有機(jī)發(fā)光二極管的陰極和所述第一開關(guān)模塊的第一端；所述有機(jī)發(fā)光二極管的陽(yáng)極接收高電平信號(hào)，所述第一開關(guān)模塊的第二端連接所述驅(qū)動(dòng)晶體管的源極，所述第二開關(guān)模塊的第一端連接所述驅(qū)動(dòng)晶體管的漏極，所述第二開關(guān)模塊的第二端連接低電平信號(hào)，其中，第一電壓信號(hào)的電壓高于高電平信號(hào)的電壓。
[0009]一種顯示面板，包括如上所述的有機(jī)發(fā)光二極管OLED像素電路。本發(fā)明還提供一種顯示裝置包括如上所述的顯示面板。
[0010]本發(fā)明提供的OLED像素電路、顯示面板和顯示裝置，解決了不同像素接收到相同的數(shù)據(jù)信號(hào)時(shí)，驅(qū)動(dòng)像素的電流不同的問題，提高了顯示均勻度。
【專利附圖】

【附圖說明】
[0011]圖1為現(xiàn)有技術(shù)中的OLED像素電路的電路圖；
[0012]圖2為本發(fā)明實(shí)施例一供的OLED像素電路的示意圖；
[0013]圖3為實(shí)施例一供的OLED像素電路在數(shù)據(jù)信號(hào)加載階段時(shí)所述OLED像素電路的工作示意圖；
[0014]圖4為實(shí)施例一供的OLED像素電路在顯示階段時(shí)所述OLED像素電路的工作示意圖；
[0015]圖5為本發(fā)明實(shí)施例二提供的OLED像素電路的示意圖；
[0016]圖6為本發(fā)明實(shí)施例三提供的OLED像素電路的示意圖；
[0017]圖7為圖6所不的OLED像素電路的驅(qū)動(dòng)時(shí)序圖；
[0018]圖7a為實(shí)施例三提供的OLED像素電路在復(fù)位階段時(shí)的工作示意圖；
[0019]圖7b為實(shí)施例三提供的OLED像素電路在數(shù)據(jù)信號(hào)加載階段時(shí)的工作示意圖；
[0020]圖7c為實(shí)施例三提供的OLED像素電路在數(shù)據(jù)信號(hào)保持階段時(shí)的工作示意圖；
[0021]圖7d為實(shí)施例三提供的OLED像素電路在顯示階段時(shí)的工作示意圖；
[0022]圖8為本發(fā)明實(shí)施例四提供的OLED像素電路的示意圖；
[0023]圖9為為圖8所示的OLED像素電路的驅(qū)動(dòng)時(shí)序圖。
【具體實(shí)施方式】
[0024]本發(fā)明實(shí)施例提供的OLED像素電路、顯示面板和顯示裝置，通過在數(shù)據(jù)信號(hào)加載階段將當(dāng)前幀圖像數(shù)據(jù)信號(hào)通過自身的第三端傳輸?shù)酱鎯?chǔ)電容的第一端，并將第一電壓信號(hào)通過自身的第六端傳輸?shù)酱鎯?chǔ)電容的第二端，以及在顯示階段，不再將當(dāng)前幀圖像數(shù)據(jù)信號(hào)傳輸?shù)酱鎯?chǔ)電容的一端，并不再將第一電壓信號(hào)傳輸?shù)酱鎯?chǔ)電容的另一端，以及在顯示階段利用存儲(chǔ)電容存儲(chǔ)的信號(hào)驅(qū)動(dòng)OLED發(fā)光，驅(qū)動(dòng)OLED發(fā)光的漏極電流與高電平信號(hào)無關(guān)，從而避免了由于將背板電源VDD引到各排像素處的電源線上一直有電流流過，且該電源線上存在電阻，導(dǎo)致的該電源線在不同排像素處的電壓不同，解決了不同像素接收到相同的數(shù)據(jù)信號(hào)時(shí)，驅(qū)動(dòng)像素的電流不同的問題，提高了顯示均勻度。
[0025]下面結(jié)合說明書附圖，對(duì)本發(fā)明實(shí)施例提供的一種OLED像素電路、顯示面板和顯示裝置的【具體實(shí)施方式】進(jìn)行說明。
[0026]本發(fā)明實(shí)施例一提供的一種OLED像素電路，如圖2所示，包括信號(hào)加載模塊21、有機(jī)發(fā)光二極管0LED、驅(qū)動(dòng)晶體管Td、存儲(chǔ)電容Cs、第一開關(guān)模塊22和第二開關(guān)模塊23。[0027]其中，信號(hào)加載模塊21的第一端211連接當(dāng)前幀圖像數(shù)據(jù)信號(hào)Data，信號(hào)加載模塊21的第二端212接收第一掃描信號(hào)Scanl，信號(hào)加載模塊21的第三端213分別連接驅(qū)動(dòng)晶體管Td的柵極和存儲(chǔ)電容Cs的第一端Cl,信號(hào)加載模塊21的第四端214接收第二掃描信號(hào)Scan2,信號(hào)加載模塊21的第五端215接收第一電壓信號(hào)VI,信號(hào)加載模塊21的第六端216分別連接存儲(chǔ)電容Cs的第二端C2、有機(jī)發(fā)光二極管OLED的陰極和第一開關(guān)模塊22的第一端221。
[0028]有機(jī)發(fā)光二極管OLED的陽(yáng)極接收高電平信號(hào)VDD，第一開關(guān)模塊22的第二端222連接驅(qū)動(dòng)晶體管Td的源極，第二開關(guān)模塊23的第一端231連接驅(qū)動(dòng)晶體管Td的漏極，第二開關(guān)模塊23的第二端232接收低電平信號(hào)VEE。
[0029]其中，第一電壓信號(hào)Vl的電壓高于高電平信號(hào)VDD的電壓。
[0030]所述實(shí)施例一提供的OLED像素電路的工作時(shí)間包括兩個(gè)時(shí)間段，為數(shù)據(jù)信號(hào)加載階段和顯示階段。
[0031]在數(shù)據(jù)信號(hào)加載階段，所述信號(hào)加載模塊21將當(dāng)前幀圖像數(shù)據(jù)信號(hào)Data通過自身的第三端213傳輸?shù)酱鎯?chǔ)電容Cs的第一端Cl，并將第一電壓信號(hào)Vl通過自身的第六端216傳輸?shù)酱鎯?chǔ)電容Cs的第二端C2。在顯示階段，所述信號(hào)加載模塊21不再將當(dāng)前幀圖像數(shù)據(jù)信號(hào)Data傳輸?shù)酱鎯?chǔ)電容Cs的一端Cl,并不再將第一電壓信號(hào)Vl傳輸?shù)酱鎯?chǔ)電容Cs的另一端C2。
[0032]第一開關(guān)模塊22和第二開關(guān)模塊23，均在數(shù)據(jù)信號(hào)加載階段斷開，并在顯示階段導(dǎo)通。
[0033]驅(qū)動(dòng)晶體管Td，在第一開關(guān)模塊22和第二開關(guān)模塊23均導(dǎo)通后，在存儲(chǔ)電容Cs存儲(chǔ)的信號(hào)的作用下，驅(qū)動(dòng)有機(jī)發(fā)光二極管OLED發(fā)光。
[0034]具體地請(qǐng)參考圖3和圖4，圖3為數(shù)據(jù)信號(hào)加載階段時(shí)所述OLED像素電路的工作示意圖，圖4為顯示階段時(shí)所述OLED像素電路的工作示意圖。
[0035]請(qǐng)參考圖3，在數(shù)據(jù)信號(hào)加載階段，所述第一開關(guān)模塊22和第二開關(guān)模塊23都是斷開的。同時(shí)，在數(shù)據(jù)信號(hào)加載階段，信號(hào)加載模塊21將當(dāng)前幀圖像數(shù)據(jù)信號(hào)Data通過自身的第三端213傳輸?shù)酱鎯?chǔ)電容Cs的第一端Cl，并將第一電壓信號(hào)Vl通過自身的第六端216傳輸?shù)酱鎯?chǔ)電容Cs的第二端C2，因此，在數(shù)據(jù)信號(hào)加載階段結(jié)束時(shí)，存儲(chǔ)電容Cs的第一端Cl的電壓為VData，存儲(chǔ)電容Cs的第二端C2的電壓為VI。由于，第一電壓信號(hào)Vl的電壓高于高電平信號(hào)VDD的電壓，因此在數(shù)據(jù)信號(hào)加載階段，有機(jī)發(fā)光二極管OLED截止。請(qǐng)參考圖4，在顯示階段，信號(hào)加載模塊21不再將當(dāng)前幀圖像數(shù)據(jù)信號(hào)Data通過自身的第三端213傳輸?shù)酱鎯?chǔ)電容Cs的第一端Cl,并不再將第一電壓信號(hào)Vl通過自身的第六端216傳輸?shù)酱鎯?chǔ)電容Cs的第二端C2，所述第一開關(guān)模塊22和第二開關(guān)模塊23導(dǎo)通。在顯示階段開始時(shí)，存儲(chǔ)電容Cs的第二端C2的電壓為VI,而第一電壓信號(hào)Vl的電壓高于高電平信號(hào)VDD的電壓，即有機(jī)發(fā)光二極管OLED的陰極的電壓高于其陽(yáng)極的電壓，因此，即使此時(shí)第一開關(guān)模塊22和第二開關(guān)模塊23已經(jīng)導(dǎo)通，但有機(jī)發(fā)光二極管OLED依然截止。
[0036]請(qǐng)參考圖4，在顯示階段的一開始時(shí)，存儲(chǔ)電容Cs的第一端Cl的電壓為VData，電壓Vnata控制驅(qū)動(dòng)晶體管Td導(dǎo)通，又因?yàn)榈谝婚_關(guān)模塊22和第二開關(guān)模塊23導(dǎo)通，所有從第一開關(guān)模塊的第一端221到低電平信號(hào)VEE的輸入端之間形成通路,存儲(chǔ)電容Cs的第二端C2的電壓Vl又高于低電平信號(hào)VEE的電壓，則在該通路之間產(chǎn)生電流。[0037]在電流通過上述通路的同時(shí)，存儲(chǔ)電容Cs的第二端C2的電位不斷的降低，當(dāng)存儲(chǔ)電容Cs的第二端C2的電壓降至小于高電平信號(hào)VDD的電壓時(shí)，也就是有機(jī)發(fā)光二極管OLED的陰極的電位小于其陽(yáng)極的電位，有機(jī)發(fā)光二極管OLED導(dǎo)通，當(dāng)流經(jīng)有機(jī)發(fā)光二極管OLED的電流穩(wěn)定時(shí)，其陽(yáng)極和陰極之間存在一個(gè)固定的電壓差Vmd，也就是陽(yáng)極和存儲(chǔ)電容Cs第二端C2之間的電壓差。該固定的壓差V_D的值由有機(jī)發(fā)光二極管OLED的器件尺寸、電阻等決定。
[0038]此時(shí)，存儲(chǔ)電容Cs第二端C2的電壓Vc2為VDD - Voled,也就是說相比于第一時(shí)間，存儲(chǔ)電容Cs第二端C2的電壓減小值Λ V為:
[0039]AV=Vl - (VDD-Voled)
[0040]由于存儲(chǔ)電容Cs的第一端Cl處于浮空，因此,存儲(chǔ)電容Cs的第一端Cl的電壓也會(huì)下降A(chǔ)V，則此時(shí)存儲(chǔ)電容Cs的第一端Cl的電壓為:
[0041 ] Vci=Vnata - Δ V=Vnata - V1+VDD - Voled
[0042]因此，此時(shí)驅(qū)動(dòng)晶體管Td的柵源極電壓差Vgs為:
[0043]=Vc2 - Vci= (VDD - Voled) - (VData - V1+VDD - Voled) =Vllata - Vl
[0044]從Vgs的計(jì)算公式中可以看出，在本發(fā)明實(shí)施一的OLED像素電路下，驅(qū)動(dòng)晶體管Td的柵源極電壓差Vgs的取值和高電平信號(hào)VDD沒有關(guān)系，即消除了高電平信號(hào)VDD對(duì)驅(qū)動(dòng)晶體管Td的柵源極電壓差Vgs的影響。
[0045]根據(jù)晶體管工作在飽和區(qū)的電流特性的公式可以計(jì)算出當(dāng)流經(jīng)有機(jī)發(fā)光二極管OLED的電流穩(wěn)定時(shí)，其電流Imd的值:
[0046]1led=K(Vgs - Vth|)2
[0047]其中，K為結(jié)構(gòu)參數(shù)，Vth為晶體管的閾值電壓，當(dāng)在一個(gè)確定的晶體管中，K及Vth的值為是確定數(shù)值；Vgs為驅(qū)動(dòng)晶體管Td的柵源極電壓差，在本發(fā)明的OLED像素電路下Vgs等于VData - Vl，則流經(jīng)有機(jī)發(fā)光二極管OLED的電流Imd為:I_=K (V0ata - Vl - | Vth |)2
[0048]由此可見，流經(jīng)有機(jī)發(fā)光二極管OLED的電流Imd與高電平信號(hào)VDD無關(guān)，這避免了現(xiàn)有的OLED像素電路，由于將背板電源VDD引到各排像素處的電源線上一直有電流流過，且該電源線上存在電阻，導(dǎo)致的該電源線在不同排像素處的電壓不同，解決了不同像素接收到相同的數(shù)據(jù)信號(hào)時(shí)，驅(qū)動(dòng)像素的電流不同的問題，提高了顯示均勻度。
[0049]雖然,驅(qū)動(dòng)有機(jī)發(fā)光二極管OLED的電流Imj5d與第一電壓信號(hào)Vl相關(guān),但是，由于傳輸?shù)谝浑妷盒盘?hào)Vl的傳輸線上只在給存儲(chǔ)電容充電時(shí)才有電流流過,在其余時(shí)間沒有電流流過，也就是說在數(shù)據(jù)信號(hào)加載階段開始時(shí)才有電流流過，而在數(shù)據(jù)信號(hào)加載階段結(jié)束時(shí)，傳輸?shù)谝浑妷盒盘?hào)Vl的傳輸線上沒有電流流過,因此，在數(shù)據(jù)信號(hào)加載階段結(jié)束時(shí)，該第一電壓信號(hào)Vl的傳輸線上并不會(huì)有壓降，該第一電壓信號(hào)Vl的傳輸線在各排像素處的電壓相同，也就是說，驅(qū)動(dòng)有機(jī)發(fā)光二極管OLED發(fā)光的漏極電流與第一電壓信號(hào)Vl相關(guān)，但是，這并不會(huì)降低顯示均勻度。
[0050]本發(fā)明實(shí)施例提供的實(shí)施例二的OLED像素電路，如圖5所示，實(shí)施例二的OLED像素電路包括:信號(hào)加載模塊21、有機(jī)發(fā)光二極管0LED、驅(qū)動(dòng)晶體管Td、存儲(chǔ)電容Cs、第一開關(guān)模塊22和第二開關(guān)模塊23。
[0051]其中，信號(hào)加載模塊21的第一端211接收當(dāng)前幀圖像數(shù)據(jù)信號(hào)Data，信號(hào)加載模塊21的第二端212接收第一掃描信號(hào)Scanl，信號(hào)加載模塊21的第三端213通過驅(qū)動(dòng)晶體管Td的源極分別連接驅(qū)動(dòng)晶體管Td的柵極和存儲(chǔ)電容Cs的第一端Cl，信號(hào)加載模塊21的第四端214接收第二掃描信號(hào)Scan2，信號(hào)加載模塊21的第五端215接收第一電壓信號(hào)VI，信號(hào)加載模塊21的第六端216分別連接存儲(chǔ)電容Cs的第二端C2、有機(jī)發(fā)光二極管OLED的陰極和第一開關(guān)模塊22的第一端221，信號(hào)加載模塊21的第七端217連接驅(qū)動(dòng)晶體管Td的漏極，信號(hào)加載模塊21的第八端218連接驅(qū)動(dòng)晶體管Td的柵極。其中，第一電壓信號(hào)Vl的電壓高于高電平信號(hào)VDD的電壓。
[0052]OLED的陽(yáng)極接收高電平信號(hào)VDD，第一開關(guān)模塊22的第二端222連接驅(qū)動(dòng)晶體管Td的源極，第二開關(guān)模塊23的第一端231連接驅(qū)動(dòng)晶體管Td的漏極，第二開關(guān)模塊23的第二端232接收低電平信號(hào)VEE。
[0053]所述實(shí)施例二提供的OLED像素電路的工作時(shí)間包括兩個(gè)時(shí)間段，為數(shù)據(jù)信號(hào)加載階段和顯示階段。
[0054]在數(shù)據(jù)信號(hào)加載階段，所述信號(hào)加載模塊21將驅(qū)動(dòng)晶體管Td的柵極與驅(qū)動(dòng)晶體管Td的漏極接通，并且將當(dāng)前幀圖像數(shù)據(jù)信號(hào)Data通過載模塊21的第三端213傳輸?shù)津?qū)動(dòng)晶體管Td的源極，同時(shí)并將第一電壓信號(hào)Vl通過自身的第六端216傳輸?shù)酱鎯?chǔ)電容Cs的第二端C2。在數(shù)據(jù)信號(hào)加載階段結(jié)束時(shí)，存儲(chǔ)電容Cs的第二端C2的電壓為VI。
[0055]由于在數(shù)據(jù)信號(hào)加載階段，驅(qū)動(dòng)晶體管Td的柵極和驅(qū)動(dòng)晶體管Td的漏極接通，因此在數(shù)據(jù)信號(hào)加載階段結(jié)束時(shí)驅(qū)動(dòng)晶體管Td的柵極電壓為vData -1 Vthl，也就是存儲(chǔ)電容Cs的第一端Cl的電位，其中，Vth為驅(qū)動(dòng)晶體管Td的閾值電壓。具體地，因?yàn)楫?dāng)前幀圖像數(shù)據(jù)信號(hào)Data通過驅(qū)動(dòng)晶體管Td的源極傳輸?shù)津?qū)動(dòng)晶體管Td的柵極，即對(duì)柵極不斷的充電，當(dāng)其柵極和源極的電位相差一個(gè)閾值電壓Vth時(shí)，驅(qū)動(dòng)晶體管Td截止，并且柵極電壓為vData - Vth的值被固定在驅(qū)動(dòng)晶體管Td的柵極。
[0056]因?yàn)榈谝浑妷盒盘?hào)Vl的電壓高于高電平信號(hào)VDD的電壓，因此,在數(shù)據(jù)信號(hào)加載階段有機(jī)發(fā)光二極管OLED截止。
[0057]在顯示階段，信號(hào)加載模塊21不再將當(dāng)前幀圖像數(shù)據(jù)信號(hào)Data通過自身的第三端213傳輸?shù)酱鎯?chǔ)電容Cs的第一端Cl,并不再將第一電壓信號(hào)Vl通過自身的第六端216傳輸?shù)酱鎯?chǔ)電容Cs的第二端C2,同時(shí),第一開關(guān)模塊22和第二開關(guān)模塊23導(dǎo)通。
[0058]在顯示階段開始時(shí)，存儲(chǔ)電容Cs的第二端C2的電壓仍為VI，因?yàn)榈谝浑妷盒盘?hào)Vl的電壓高于高電平信號(hào)VDD的電壓，即有機(jī)發(fā)光二極管OLED陰極的電壓高于其陽(yáng)極的電壓，因此，即使此時(shí)第一開關(guān)模塊22和第二開關(guān)模塊23已經(jīng)導(dǎo)通，但有機(jī)發(fā)光二極管OLED依然截止。
[0059]但是，由于在顯示階段中，存儲(chǔ)電容Cs的第一端Cl的電壓為Vllata-1 Vth |，又因?yàn)榈谝婚_關(guān)模塊22和第二開關(guān)模塊23導(dǎo)通，所有從第一開關(guān)模塊22的第一端221到低電平信號(hào)VEE的輸入端之間形成通路，存儲(chǔ)電容Cs的第二端C2的電壓Vl又高于低電平信號(hào)VEE的電壓，則在該通路之間產(chǎn)生電流。
[0060]在電流通過上述通路的同時(shí)，存儲(chǔ)電容Cs的第二端C2的電位不斷的降低，當(dāng)存儲(chǔ)電容Cs的第二端C2的電壓降至小于高電平信號(hào)VDD的電壓時(shí)，也就是有機(jī)發(fā)光二極管OLED的陰極的電位小于其陽(yáng)極的電位，有機(jī)發(fā)光二極管OLED導(dǎo)通，當(dāng)流經(jīng)有機(jī)發(fā)光二極管OLED的電流穩(wěn)定時(shí)，其陽(yáng)極和陰極之間存在一個(gè)固定的電壓差Vmd，也就是陽(yáng)極和存儲(chǔ)電容Cs第二端C2之間的電壓差。該固定的壓差V_D的值由有機(jī)發(fā)光二極管OLED的器件尺寸、電阻等決定。
[0061]此時(shí)，存儲(chǔ)電容Cs第二端C2的電壓Vc2為VDD - Voled,也就是說相比于第一時(shí)間，存儲(chǔ)電容Cs第二端C2的電壓減小值Λ V為:
[0062]AV=Vl - (VDD-Voled)
[0063]由于存儲(chǔ)電容Cs的第一端Cl還處于浮空，因此,存儲(chǔ)電容Cs的第一端Cl的電壓也會(huì)下降Λ V，則此時(shí)存儲(chǔ)電容Cs的第一端Cl的電壓為:
[0064]Vci=Vnata -1 Vth 1- Δ V=Vnata -1 Vth | - V1+VDD - Voled
[0065]此時(shí)，驅(qū)動(dòng)晶體管Td的柵源極電壓差Vgs為:
[0066]Vgs=Vc2 - Vci= (VDD - Voled) - (VData - | Vth | - Vl+VDD - Voled)
[0067]=Vl -VData+|Vth
[0068]根據(jù)晶體管工作在飽和區(qū)的電流特性的公式可以計(jì)算出當(dāng)流經(jīng)有機(jī)發(fā)光二極管OLED的電流穩(wěn)定時(shí)，其電流Imd的值:
[0069]1led=K (Vgs -1 Vth |)2
[0070]其中，K為結(jié)構(gòu)參數(shù)，Vth為晶體管的閾值電壓，當(dāng)在一個(gè)確定的晶體管中，K及Vth的值為是確定數(shù)值；Vgs為驅(qū)動(dòng)晶體管Td的柵源極電壓差，在本發(fā)明的OLED像素電路下Vgs 等于 Vl - Vllata+1 Vth I，則流經(jīng)有機(jī)發(fā)光二極管 OLED 的電流 1led 為:1led=K (V1- VData)2
[0071]由此可見，在實(shí)施例二中的像素電路中，驅(qū)動(dòng)有機(jī)發(fā)光二極管OLED發(fā)光的電流10LED不但與高電平信號(hào)VDD無關(guān)，還與驅(qū)動(dòng)晶體管Td的閾值電壓Vth無關(guān)，即實(shí)施例二的像素電路消除了高電平信號(hào)VDD和閾值電壓Vth對(duì)有機(jī)發(fā)光二極管OLED發(fā)光的電流I_D的影響，進(jìn)一步提高了顯示均勻度。
[0072]進(jìn)一步地，本發(fā)明實(shí)施例二提供的OLED像素電路，如圖5所示，在數(shù)據(jù)信號(hào)加載階段之前還包括復(fù)位階段。
[0073]在復(fù)位階段，第一開關(guān)模塊22斷開，第二開關(guān)模塊23導(dǎo)通，所述信號(hào)加載模塊21在將第一電壓信號(hào)Vl通過自身的第六端216傳輸?shù)酱鎯?chǔ)電容Cs的第二端C2，并將自身的第七端217接收到的信號(hào)通過自身的第八端218傳輸?shù)酱鎯?chǔ)電容Cs的第一端Cl。
[0074]圖5所示的OLED像素電路，在復(fù)位階段，由于第二開關(guān)模塊23導(dǎo)通，因此，低電平信號(hào)VEE會(huì)通過第二開關(guān)模塊23傳輸?shù)叫盘?hào)加載模塊21的第七端217，由于在復(fù)位階段，信號(hào)加載模塊21會(huì)將自身的第七端217接收到的信號(hào)通過自身的第八端218傳輸?shù)酱鎯?chǔ)電容Cs的第一端Cl，因此，在復(fù)位階段結(jié)束時(shí)，存儲(chǔ)電容Cs的第一端Cl的電壓為VEE。
[0075]也就是說，在數(shù)據(jù)信號(hào)加載階段之前，也就是在將當(dāng)前幀圖像數(shù)據(jù)信號(hào)Date傳輸?shù)酱鎯?chǔ)電容Cs的第一端Cl之前，該OLED像素電路會(huì)將存儲(chǔ)電容Cs的兩端的電壓復(fù)位，以免該像素電路在顯示前一幀圖像數(shù)據(jù)信號(hào)時(shí)，殘留在存儲(chǔ)電容Cs上的信號(hào)對(duì)當(dāng)前幀圖像數(shù)據(jù)信號(hào)的顯示造成影響。
[0076]在顯示階段，第一開關(guān)模塊22導(dǎo)通，驅(qū)動(dòng)晶體管Td將在其柵極電壓的控制下導(dǎo)通，所以該柵極電壓的電壓值需要穩(wěn)定的保持在柵極處，為了使VI和vData-1Vth的值穩(wěn)定地保存在存儲(chǔ)電容Cs兩端，以保證在顯示階段能準(zhǔn)確的顯示不會(huì)有電壓值的偏差，因此，較佳地，本發(fā)明實(shí)施例二提供的OLED像素電路，在數(shù)據(jù)信號(hào)加載階段和顯示階段之間還包括數(shù)據(jù)信號(hào)保持階段。
[0077]在數(shù)據(jù)信號(hào)保持階段，所述信號(hào)加載模塊21不再將當(dāng)前幀圖像數(shù)據(jù)信號(hào)Data傳輸?shù)酱鎯?chǔ)電容Cs的第一端Cl，并不再將第一電壓信號(hào)Vl傳輸?shù)酱鎯?chǔ)電容的第二端C2 ;所述第一開關(guān)模塊22斷開，所述第二開關(guān)模塊23導(dǎo)通，因此Vl和VData- |Vth的值穩(wěn)定地保存在存儲(chǔ)電容Cs兩端，顯示面板中的同一行的有機(jī)發(fā)光二極管OLED像素電路開始顯示的時(shí)刻相同，可以提高顯示效果的均一性。
[0078]請(qǐng)參考圖6，為本發(fā)明實(shí)施例三提供的像素電路，如圖6所示，本發(fā)明實(shí)施例提供的OLED像素電路中的信號(hào)加載模塊包括信號(hào)加載單元21、有機(jī)發(fā)光二極管0LED、驅(qū)動(dòng)晶體管Td、存儲(chǔ)電容Cs、第一開關(guān)模塊22和第二開關(guān)模塊23。
[0079]其中，信號(hào)加載模塊21的第一端211接收當(dāng)前幀圖像數(shù)據(jù)信號(hào)Data，第二端212接收第一掃描信號(hào)Scanl，第三端213通過驅(qū)動(dòng)晶體管Td的源極分別連接驅(qū)動(dòng)晶體管Td的柵極和存儲(chǔ)電容Cs的第一端Cl,第四端214接收第二掃描信號(hào)Scan2,第五端215接收第一電壓信號(hào)VI，第六端216分別連接存儲(chǔ)電容Cs的第二端C2、有機(jī)發(fā)光二極管OLED的陰極和第一開關(guān)模塊22的第一端221，第七端217連接驅(qū)動(dòng)晶體管Td的漏極，第八端218連接驅(qū)動(dòng)晶體管Td的柵極。
[0080]OLED的陽(yáng)極接收高電平信號(hào)VDD,其陰極連接第一開關(guān)模塊22的第一端221,第一開關(guān)模塊22的第二端222連接驅(qū)動(dòng)晶體管Td的源極，第二開關(guān)模塊23的第一端231連接驅(qū)動(dòng)晶體管Td的漏極，第二開關(guān)模塊23的第二端232接收低電平信號(hào)VEE。所述高電平信號(hào)VDD的電壓低于第一電壓信號(hào)Vl的電壓。
[0081]具體地，所述信號(hào)加載模塊21包括第一薄膜晶體管Tsl、第二薄膜晶體管Ts2和第三薄膜晶體管Ts3。薄膜晶體管Tsl的源極為信號(hào)加載模塊21的第一端211，接受當(dāng)前幀圖像數(shù)據(jù)信號(hào)Data ;其柵極為信號(hào)加載模塊21的第二端212，接受第一掃描信號(hào)Scanl ;其漏極為信號(hào)加載模塊21的第三端213，分別連接驅(qū)動(dòng)晶體管Td的柵極和存儲(chǔ)電容Cs的第一端Cl。所述薄膜晶體管Ts2柵極作為信號(hào)加載模塊21的第四端214，接收第二掃描信號(hào)Scan2 ;其源極為信號(hào)加載模塊21的第五端215,接收第一電壓信號(hào)Vl ;其漏極為信號(hào)加載模塊21的第六端216，分別連接存儲(chǔ)電容Cs的第二端C2、有機(jī)發(fā)光二極管OLED的陰極和第一開關(guān)模塊22的第一端221。所述薄膜晶體管Ts3的柵極和薄膜晶體管Ts2柵極一起作為信號(hào)加載模塊21的第四端214，接收第二掃描信號(hào)Scan2 ;其源極為信號(hào)加載模塊21的第七端217，連接驅(qū)動(dòng)晶體管Td的漏極；其漏極為信號(hào)加載模塊21的第八端218，連接驅(qū)動(dòng)晶體管Td的柵極。
[0082]所述第一開關(guān)模塊22為第四薄膜晶體管Ts4，其源極為第一開關(guān)模塊22的第一端221，和有機(jī)發(fā)光二極管OLED的陰極連接；其漏極為第一開關(guān)模塊22的第二端222，和驅(qū)動(dòng)晶體管Td的源極連接；其柵極接收第三掃描信號(hào)Scan3，所述第三掃描信號(hào)Scan3控制第一開關(guān)模塊22也就是第四薄膜晶體管Ts4的斷開和導(dǎo)通。
[0083]所述第二開關(guān)模塊23為第五薄膜晶體管Ts5，其源極為第二開關(guān)模塊23的第一端231，連接驅(qū)動(dòng)晶體管Td的漏極；其漏極為第二開關(guān)模塊23的第二端223，接收低電平信號(hào)VEE ;其柵極接收第四掃描信號(hào)Scan4，所述第四掃描信號(hào)Scan4控制第二開關(guān)模塊23也就是第五薄膜晶體管Ts5的斷開和導(dǎo)通。
[0084]所述實(shí)施例三提供的像素電路的驅(qū)動(dòng)包括四個(gè)階段，依次為:復(fù)位階段tl、數(shù)據(jù)信號(hào)加載階段t2、數(shù)據(jù)信號(hào)保持階段t3、顯示階段t4。請(qǐng)參考圖7，為圖6所示的像素電路的驅(qū)動(dòng)時(shí)序圖。[0085]圖7a為在復(fù)位階段tl時(shí)實(shí)施例三提供的像素電路的工作示意圖。請(qǐng)結(jié)合圖7和圖7a,在復(fù)位階段tl,第一掃描信號(hào)Scanl為高電平,第一薄膜晶體管Tsl斷開；第二掃描信號(hào)Scan2為低電平，第二薄膜晶體管Ts2和第三薄膜晶體管Ts3均導(dǎo)通；第三掃描信號(hào)Scan3為高電平，第四薄膜晶體管Ts4斷開；第四掃描信號(hào)Scan4為低電平，第五薄膜晶體管Ts5導(dǎo)通。
[0086]第二薄膜晶體管Ts2將第一電壓信號(hào)Vl傳輸?shù)酱鎯?chǔ)電容Cs的第二端C2,第五薄膜晶體管Ts5和第三薄膜晶體管Ts3將低電平信號(hào)VEE傳輸至存儲(chǔ)電容Cs的第一端Cl，驅(qū)動(dòng)晶體管Td的漏極的信號(hào)也為低電平信號(hào)VEE，從而消除前一幀圖像數(shù)據(jù)信號(hào)顯示時(shí)殘留在驅(qū)動(dòng)晶體管Td的漏極上的信號(hào)，避免當(dāng)前幀圖像數(shù)據(jù)信號(hào)的顯示受到前一幀圖像數(shù)據(jù)信號(hào)的影響。
[0087]請(qǐng)接著參考圖7b，圖7b為數(shù)據(jù)信號(hào)加載階段t2時(shí)實(shí)施例三提供的像素電路的工作示意圖。在數(shù)據(jù)信號(hào)加載階段t2，第一掃描信號(hào)Scanl為低電平，第一薄膜晶體管Tsl導(dǎo)通；第二掃描信號(hào)Scan2為低電平，第二薄膜晶體管Ts2和第三薄膜晶體管Ts3均導(dǎo)通；第三掃描信號(hào)Scan3為高電平,第四薄膜晶體管Ts4斷開；第四掃描信號(hào)Scan4為高電平,第五薄膜晶體管Ts5斷開。
[0088]第一電壓信號(hào)Vl通過第二薄膜晶體管Ts2傳輸至傳輸?shù)酱鎯?chǔ)電容Cs的第二端C2。在圖7b中可以看出，驅(qū)動(dòng)晶體管Td的柵極連接至第三薄膜晶體管Ts3的源極，驅(qū)動(dòng)晶體管Td的漏極連接至第三薄膜晶體管Ts3的漏極，在數(shù)據(jù)信號(hào)加載階段t2時(shí)，第二掃描信號(hào)Scan2控制第三薄膜晶體管Ts3導(dǎo)通，也就是說此時(shí)驅(qū)動(dòng)晶體管Td的柵極和漏極通過第三薄膜晶體管Ts3連接在一起。
[0089]在數(shù)據(jù)信號(hào)加載階段t2中，當(dāng)前幀圖像數(shù)據(jù)信號(hào)Data通過第一薄膜晶體管Tsl傳輸?shù)津?qū)動(dòng)晶體管Td的源極，所述當(dāng)前幀圖像數(shù)據(jù)信號(hào)Data通過驅(qū)動(dòng)晶體管Td和第三薄膜晶體管Ts3逐漸向驅(qū)動(dòng)晶體管Td的柵極傳輸，當(dāng)驅(qū)動(dòng)晶體管Td的柵極和其源極的電壓相差一個(gè)閾值Vth時(shí)，驅(qū)動(dòng)晶體管Td截止。也就是說在數(shù)據(jù)信號(hào)加載階段t2結(jié)束時(shí)，驅(qū)動(dòng)晶體管Td的柵極電壓為Vllata -1 Vth I，也是存儲(chǔ)電容Cs的第一端Cl的電壓，數(shù)據(jù)信號(hào)加載階段t2完成了當(dāng)前幀圖像數(shù)據(jù)信號(hào)Data的加載工作。
[0090]請(qǐng)接著參考圖7c，圖7c為數(shù)據(jù)信號(hào)保持階段t3時(shí)實(shí)施例三提供的像素電路的工作示意圖。在數(shù)據(jù)信號(hào)保持階段t3，第一掃描信號(hào)Scanl為低電平，第一薄膜晶體管Tsl導(dǎo)通；第二掃描信號(hào)Scan2為高電平，第二薄膜晶體管Ts2和第三薄膜晶體管Ts3均斷開；第三掃描信號(hào)Scan3為高電平,第四薄膜晶體管Ts4斷開；第四掃描信號(hào)Scan4為低電平,第五薄膜晶體管Ts5導(dǎo)通。
[0091]請(qǐng)參考圖7，在顯示階段t4，第三掃描信號(hào)Scan3為低電平控制第四薄膜晶體管Ts4導(dǎo)通，驅(qū)動(dòng)晶體管Td將在其柵極電壓的控制下導(dǎo)通，所以該柵極電壓的電壓值需要穩(wěn)定的保持在柵極處，在數(shù)據(jù)信號(hào)保持階段t3將第二掃描信號(hào)Scan2設(shè)置為高電平，是為了通過第二掃描信號(hào)Scan2控制第三薄膜晶體管Ts3斷開，使存儲(chǔ)電容Cs兩端的電壓值穩(wěn)定地保存在存儲(chǔ)電容Cs兩端，即Vl和VData- |Vth的電壓值，以保證在顯示階段t4能準(zhǔn)確的顯示，不會(huì)有電壓值的偏差。
[0092]請(qǐng)參考圖7d，為顯示階段t4時(shí)實(shí)施例三提供的像素電路的工作示意圖。在顯示階段t4,第一掃描信號(hào)Scanl為高電平,第一薄膜晶體管Tsl斷開；第二掃描信號(hào)Scan2為高電平，第二薄膜晶體管Ts2和第三薄膜晶體管Ts3均斷開；第三掃描信號(hào)Scan3為低電平，第四薄膜晶體管Ts4導(dǎo)通；第四掃描信號(hào)Scan4為低電平，第五薄膜晶體管Ts5導(dǎo)通。
[0093]在顯示階段t4開始時(shí)，存儲(chǔ)電容Cs的第二端C2的電壓仍為VI，因?yàn)榈谝浑妷盒盘?hào)Vl的電壓高于高電平信號(hào)VDD的電壓，即有機(jī)發(fā)光二極管OLED陰極的電壓高于其陽(yáng)極的電壓，因此，即使此時(shí)第四薄膜晶體管Ts4和第五薄膜晶體管Ts5已經(jīng)導(dǎo)通，但有機(jī)發(fā)光二極管OLED依然截止。
[0094]但是，由于在顯示階段中，存儲(chǔ)電容Cs的第一端Cl的電壓為Vllata-1 Vth |，又因?yàn)榈谒谋∧ぞw管Ts4和第五薄膜晶體管Ts5導(dǎo)通，所有從第四薄膜晶體管Ts4的第一端221到低電平信號(hào)VEE的輸入端之間形成通路，存儲(chǔ)電容Cs的第二端C2的電壓Vl又高于低電平信號(hào)VEE的電壓，則在該通路之間產(chǎn)生電流。
[0095]在電流通過上述通路的同時(shí)，存儲(chǔ)電容Cs的第二端C2的電位不斷的降低，當(dāng)存儲(chǔ)電容Cs的第二端C2的電壓降至小于高電平信號(hào)VDD的電壓時(shí)，也就是有機(jī)發(fā)光二極管OLED的陰極的電位小于其陽(yáng)極的電位，有機(jī)發(fā)光二極管OLED導(dǎo)通，當(dāng)流經(jīng)有機(jī)發(fā)光二極管OLED的電流穩(wěn)定時(shí)，其陽(yáng)極和陰極之間存在一個(gè)固定的電壓差Vmd，也就是陽(yáng)極和存儲(chǔ)電容Cs第二端C2之間的電壓差。該固定的壓差V_D的值由有機(jī)發(fā)光二極管OLED的器件尺寸、電阻等決定。
[0096]此時(shí)，存儲(chǔ)電容Cs第二端C2的電壓Vc2為VDD - Voled,也就是說相比于第一時(shí)間，存儲(chǔ)電容Cs第二端C2的電壓減小值Λ V為:
[0097]AV=Vl - (VDD-Voled)
[0098]由于存儲(chǔ)電容Cs的第一端Cl還處于浮空，因此,存儲(chǔ)電容Cs的第一端Cl的電壓也會(huì)下降Λ V，則此時(shí)存儲(chǔ)電容Cs的第一端Cl的電壓為:
[0099]Vci=Vnata -1 Vth 1- Δ V=Vnata -1 Vth | - Vl+VDD - Voled 公式 6
[0100]此時(shí)，驅(qū)動(dòng)晶體管Td的柵源極電壓差Vgs為:
[0101 ] Vgs=Vc2 - Vci= (VDD - Voled) - (VData - | Vth | - Vl+VDD - Voled)
[0102]=Vl - VData+|Vth
[0103]根據(jù)晶體管工作在飽和區(qū)的電流特性的公式可以計(jì)算出當(dāng)流經(jīng)有機(jī)發(fā)光二極管OLED的電流穩(wěn)定時(shí)，其電流Imd的值:
[0104]1led=K(Vgs - Vth|)2
[0105]其中，K為結(jié)構(gòu)參數(shù)，Vth為晶體管的閾值電壓，當(dāng)在一個(gè)確定的晶體管中，K及Vth的值為是確定數(shù)值；Vgs為驅(qū)動(dòng)晶體管Td的柵源極電壓差，在本發(fā)明的OLED像素電路下Vgs 等于 Vl - Vllata+1 Vth I，則流經(jīng)有機(jī)發(fā)光二極管 OLED 的電流 1led 為:1led=K (V1- VData)2
[0106]由此可見，在實(shí)施例二中的像素電路中，驅(qū)動(dòng)有機(jī)發(fā)光二極管OLED發(fā)光的電流10LED不但與高電平信號(hào)VDD無關(guān)，還與驅(qū)動(dòng)晶體管Td的閾值電壓Vth無關(guān)，即實(shí)施例二的像素電路消除了高電平信號(hào)VDD和閾值電壓Vth對(duì)有機(jī)發(fā)光二極管OLED發(fā)光的電流I_D的影響，提高了顯示均勻度。
[0107]在實(shí)施例三中，所述第一薄膜晶體管Tsl、第二薄膜晶體管Ts2、第三薄膜晶體管Ts3、第四薄膜晶體管Ts4、第五薄膜晶體管Ts5和驅(qū)動(dòng)晶體管Td都為P型晶體管，在其他實(shí)施方式中，以上所述薄膜晶體管還可以為η型晶體管，或者部分薄膜晶體管為η型晶體管，部分薄膜晶體管為P型晶體管，只要驅(qū)動(dòng)時(shí)序控制各個(gè)薄膜晶體管在復(fù)位階段tl、數(shù)據(jù)信號(hào)加載階段t2、數(shù)據(jù)信號(hào)保持階段t3、顯示階段t4中如上所述地導(dǎo)通或者斷開都可以達(dá)到提高了顯示均勻度的技術(shù)效果。
[0108]請(qǐng)參考圖8和圖9,圖8為本發(fā)明實(shí)施例四提供的像素電路，圖9為圖8所不的像素電路的驅(qū)動(dòng)時(shí)序圖。和實(shí)施例三不同在于:第五薄膜晶體管Ts5為P型晶體管，并且第五薄膜晶體管Ts5和第一薄膜晶體管Tsl共用第一掃描信號(hào)Scanl。
[0109]在圖7中可以看到，第一掃描信號(hào)Scanl和第四掃描信號(hào)Scan4為反向的，即當(dāng)?shù)谝粧呙栊盘?hào)Scanl為高電平時(shí),第四掃描信號(hào)Scan4為低電平，當(dāng)?shù)谝粧呙栊盘?hào)Scanl為低電平時(shí)，第四掃描信號(hào)Scan4為高電平。因此，在實(shí)施例四中優(yōu)選地將第五薄膜晶體管Ts5設(shè)置為P型晶體管，將第一薄膜晶體管Tsl設(shè)置為η型型晶體管，第五薄膜晶體管Ts5和第一薄膜晶體管Tsl就可以共用同一第一掃描信號(hào)Scanl,省去像素電路的一路輸入信號(hào)。
[0110]實(shí)施例三的其他部分結(jié)合實(shí)施例三相同，工作分為復(fù)位階段tl、數(shù)據(jù)信號(hào)加載階段t2、數(shù)據(jù)信號(hào)保持階段t3、顯示階段t4，可以消除了高電平信號(hào)VDD和閾值電壓Vth對(duì)有機(jī)發(fā)光二極管OLED發(fā)光的電流IOLED的影響，提高了顯示均勻度。
[0111]當(dāng)然，在其他實(shí)施方式中，還可以設(shè)置第五薄膜晶體管Ts5設(shè)置為η型晶體管，將第一薄膜晶體管Tsl設(shè)置為P型型晶體管，第五薄膜晶體管Ts5和第一薄膜晶體管Tsl共用第四掃描信號(hào)Scan4，也可以達(dá)到同樣的技術(shù)效果。
[0112]本發(fā)明實(shí)施例提供的一種OLED顯示面板,所述OLED顯示面板包括如上所述的像素電路，用來驅(qū)動(dòng)顯示面板的顯示。本發(fā)明提供的OLED顯示面板顯示效果均一，可應(yīng)用于各種顯示終端，如手機(jī)、電腦顯示器等。
[0113]本發(fā)明提供的OLED像素電路、顯示面板和顯示裝置，在數(shù)據(jù)信號(hào)加載階段，將接收的數(shù)據(jù)信號(hào)傳輸?shù)酱鎯?chǔ)電容的第一端，由于第一電壓信號(hào)的電壓高于高電平信號(hào)的電壓，因此，該OLED截止，像素電路能夠在數(shù)據(jù)信號(hào)加載階段，將第一電壓信號(hào)傳輸?shù)酱鎯?chǔ)電容的第二端，而在顯示階段，第一開關(guān)模塊和第二開關(guān)模塊均導(dǎo)通，圖像數(shù)據(jù)信號(hào)不再傳輸?shù)酱鎯?chǔ)電容的第一端，該端浮空，第一電壓信號(hào)也不再傳輸?shù)酱鎯?chǔ)電容的第二端，該端也浮空，由于存儲(chǔ)電容上漏電流的存在，因此存儲(chǔ)電容的兩端的電壓在不斷減小，當(dāng)存儲(chǔ)電容的第二端的電壓由第一電壓信號(hào)的電壓減小至能夠使得OLED導(dǎo)通時(shí)，存儲(chǔ)電容的第二端的電壓由第一電壓信號(hào)變?yōu)楦唠娖叫盘?hào)，存儲(chǔ)電容的第一端的電壓的減小值與存儲(chǔ)電容的第二端的電壓的減小值相等，因此，在OLED導(dǎo)通后，由于驅(qū)動(dòng)晶體管的柵極電壓與源極電壓中都會(huì)出現(xiàn)高電平信號(hào)，而此時(shí)，存儲(chǔ)電容上存儲(chǔ)的信號(hào)使得驅(qū)動(dòng)晶體管工作在飽和區(qū)，以驅(qū)動(dòng)該OELD發(fā)光，由于驅(qū)動(dòng)晶體管工作在飽和區(qū)時(shí)的漏極電流正比于驅(qū)動(dòng)晶體管的柵源極的電壓差的平方，因此，高電平信號(hào)會(huì)被抵消掉，不會(huì)影響到該漏極電流，從而避免了現(xiàn)有的OLED像素電路，由于將背板電源VDD引到各排像素處的電源線上一直有電流流過，且該電源線上存在電阻，導(dǎo)致的該電源線在不同排像素處的電壓不同，解決了不同像素接收到相同的數(shù)據(jù)信號(hào)時(shí)，驅(qū)動(dòng)像素的電流不同的問題，提高了顯示均勻度。
[0114]本領(lǐng)域技術(shù)人員可以理解附圖只是一個(gè)優(yōu)選實(shí)施例的示意圖，附圖中的模塊或流程并不一定是實(shí)施本發(fā)明所必須的。
[0115]本領(lǐng)域技術(shù)人員可以理解實(shí)施例中的裝置中的模塊可以按照實(shí)施例描述進(jìn)行分布于實(shí)施例的裝置中，也可以進(jìn)行相應(yīng)變化位于不同于本實(shí)施例的一個(gè)或多個(gè)裝置中。上述實(shí)施例的模塊可以合并為一個(gè)模塊，也可以進(jìn)一步拆分成多個(gè)子模塊。[0116]上述本發(fā)明實(shí)施例序號(hào)僅僅為了描述，不代表實(shí)施例的優(yōu)劣。
[0117]顯然，本領(lǐng)域的技術(shù)人員可以對(duì)本發(fā)明進(jìn)行各種改動(dòng)和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動(dòng)和變型在內(nèi)。
【權(quán)利要求】
1.一種有機(jī)發(fā)光二極管像素電路，其特征在于，包括信號(hào)加載模塊、有機(jī)發(fā)光二極管、驅(qū)動(dòng)晶體管、存儲(chǔ)電容、第一開關(guān)模塊和第二開關(guān)模塊； 所述信號(hào)加載模塊的第一端連接當(dāng)前幀圖像數(shù)據(jù)信號(hào)，所述信號(hào)加載模塊的第二端連接第一掃描信號(hào)，所述信號(hào)加載模塊的第三端分別連接所述驅(qū)動(dòng)晶體管的柵極和所述存儲(chǔ)電容的第一端，所述信號(hào)加載模塊的第四端連接第二掃描信號(hào)，所述信號(hào)加載模塊的第五端連接第一電壓信號(hào)，所述信號(hào)加載模塊的第六端分別連接所述存儲(chǔ)電容的第二端、所述有機(jī)發(fā)光二極管的陰極和所述第一開關(guān)模塊的第一端； 所述有機(jī)發(fā)光二極管的陽(yáng)極接收高電平信號(hào)，所述第一開關(guān)模塊的第二端連接所述驅(qū)動(dòng)晶體管的源極，所述第二開關(guān)模塊的第一端連接所述驅(qū)動(dòng)晶體管的漏極，所述第二開關(guān)模塊的第二端連接低電平信號(hào)，其中，第一電壓信號(hào)的電壓高于高電平信號(hào)的電壓。
2.如權(quán)利要求1所述的像素電路，其特征在于，所述像素電路的工作包括數(shù)據(jù)信號(hào)加載階段和顯示階段； 在數(shù)據(jù)信號(hào)加載階段，所述信號(hào)加載模塊將當(dāng)前幀圖像數(shù)據(jù)信號(hào)通過自身的第三端傳輸?shù)酱鎯?chǔ)電容的第一端，并將第一電壓信號(hào)通過自身的第六端傳輸?shù)酱鎯?chǔ)電容的第二端，所述第一開關(guān)模塊和第二開關(guān)模塊均斷開； 在顯示階段，所述信號(hào)加載模塊不再將當(dāng)前幀圖像數(shù)據(jù)信號(hào)傳輸?shù)酱鎯?chǔ)電容的一端，并不再將第一電壓信號(hào)傳輸?shù)酱鎯?chǔ)電容的另一端，所述第一開關(guān)模塊和第二開關(guān)模塊均導(dǎo)通，所述驅(qū)動(dòng)晶體管在存儲(chǔ)電容存儲(chǔ)的信號(hào)的作用下，驅(qū)動(dòng)所述有機(jī)發(fā)光二極管發(fā)光。
3.如權(quán)利要求2所述的像素電路，其特征在于，所述信號(hào)加載模塊的第三端通過所述驅(qū)動(dòng)晶體管的源極分別連接所述驅(qū)動(dòng)晶體管的柵極和所述存儲(chǔ)電容的第一端； 所述信號(hào)加載模塊還包括第七端和第八端，其中，所述信號(hào)加載模塊的第七端連接所述驅(qū)動(dòng)晶體管的漏極，所述信號(hào)加載模塊的第八端連接所述驅(qū)動(dòng)晶體管的柵極。
4.如權(quán)利要求3所述的像素電路，其特征在于，在數(shù)據(jù)信號(hào)加載階段，所述信號(hào)加載?！缞A還將所述驅(qū)動(dòng)晶體管的柵極與所述驅(qū)動(dòng)晶體管的漏極接通，使得當(dāng)前幀圖像數(shù)據(jù)信號(hào)通過自身的第三端傳輸?shù)酱鎯?chǔ)電容的第一端，并在顯示階段將所述驅(qū)動(dòng)晶體管的柵極與所述驅(qū)動(dòng)晶體管的漏極斷開。
5.如權(quán)利要求3所述的像素電路，其特征在于，在數(shù)據(jù)信號(hào)加載階段之前還包括復(fù)位階段； 在所述復(fù)位階段，所述第一開關(guān)模塊斷開，所述第二開關(guān)模塊導(dǎo)通，所述信號(hào)加載模塊將第一電壓信號(hào)通過自身的第六端傳輸?shù)酱鎯?chǔ)電容的第二端，并將自身的第七端接收到的信號(hào)通過自身的第八端傳輸?shù)酱鎯?chǔ)電容的第一端。
6.如權(quán)利要求2所述的像素電路，其特征在于，在數(shù)據(jù)信號(hào)加載階段和顯示階段之間還包括數(shù)據(jù)信號(hào)保持階段； 在所述數(shù)據(jù)信號(hào)保持階段，所述信號(hào)加載模塊不再將當(dāng)前幀圖像數(shù)據(jù)信號(hào)傳輸?shù)酱鎯?chǔ)電容的第一端，并不再將第一電壓信號(hào)傳輸?shù)酱鎯?chǔ)電容的第二端，所述第一開關(guān)模塊斷開，所述第二開關(guān)模塊導(dǎo)通。
7.如權(quán)利要求3所述的像素電路，其特征在于，所述信號(hào)加載模塊包括: 第一薄膜晶體管、第二薄膜晶體管和第三薄膜晶體管； 所述第一薄膜晶體管的源極為信號(hào)加載模塊的第一端211，連接當(dāng)前幀圖像數(shù)據(jù)信號(hào)，其柵極為信號(hào)加載模塊的第二端，連接第一掃描信號(hào)，其漏極為信號(hào)加載模塊的第三端，分別連接驅(qū)動(dòng)晶體管的柵極和存儲(chǔ)電容的第一端Cl ； 所述第二薄膜晶體管柵極為信號(hào)加載模塊的第四端，連接第二掃描信號(hào)，其源極為信號(hào)加載模塊的第五端，接收第一電壓信號(hào)，其漏極為信號(hào)加載模塊的第六端，分別連接存儲(chǔ)電容的第二端； 所述第三薄膜晶體管的柵極和第二薄膜晶體管柵極一起作為信號(hào)加載模塊的第四端，連接接收第二掃描信號(hào)，其源極為信號(hào)加載模塊的第七端，連接驅(qū)動(dòng)晶體管的漏極，其漏極為信號(hào)加載模塊的第八端，連接驅(qū)動(dòng)晶體管的柵極。
8.如權(quán)利要求3所述的像素電路，其特征在于，所述第一開關(guān)模塊包括第四薄膜晶體管，所述第四薄膜晶體管的源極為所述第一開關(guān)模塊的第一端，所述第四薄膜晶體管的漏極為所述第一開關(guān)模塊的第二端，所述第四薄膜晶體管的柵極連接第三掃描信號(hào)。
9.如權(quán)利要求3所述的像素電路，其特征在于，所述第二開關(guān)模塊包括第五薄膜晶體管，所述第五薄膜晶體管的源極為所述第二開關(guān)模塊的第一端，所述第五薄膜晶體管的漏極為所述第二開關(guān)模塊的第二端，所述第五薄膜晶體管的柵極鏈接第四掃描信號(hào)。
10.一種顯示面板，其特征在于，包括如權(quán)利要求1-9任一項(xiàng)所述的有機(jī)發(fā)光二極管OLED像素電路。
11.一種顯示裝置，其特征在于，包括如權(quán)利要求10所述的顯示面板。
【文檔編號(hào)】H01L27/32GK103928494SQ201310747054
【公開日】2014年7月16日 申請(qǐng)日期:2013年12月30日 優(yōu)先權(quán)日:2013年12月30日
【發(fā)明者】胡小敘, 張麗, 何為 申請(qǐng)人:上海天馬有機(jī)發(fā)光顯示技術(shù)有限公司, 天馬微電子股份有限公司