集成結和接觸件的形成以形成晶體管的制作方法
【專利摘要】本發(fā)明公開了集成結和接觸件的形成以形成晶體管，其中，一種方法包括在半導體區(qū)域上方形成柵極堆疊件，在半導體區(qū)域上方沉積雜質層，在雜質層上方沉積金屬層。然后實施退火，其中，雜質層中的元素通過退火擴散進半導體區(qū)域的一部分內以形成源極/漏極區(qū)域，并且金屬層與半導體區(qū)域的該部分的表面層反應以在源極/漏極區(qū)域上方形成源極/漏極硅化物區(qū)域。
【專利說明】集成結和接觸件的形成以形成晶體管
【技術領域】
[0001] 本發(fā)明涉及集成結和接觸件的形成以形成晶體管。
【背景技術】
[0002] 晶體管的形成涉及多個工藝步驟，包括形成柵極電介質和柵電極，形成源極和漏 極區(qū)域，以及形成用于源極和漏極區(qū)域（也可能用于柵電極）的硅化物區(qū)域。每個以上列出 的部件的形成還可以涉及多個工藝步驟。另外，實施多種清洗工藝以去除不期望的物質，諸 如所形成部件的氧化物。這些工藝步驟導致集成電路制造成本的增加。另外，晶體管的形 式可以包括多個熱工藝，并且產生的熱預算較高。例如，在形成源極和漏極區(qū)域之后，實施 熱激活以激活源極和漏極區(qū)域中的雜質。硅化物區(qū)域的形成也需要一些熱預算。
【發(fā)明內容】
[0003] 根據(jù)本發(fā)明的一個方面，提供了一種方法，包括：在半導體區(qū)域上方形成柵極堆疊 件；在半導體區(qū)域上方沉積雜質層；在雜質層上方沉積金屬層；以及實施退火，其中，雜質 層中的元素通過退火擴散進半導體區(qū)域的一部分內以形成源極/漏極區(qū)域，并且金屬層與 半導體區(qū)域的一部分的表面層反應以在源極/漏極區(qū)域上方形成源極/漏極硅化物區(qū)域。
[0004] 優(yōu)選地，在退火的步驟之前，沒有額外的重摻雜源極/漏極區(qū)域形成在半導體區(qū) 域中。
[0005] 優(yōu)選地，該方法進一步包括：在沉積雜質層之前，在半導體區(qū)域的頂面上實施預清 洗以去除在半導體區(qū)域的頂面上形成的自然氧化物。
[0006] 優(yōu)選地，該方法進一步包括，在預清洗之前：在半導體襯底中形成淺溝槽隔離 (STI)區(qū)域；去除半導體襯底的頂部以形成凹槽，其中，頂部位于STI區(qū)域的相對部分之間； 以及在凹槽中實施外延以再生長半導體材料，從而形成半導體區(qū)域。
[0007] 優(yōu)選地，該方法進一步包括：使STI區(qū)域凹進，其中，半導體區(qū)域位于凹進的STI區(qū) 域之間的部分形成半導體鰭，并且柵極堆疊件形成在半導體鰭的頂面和側壁上。
[0008] 優(yōu)選地，沉積雜質層包括將工藝氣體引入腔室內，包含半導體區(qū)域的晶圓設置在 腔室中，并且在沉積雜質層的過程中，沒有等離子體產生。
[0009] 優(yōu)選地，沉積雜質層包括將工藝氣體引入腔室內，包含半導體區(qū)域的晶圓設置在 腔室中，并且在沉積雜質層的過程中，由工藝氣體產生等離子體。
[0010] 根據(jù)本發(fā)明的另一方面，提供了一種方法，包括：在生產工具中，將雜質層形成在 半導體晶圓的半導體區(qū)域上方，其中，晶圓包括位于半導體區(qū)域上方的柵極堆疊件；在生產 工具中，將金屬層沉積在雜質層上方并與雜質層接觸，其中，在從開始形成雜質層至完成沉 積金屬層的時間段內，生產工具保持真空；以及實施退火，其中，雜質層中的元素擴散進半 導體區(qū)域的一部分內以形成源極/漏極區(qū)域，并且金屬層與半導體區(qū)域的一部分的表面層 反應以在源極/漏極區(qū)域上方形成源極/漏極硅化物區(qū)域。
[0011] 優(yōu)選地，當實施退火時，沒有額外的保護層位于金屬層上方。
[0012] 優(yōu)選地，該方法進一步包括：在半導體襯底中形成淺溝槽隔離（STI)區(qū)域；去除半 導體襯底的頂部以形成凹槽，其中，頂部位于STI區(qū)域的相對部分之間；以及在凹槽中實施 外延以再生長半導體材料，從而形成半導體區(qū)域。
[0013] 優(yōu)選地，在生產工具外實施退火。
[0014] 優(yōu)選地，半導體區(qū)域包括III-V族半導體材料，其中，形成雜質層包括將選自基本 上由（NH4)2S和SiH4組成的組中的工藝氣體引入生產工具內。
[0015] 優(yōu)選地，該方法進一步包括：在半導體區(qū)域上方形成柵極堆疊件；在柵極堆疊件 上形成柵極間隔件；以及對半導體區(qū)域實施預清洗，其中，在從預清洗開始的第一時間點至 結束沉積金屬層的第二時間點之間的時間段內，不實施退火。
[0016] 優(yōu)選地，源極/漏極區(qū)域和柵極堆疊件包括在平面晶體管內。
[0017] 根據(jù)本發(fā)明的又一方面，提供了一種方法，包括：在半導體區(qū)域上方形成柵極堆疊 件；對半導體區(qū)域的表面實施預清洗；將雜質層沉積在半導體區(qū)域的表面上并與半導體區(qū) 域的表面物理接觸，其中，雜質層包括配置以將半導體區(qū)域轉變?yōu)镻型或者η型的雜質；將 金屬層沉積在雜質層上并與雜質層接觸；以及實施退火，其中，雜質層中的元素擴散進半導 體區(qū)域的一部分內以在半導體區(qū)域中形成源極/漏極區(qū)域，并且金屬層與半導體區(qū)域的一 部分的表面層反應以在源極/漏極區(qū)域上方形成源極/漏極硅化物區(qū)域，并且在退火過程 中，沒有額外的保護層形成在金屬層上方。
[0018] 優(yōu)選地，在退火之前，沒有額外的重摻雜的源極/漏極區(qū)域形成在半導體區(qū)域中。
[0019] 優(yōu)選地，該方法進一步包括：在預清洗之前，在半導體襯底中形成淺溝槽隔離 (STI)區(qū)域；去除半導體襯底的頂部以形成凹槽，其中，頂部位于STI區(qū)域的相對側壁之間； 以及在凹槽內實施外延以再生長半導體材料，從而形成半導體區(qū)域。
[0020] 優(yōu)選地，該方法進一步包括：使STI區(qū)域凹進，其中，半導體區(qū)域位于凹進的STI區(qū) 域之間的部分形成半導體鰭，并且柵極堆疊件形成在半導體鰭的頂面和側壁上。
[0021] 優(yōu)選地，沉積雜質層包括將工藝氣體引入腔室內，包含半導體區(qū)域的晶圓設置在 腔室中，并且在沉積雜質層的過程中，沒有等離子體產生。
[0022] 優(yōu)選地，沉積雜質層包括將工藝氣體引入腔室內，包含半導體區(qū)域的晶圓設置在 腔室中，并且在沉積雜質層的過程中，由工藝氣體產生等離子體。
【專利附圖】
【附圖說明】
[0023] 為了更全面地理解實施例及其優(yōu)勢，現(xiàn)將結合附圖所進行的以下描述作為參考， 其中：
[0024] 圖1至圖9是根據(jù)一些示例性實施例的晶體管制造的中間階段的截面圖；以及
[0025] 圖10示出了根據(jù)一些實施例的生產工具，生產工具用于形成根據(jù)實施例的晶體 管。
【具體實施方式】
[0026] 下面，詳細討論本發(fā)明各實施例的制造和使用。然而，應該理解，實施例提供了許 多可以在各種具體環(huán)境中實現(xiàn)的可應用的概念。所討論的具體實施例僅僅用于示出，而不 用于限制本發(fā)明的范圍。
[0027] 根據(jù)各個示例性實施例，本發(fā)明提供了一種晶體管及其成形方法。示出了形成晶 體管的中間階段。討論了實施例的變化。在文中的各個視圖和示例性實施例中，相同的參 考符號用于指示相同的元件。
[0028] 根據(jù)示例性實施例，圖1至圖9示出了在半導體鰭和鰭式場效應晶體管（FinFET) 形成的中間階段的截面圖。參見圖1，提供了作為半導體晶圓100-部分的襯底10。襯底 10可以是單晶硅襯底。可選地，襯底10由諸如碳化硅的其它材料形成。諸如淺溝槽隔離 (STI)區(qū)域14的隔離區(qū)域形成在襯底10中。因此，襯底10包括位于STI區(qū)域14之間的 區(qū)域IOA以及位于STI區(qū)域14下方的區(qū)域10B。STI區(qū)域14的形成工藝可以包括蝕刻襯 底10以形成凹槽(被STI區(qū)域14占據(jù))，用電介質材料填充凹槽，并且實施平坦化以去除多 余的電介質材料。電介質材料的剩余部分形成STI區(qū)域14。在一些實施例中，STI區(qū)域14 包括氧化硅。
[0029] 然后，如圖2所示，蝕刻位于STI區(qū)域14的相對側壁之間的襯底10的區(qū)域IOA以 形成溝槽16。在一些實施例中，暴露于溝槽16的襯底10的頂面10'基本上與STI區(qū)域14 的底面14A平齊。在可選實施例中，襯底部分IOA的頂面10'高于或低于STI區(qū)域14的底 面14A。蝕刻可以使用干蝕刻實施，蝕刻氣體選自0?4、(：12、即 3、5?6和它們的組合。在可選 實施例中，蝕刻可以使用濕蝕刻實施，例如使用四甲基氫氧化銨（TMAH)，氫氧化鉀（KOH)溶 液等作為蝕刻劑。在所得到的結構中，溝槽16可以具有小于約150nm的寬度W1。寬度Wl 也可以介于約IOnm和約IOOnm之間。然而，應該理解，整個說明書中列舉的數(shù)值只是實例， 且其可以改變?yōu)椴煌臄?shù)值。
[0030] 圖3示出了從暴露的頂面10'外延生長的半導體區(qū)域18。在一些實施例中，半導 體區(qū)域18包括III-V族化合物半導體材料，其可以是二元或三元的III-V族化合物半導體 材料。用于形成半導體區(qū)域18的示例性III-V族化合物半導體材料可以選自InAs、AlAs、 GaAs、InP、GaN、InGaAs、InAlAs、GaSb、AlSb、A1P、GaP和它們的組合。半導體區(qū)域 18 可以 是同質區(qū)域，整個半導體區(qū)域18由相同材料形成，材料可以選自以上列出的III-V族化合 物半導體材料。半導體區(qū)域18也可以是復合區(qū)域，其具有包括不同材料和/或具有不同組 成的多個堆疊的層。例如，和半導體區(qū)域18的下部相比，半導體區(qū)域18的上部與襯底10 可以具有較大的晶格失配度。例如，在可選實施例中，半導體區(qū)域18包括硅鍺，其可以具有 介于約15%和約60%之間的鍺百分比。鍺百分比也可以更高。在一些實施例中，半導體區(qū) 域18是基本上的純鍺區(qū)域，例如，鍺百分比高于約95%。在可選實施例中，半導體區(qū)域18包 括硅磷。
[0031] 可以繼續(xù)外延直到半導體區(qū)域18的頂面高于STI區(qū)域14的頂面14B。然后實施 平坦化。平坦化可以包括化學機械拋光（CMP)。繼續(xù)平坦化直到沒有半導體區(qū)域18剩下并 覆蓋STI區(qū)域14。然而，在平坦化之后保留STI區(qū)域14之間的半導體區(qū)域18的部分，其在 下文中稱為半導體帶18。在可選實施例中，當半導體區(qū)域18的頂面水平于或低于STI區(qū)域 14的頂面14B時，停止外延。在這些實施例中，可以跳過或者可以實施平坦化步驟。
[0032] 參見圖4,例如，通過蝕刻步驟，使STI區(qū)域14凹進。因此，半導體帶18的一部 分高于STI區(qū)域14的頂面14B。半導體帶18的這部分形成半導體鰭22,其可以用來形成 FinFET。
[0033] 如圖5A所示，形成柵極堆疊件34,柵極堆疊件34包括柵極電介質26,柵電極28 和硬掩模30。柵極電介質26可以由諸如氧化硅、氮化硅、氮氧化物、它們的多層和它們的組 合的電介質材料形成。柵極電介質26也可以包括高k電介質材料。示例性高k電介質材 料可以具有高于約4. 0或高于約7. 0的k值。柵電極28可以由多晶娃、金屬、金屬氮化物、 金屬硅化物等形成。柵極電介質26的底端可以與STI區(qū)域14的頂面接觸。
[0034] 圖5B示出了圖5A中的結構的截面圖，其中，通過包含圖5A中的線5B-5B的垂直 平面獲得該截面圖。如圖5B所示，柵極堆疊件34覆蓋半導體鰭22的中心部分，并暴露半 導體鰭22的相對端部。例如，通過注入在半導體鰭22中形成輕摻雜漏極/源極（LDD)區(qū) 域31。然后，柵極間隔件32形成在柵極堆疊件34的側壁上。LDD區(qū)域31的導電類型與得 到的FinFET的導電類型相同。
[0035] 在一些實施例中，如圖6所示，實施預清洗步驟(通過箭頭33表示）以清洗半導體 鰭22的表面。例如，自然氧化物(本征氧化物，nativeoxide) 36可以出現(xiàn)在半導體鰭22 的表面，其中由于半導體鰭22暴露在開放的空氣中，因此形成自然氧化物36。根據(jù)一些實 施例，通過例如使用氬氣作為濺射氣體的濺射去除自然氧化物36。在可選實施例中，通過使 用氫氣（H2)和氟化氫（HCl)的混合氣體作為蝕刻氣體的蝕刻去除自然氧化物36。在又一 可選實施例中，通過使用氯氣（Cl2)作為蝕刻氣體的蝕刻去除自然氧化物36。在一些實施 例中，在預清洗期間，在蝕刻氣體存在的情況下，對晶圓100實施高溫烘烤。烘烤溫度可以 介于約700°C和約900°C之間。例如，蝕刻氣體的壓力可以介于約10托至200托之間。例 如，預清洗可以持續(xù)介于約30秒至約4分鐘之間的一段時間。通過預清洗，去除自然氧化 物36。
[0036] 圖10示出了生產工具102的示意圖，其包括用于裝載和卸載圖6所示晶圓100的 裝載和卸載站104。生產工具102也包括用于實施隨后的工藝步驟的腔室108、110和112。 腔室106用于將晶圓100 (圖6)在腔室108U10和112之間轉移。配置生產工具102,使 得晶圓100在每個腔室108、110和112中被處理期間以及晶圓100在腔室106、108、110和 112之間轉移期間，生產工具102的內部保持真空，并且使得晶圓100不暴露在開放的空氣 中，直到晶圓100通過裝載/卸載站104轉移出生產工具102。晶圓100的示例性轉移順序 用箭頭114示出。根據(jù)一些實施例，在腔室108中實施預清洗。在預清洗之后，晶圓100通 過腔室106轉換至腔室110。
[0037] 參見圖7,雜質層38形成在半導體鰭22的暴露表面上。在圖10中，在腔室110中 實施雜質層38的形成。根據(jù)一些實施例，雜質層38包括雜質/元素，當將雜質/元素摻雜 到半導體鰭22內時，將使半導體鰭22成為p型或者η型。雜質層38的期望元素取決于半 導體鰭22的材料以及所得到晶體管期望的導電類型。例如，當半導體鰭22包括III-V族 化合物半導體時，雜質層38可以包括硫、硅等。當半導體鰭22包括硅、硅鍺、硅磷、碳化硅 等時，雜質層38可以包括磷和砷，以使得到的晶體管成為η型，并且雜質層38可以包括硼、 鋼等，以使得到的晶體管成為P型。例如，雜質層38可以具有介于約5nm和約40nm范圍內 的厚度T1。然而，應該理解，說明書中所列舉的數(shù)值僅僅是實例，并且可以改變成不同的數(shù) 值。例如，雜質層38可以是基本上純的層，其包括基本上純的雜質元素，并將可以使得到的 摻雜半導體鰭22成為p型或者η型，雜質元素具有高于90%的百分比。可選地，雜質層38 可以包括雜質元素和一些其它的元素，例如用于沉積雜質層38的載氣中的元素。
[0038] 根據(jù)一些實施例，在沉積雜質層38期間，將包含雜質層38所期望元素的工藝氣體 引入腔室110 (圖10)內，在腔室110中沉積雜質層38?？梢允褂脷庀嚯s質沉積系統(tǒng)實施 雜質層38的沉積。在一些實施例中，工藝氣體包括載氣和含有雜質的氣體，含有雜質的氣 體包含用來將半導體鰭22轉換成為p型或者η型的雜質。工藝氣體可以包括氫氣（H2)、氮 氣（N2)或諸如氦氣和/或氦氣的惰性氣體，。含有雜質的氣體可以包括（NH4)2S(其用于引 入硫)或SiH4 (其用于引入硅)。腔室110 (圖10)中的含有雜質的氣體可以具有高濃度，例 如具有高于約10托的局部壓力。含有雜質的氣體的流速也可以高于約lOsccm。在引入含 有雜質的氣體的過程中，晶圓100的溫度可以是室溫，例如介于約18°C和25°C的范圍內，或 者可以是較高的溫度，例如介于約25°C和約400°C之間。在一些實施例中，在雜質層38的 沉積過程中，并未從對應的含有雜質的氣體以及載氣中產生等離子體。在存在高濃度的含 有雜質的氣體的情況下，含有雜質的氣體中的雜質元素被晶圓100吸收并因此沉積。
[0039] 在可選實施例中，在等離子體沉積步驟中形成雜質層38,其中，從包括含有雜質的 氣體的工藝氣體中產生等離子體。因此，含有雜質的氣體中的雜質元素沉積在晶圓100上。
[0040] 然后，再如圖7所不，金屬層40形成在雜質層38上，并且金屬層40復蓋雜質層38。 可以在圖10的腔室112中實施金屬層40的形成。在晶圓100通過腔室106從腔室110轉 移到腔室112的過程中，生產工具102中可以保持真空。在一些實施例中，金屬層40包括 鎳、鈷、鈦、鉬等。金屬層40的厚度T2可以介于約5A和約300A之間，厚度T2也可以更 大或更小?？梢允褂弥T如原子層沉積（ALD)的共形沉積法實施金屬層40的形成?？蛇x地， 可以使用物理汽相沉積（PVD)。金屬層40可以覆蓋整個雜質層38。在一些實施例中，從結 束雜質層38的沉積到開始金屬層40的沉積的整個期間內，在晶圓100上不實施溫度高于 300°C的退火。此外，在從開始預清洗半導體鰭22到結束金屬層40的沉積的整個期間內， 不實施溫度高于約300°C的退火。因此，如圖7所示，在形成金屬層40之后，保留雜質層38 以覆蓋半導體鰭22,并且保留金屬層40以覆蓋雜質層38。在一些實施例中，在金屬層40 形成之后，基本上沒有雜質層38擴散到半導體鰭22內。
[0041] 然后，對晶圓100實施退火步驟。在實施退火的時，沒有額外的保護層(例如，任何 電介質保護層)形成在金屬層40上方。作為退火的結果，雜質層38的雜質元素擴散進半導 體鰭內以形成源極和漏極區(qū)域42。所得到的結構如圖8所示。根據(jù)一些實施例，在用于形 成源極和漏極區(qū)域42的退火之前，除可以形成LDD區(qū)域31外，不形成其他重摻雜(深)的源 極/漏極區(qū)域。
[0042] 此外，作為退火的結果，金屬層40與半導體鰭22反應以形成源極和漏極硅化物區(qū) 域44。根據(jù)一些實施例，使用例如熱浸（thermalsoaking)、峰值退火、快速退火、激光退火 等實施退火。退火時間可以介于約0.1ms至幾分鐘的范圍內。在退火期間，源極/漏極區(qū) 域42和硅化物區(qū)域44的溫度可以介于約300°C和1200°C范圍內。在退火之后，去除沒有 與半導體鰭22反應的金屬層40的額外部分。
[0043] 由于在退火之前金屬層40覆蓋雜質層38,因此可以在生產工具102 (圖10)外 卸載晶圓100以實施退火。在可選實施例中，在生產工具102中實施退火，例如在腔室112 中。作為退火的結果，源極/漏極區(qū)域42中的雜質也通過退火激活。實驗結果表面通過本 發(fā)明的實施例，使用二次離子質譜（SIMS)發(fā)現(xiàn)的激活雜質的濃度可以介于約lE18/cm3和約 lE19/cm3之間。通過SMS發(fā)現(xiàn)的濃度位于硅化物區(qū)域44和源極/漏極區(qū)域42之間的界 面區(qū)域處。雜質的實際濃度可以高于使用SIMS發(fā)現(xiàn)的濃度。
[0044] 圖9示出了層間電介質（ILD) 46和ILD46中的接觸塞48的形成，其中接觸塞48 電連接至源極/漏極硅化物區(qū)域44。也去除硬掩模30(圖8)。在一些實施例中，形成替代 柵極以替代圖8中的柵極電介質26和柵電極28。在可選實施例中，不使用替代柵極來替代 柵極電介質26和柵電極28 (圖8)。在形成替代柵極的實施例中，柵極電介質26和柵電極 28作為偽柵極。圖9示出了包括替代柵極的示例性結構。形成工藝可以包括形成層間電介 質（ILD)46,實施CMP以使ILD46的頂面與柵電極28的頂面30或者硬掩模30 (如果存在） 平齊，并去除圖8中的柵極電介質26和柵電極28。然后，可以形成柵極電介質層和柵電極 層以填充通過去除偽柵極留下的開口，接著，通過CMP去除柵極電介質層和柵電極層的多 余部分。剩余的替代柵極包括柵極電介質26'和柵電極28'。柵極電介質26'可以包括k 值大于約7. 0的高k電介質材料，例如，柵電極28'可以包括金屬或金屬合金。ILD46可以 由諸如磷硅酸鹽玻璃（PSG)、硼硅酸鹽玻璃（BSG)、摻雜硼的磷硅酸鹽玻璃（BPSG)等的電介 質材料形成。從而完成晶體管50 (其在實例性實施例中為FinFET)的形成。
[0045] 雖然本發(fā)明討論的實施例使用FinFET作為實例，但本發(fā)明的概念也適用于平面 晶體管的形成。除跳過STI區(qū)域14的開槽步驟外，工藝步驟與實例性實施例相似。
[0046] 本發(fā)明的實施例具有多個優(yōu)勢特征。當金屬層形成時，實施源極和漏極區(qū)域的激 活。因此，在源極和漏極區(qū)域激活退火的過程中，金屬層作為保護層防止形成源極和漏極區(qū) 域的雜質損失。此外，源極和漏極區(qū)域的硅化和激活共享相同的退火工藝，并且因此減少熱 預算。
[0047] 根據(jù)一些實施例，一種方法包括：在半導體區(qū)域上方形成柵極堆疊件；在半導體 區(qū)域上方沉積雜質層；以及在雜質層上方沉積金屬層。然后實施退火，其中，雜質層中的元 素通過退火擴散到半導體區(qū)域的一部分內以形成源極/漏極區(qū)域，并且金屬層與半導體區(qū) 域的該部分的表面層反應以形成源極/漏極區(qū)域上方的源極/漏極硅化物區(qū)域。
[0048] 根據(jù)其它的實施例，一種方法包括：在生產工具中，形成位于半導體晶圓的半導體 區(qū)域上方的雜質層，其中，晶圓包括半導體區(qū)域上方的柵極堆疊件。該方法進一步包括：在 生產工具中，將金屬層沉積在雜質層上并與雜質層接觸。在從開始形成雜質層至完成沉積 金屬層的時間段內，生產工具保持真空。然后實施退火，其中，雜質層中的元素擴散到半導 體區(qū)域的一部分內以形成源極/漏極區(qū)域，并且金屬層與半導體區(qū)域的該部分的表面層反 應以形成源極/漏極區(qū)域上方的源極/漏極硅化物區(qū)域。
[0049] 根據(jù)另外的實施例，一種方法包括：在半導體區(qū)域上方形成柵極堆疊件；對半導 體區(qū)域的表面實施預清洗；以及將雜質層沉積在半導體區(qū)域的表面上方并與半導體區(qū)域的 表面物理接觸。雜質層包括配置為將半導體區(qū)域轉變?yōu)镻型或者η型的雜質。然后，將金屬 層沉積在雜質層上方并與雜質層接觸。實施退火，其中，雜質層中的元素擴散進半導體區(qū)域 的一部分內，從而形成半導體區(qū)域內的源極/漏極區(qū)域，并且金屬層與半導體區(qū)域的該部 分的表面層反應以形成源極/漏極硅區(qū)域上方的源極/漏極硅化物區(qū)域。在退火過程中， 沒有額外的保護層形成在金屬層上方。
[0050] 盡管已經詳細地描述了實施例及其優(yōu)勢，但應該理解，可以在不背離所附權利要 求限定的實施例的精神和范圍的情況下，做各種不同的改變，替換和更改。而且，本申請的 范圍并不僅限于本說明書中描述的工藝、機器、制造、材料組分、手段、方法和步驟的特定實 施例。作為本領域普通技術人員應理解，根據(jù)本發(fā)明，現(xiàn)有的或今后開發(fā)的用于執(zhí)行與根據(jù) 本發(fā)明所采用的所述相應實施例基本相同的功能或獲得基本相同結果的工藝、機器、制造、 材料組分、手段、方法或步驟本發(fā)明可以被使用。相應的，附加的權利要求意指包括例如工 藝、機器、制造、材料組分、手段、方法或步驟的范圍。此外，每個權利要求構成一個獨立的實 施例，并且不同權利要求及實施例的組合均在本公開的范圍之內。
【權利要求】
1. 一種方法，包括： 在半導體區(qū)域上方形成柵極堆疊件； 在所述半導體區(qū)域上方沉積雜質層； 在所述雜質層上方沉積金屬層；W及 實施退火，其中，所述雜質層中的元素通過所述退火擴散進所述半導體區(qū)域的一部分 內W形成源極/漏極區(qū)域，并且所述金屬層與所述半導體區(qū)域的所述一部分的表面層反應 W在所述源極/漏極區(qū)域上方形成源極/漏極娃化物區(qū)域。
2. 根據(jù)權利要求1所述的方法，其中，在所述退火的步驟之前，沒有額外的重慘雜源極 /漏極區(qū)域形成在所述半導體區(qū)域中。
3. 根據(jù)權利要求1所述的方法，進一步包括：在沉積所述雜質層之前，在所述半導體區(qū) 域的頂面上實施預清洗W去除在所述半導體區(qū)域的頂面上形成的自然氧化物。
4. 根據(jù)權利要求3所述的方法，進一步包括，在所述預清洗之前： 在半導體襯底中形成淺溝槽隔離（STI)區(qū)域； 去除所述半導體襯底的頂部W形成凹槽，其中，所述頂部位于所述STI區(qū)域的相對部 分之間；W及 在所述凹槽中實施外延W再生長半導體材料，從而形成所述半導體區(qū)域。
5. 根據(jù)權利要求4所述的方法，進一步包括： 使所述STI區(qū)域凹進，其中，所述半導體區(qū)域位于凹進的所述STI區(qū)域之間的部分形成 半導體錯，并且所述柵極堆疊件形成在所述半導體錯的頂面和側壁上。
6. 根據(jù)權利要求1所述的方法，其中，沉積所述雜質層包括將工藝氣體引入腔室內，包 含所述半導體區(qū)域的晶圓設置在所述腔室中，并且在沉積所述雜質層的過程中，沒有等離 子體產生。
7. 根據(jù)權利要求1所述的方法，其中，沉積所述雜質層包括將工藝氣體引入腔室內，包 含所述半導體區(qū)域的晶圓設置在所述腔室中，并且在沉積所述雜質層的過程中，由所述工 藝氣體產生等離子體。
8. 一種方法，包括： 在生產工具中，將雜質層形成在半導體晶圓的半導體區(qū)域上方，其中，所述晶圓包括位 于所述半導體區(qū)域上方的柵極堆疊件； 在所述生產工具中，將金屬層沉積在所述雜質層上方并與所述雜質層接觸，其中，在從 開始形成所述雜質層至完成沉積所述金屬層的時間段內，所述生產工具保持真空；W及 實施退火，其中，所述雜質層中的元素擴散進所述半導體區(qū)域的一部分內W形成源極/ 漏極區(qū)域，并且所述金屬層與所述半導體區(qū)域的所述一部分的表面層反應W在所述源極/ 漏極區(qū)域上方形成源極/漏極娃化物區(qū)域。
9. 根據(jù)權利要求8所述的方法，其中，當實施所述退火時，沒有額外的保護層位于所述 金屬層上方。
10. -種方法，包括： 在半導體區(qū)域上方形成柵極堆疊件； 對所述半導體區(qū)域的表面實施預清洗； 將雜質層沉積在所述半導體區(qū)域的所述表面上并與所述半導體區(qū)域的所述表面物理 接觸，其中，所述雜質層包括配置W將所述半導體區(qū)域轉變?yōu)镻型或者n型的雜質； 將金屬層沉積在所述雜質層上并與所述雜質層接觸；W及 實施退火，其中，所述雜質層中的元素擴散進所述半導體區(qū)域的一部分內W在所述半 導體區(qū)域中形成源極/漏極區(qū)域，并且所述金屬層與所述半導體區(qū)域的所述一部分的表面 層反應W在所述源極/漏極區(qū)域上方形成源極/漏極娃化物區(qū)域，并且在所述退火過程中， 沒有額外的保護層形成在所述金屬層上方。
【文檔編號】H01L21/336GK104347423SQ201310662452
【公開日】2015年2月11日 申請日期:2013年12月9日 優(yōu)先權日:2013年8月9日
【發(fā)明者】王立廷, 蔡騰群, 林群雄, 林正堂, 陳繼元, 李弘貿, 張惠政 申請人:臺灣積體電路制造股份有限公司