一種具有高維持電流的環(huán)形vdmos結(jié)構(gòu)的esd保護(hù)器件的制作方法
【專利摘要】一種具有高維持電流的環(huán)形VDMOS結(jié)構(gòu)的ESD保護(hù)器件，可用于片上IC高壓ESD保護(hù)電路。主要由P襯底，N埋層，P下沉摻雜，N阱，P阱，第一P+注入?yún)^(qū)，第一N+注入?yún)^(qū)，第二N+注入?yún)^(qū)，第二P+注入?yún)^(qū)，第三N+注入?yún)^(qū)，第四N+注入?yún)^(qū)，第五P+注入?yún)^(qū)，多晶硅柵，柵薄氧化層和若干場(chǎng)氧隔離區(qū)構(gòu)成。該環(huán)形VDMOS結(jié)構(gòu)的ESD保護(hù)器件在高壓ESD脈沖作用下，一方面可形成上、下、左、右四面導(dǎo)通的ESD電流路徑，以提高VDMOS器件內(nèi)部電流導(dǎo)通均勻性、降低導(dǎo)通電阻，提高器件的維持電流。另一方面，可利用高濃度的N埋層與P阱之間的反向PN結(jié)擊穿，降低觸發(fā)電壓，提高體電流泄放能力。
【專利說(shuō)明】—種具有高維持電流的環(huán)形VDMOS結(jié)構(gòu)的ESD保護(hù)器件
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于集成電路的靜電保護(hù)領(lǐng)域，涉及一種高壓ESD保護(hù)器件，具體涉及一種具有高維持電流的環(huán)形VDMOS結(jié)構(gòu)的ESD保護(hù)器件，可用于提高片上IC高壓ESD保護(hù)的
可靠性。
【背景技術(shù)】
[0002]隨著功率集成技術(shù)的不斷發(fā)展，功率集成電路(IC)已成為眾多電子產(chǎn)品中電路系統(tǒng)不可或缺的一部分。橫向雙擴(kuò)散絕緣柵場(chǎng)效應(yīng)管(LDMOS)和縱向雙擴(kuò)散金屬氧化物半導(dǎo)體(VDMOS)功率場(chǎng)效應(yīng)器件是上世紀(jì)末迅速發(fā)展起來(lái)的常用功率器件，它們的應(yīng)用范圍也愈來(lái)愈廣。例如在直流電源，馬達(dá)傳動(dòng)，顯示屏驅(qū)動(dòng)電路等高壓、大功率電路系統(tǒng)中，LDMOS或VDMOS功率器件更是不可缺少的重要半導(dǎo)體器件。然而，在工程應(yīng)用實(shí)踐中，常常會(huì)因一些“偶然”因素導(dǎo)致電路系統(tǒng)功能失效或損壞。據(jù)調(diào)查，近37%的失效是因不易為人所知的靜電放電(ESD)引起的，即工程師們所謂的“偶然”失效。倘若要排除這些潛在的“偶然”失效因素，就必須在高壓電路或功率集成電路的被保護(hù)端口設(shè)置合適的ESD防護(hù)措施。
[0003]近20年來(lái)，人們利用功率器件大電流、耐高壓的特性，常采用LDMOS在智能功率IC的輸出端口既用作功率驅(qū)動(dòng)管，又用作ESD防護(hù)器件。然而，在ESD防護(hù)應(yīng)用中的實(shí)踐證明，LDMOS器件的ESD保護(hù)性能較差，少數(shù)LDMOS器件因其柵氧抗擊穿能力低，抵抗不了高壓ESD脈沖的沖擊而被損壞。即使多數(shù)LDMOS通過(guò)場(chǎng)板技術(shù)或降低表面場(chǎng)(RESURF)技術(shù)，提高了器件的柵氧抗擊穿能力，但是，大部分LDMOS器件仍在高壓ESD脈沖作用下，一旦觸發(fā)回滯，器件就遭到損壞，魯棒性較弱，達(dá)不到國(guó)際電工委員會(huì)規(guī)定的電子產(chǎn)品要求人體模型不低于2000 V的靜電防護(hù)標(biāo)準(zhǔn)(IEC6000-4-2)。最近幾年，有人提出將VDMOS應(yīng)用于高壓ESD保護(hù)，與LDMOS相比，雖然VDMOS器件的ESD魯棒性略有提高，但維持電壓仍然偏低，且還存在高觸發(fā)電壓、低維持電壓、容易進(jìn)入閂鎖狀態(tài)的風(fēng)險(xiǎn)。本發(fā)明提供了一種新的環(huán)形VDMOS技術(shù)方案，它可構(gòu)成一具有上、下、左、右四面均有電流導(dǎo)通路徑的ESD保護(hù)器件，可提高器件導(dǎo)通均勻性、降低導(dǎo)通電阻，增大器件的維持電流，在高壓ESD防護(hù)中能夠快速開(kāi)啟，能有效避免VDMOS器件在進(jìn)入閂鎖狀態(tài)。

【發(fā)明內(nèi)容】

[0004][0003]針對(duì)現(xiàn)有的高壓ESD防護(hù)器件中普遍存在的ESD魯棒性弱、抗閂鎖能力不足等問(wèn)題，本發(fā)明實(shí)例設(shè)計(jì)了一種具有高維持電流的環(huán)形VDOMS的ESD保護(hù)器件，既充分利用了 VDOMS器件能承受高壓擊穿的特點(diǎn)，又利用了器件的環(huán)形版圖設(shè)計(jì)，以降低器件的導(dǎo)通電阻、增大維持電流。通過(guò)特殊設(shè)計(jì)的P阱、N埋層、N阱和P下沉摻雜版圖層次，使器件在高壓ESD脈沖作用下，具有環(huán)形結(jié)構(gòu)的反向PN結(jié)擊穿，形成類似四個(gè)VDMOS并聯(lián)多條ESD電流泄放路徑。通過(guò)綜合權(quán)衡及器件版圖參數(shù)的合理控制，可得到耐高壓、高維持電流，低導(dǎo)通電阻、強(qiáng)魯棒性的可適用于高壓IC電路中的ESD保護(hù)器件。
[0005]本發(fā)明通過(guò)以下技術(shù)方案實(shí)現(xiàn): 一種具有高維持電流的環(huán)形VDMOS結(jié)構(gòu)的ESD保護(hù)器件，其包括具有類似于四個(gè)VDMOS并聯(lián)的環(huán)形ESD電流導(dǎo)通路徑，以提高維持電流和增強(qiáng)器件的ESD魯棒性。其特征在于:主要由P襯底，N埋層，第一 P阱，第一 N阱，第二 P阱，第二 N阱，第三P阱，P下沉摻雜，第一P+注入?yún)^(qū)，第一 N+注入?yún)^(qū)，第二 N+注入?yún)^(qū)，第二 P+注入?yún)^(qū)，第三N+注入?yún)^(qū)，第四N+注入?yún)^(qū)，第三P+注入?yún)^(qū)，第一場(chǎng)氧隔離區(qū)、第二場(chǎng)氧隔離區(qū)、第三場(chǎng)氧隔離區(qū)、第四場(chǎng)氧隔離區(qū)、第五場(chǎng)氧隔離區(qū)、第六場(chǎng)氧隔離區(qū)和第一多晶硅柵及其覆蓋的第一柵薄氧化層、第二多晶硅柵及其覆蓋的第二柵薄氧化層構(gòu)成；
所述N埋層在所述P襯底的表面部分區(qū)域；
所述P襯底和所述N埋層的表面從左到右依次設(shè)有所述第一 P阱、所述第一 N阱、所述第二 P阱、所述第二 N阱及所述第三P阱；
所述N埋層與所述第一 N阱的橫向疊層長(zhǎng)度必須滿足ESD設(shè)計(jì)規(guī)則，所述N埋層與所述第二 N阱的橫向疊層長(zhǎng)度必須滿足ESD設(shè)計(jì)規(guī)則；
所述第一 P阱內(nèi)設(shè)有所述第一 P+注入?yún)^(qū)，在所述P襯底的左側(cè)邊緣與所述第一 P+注入?yún)^(qū)之間設(shè)有所述第一場(chǎng)氧隔離區(qū)；
所述第一 N阱內(nèi)設(shè)有所述第一 N+注入?yún)^(qū)，所述第一 P+注入?yún)^(qū)的右側(cè)與所述第一 N+注入?yún)^(qū)的左側(cè)之間設(shè)有所述第二場(chǎng)氧隔離區(qū)；
所述第三場(chǎng)氧隔離區(qū)橫跨在所述第一 N阱和所述第二 P阱表面部分區(qū)域，所述第三場(chǎng)氧隔離區(qū)的左側(cè)與所述第一 N+注入?yún)^(qū)的右側(cè)相連；
在所述第三場(chǎng)氧隔離區(qū)的右側(cè)和所述第二 N+注入?yún)^(qū)的左側(cè)之間的所述第二 P阱的表面部分區(qū)域，設(shè)有所述第一多晶硅柵及其覆蓋的所述第一薄柵氧化層；
所述第二 P阱內(nèi)設(shè)有所述P下沉摻雜，所述P下沉摻雜內(nèi)設(shè)有所述第二 P+注入?yún)^(qū)，所述第二 N+橫跨在所述P下沉摻雜的左側(cè)和所述第二 P阱之間的表面部分區(qū)域，所述第二 N+的右側(cè)與所述第二 P+的左側(cè)相連，所述第二 N+的左側(cè)與所述第一多晶硅柵及其覆蓋的所述第一薄柵氧化層的右側(cè)相連；
所述第三N+橫跨在所述P下沉摻雜的右側(cè)和所述第二 P阱之間的表面部分區(qū)域，所述第三N+的左側(cè)與所述第二 P+的右側(cè)相連，所述第三N+的右側(cè)與所述第二多晶硅柵及其覆蓋的所述第二薄柵氧化層的左側(cè)相連；
所述第二 N阱內(nèi)設(shè)有所述第四N+注入?yún)^(qū)，在所述第二多晶硅柵及其覆蓋的所述第二薄柵氧化層的右側(cè)與所述第四N+注入?yún)^(qū)之間設(shè)有第四場(chǎng)氧隔離區(qū)；
所述第四場(chǎng)氧隔離區(qū)橫跨在所述第二 P阱和所述第二 N阱的表面部分區(qū)域，所述第四場(chǎng)氧隔離區(qū)的右側(cè)與所述第四N+注入?yún)^(qū)相連；
所述第三P阱內(nèi)設(shè)有所述第三P+注入?yún)^(qū)，所述第四N+注入?yún)^(qū)與所述第三P+注入?yún)^(qū)之間設(shè)有所述第五場(chǎng)氧隔離區(qū)，所述第五場(chǎng)氧隔離區(qū)橫跨在所述第二 N阱與所述第三P阱的表面部分區(qū)域；在所述第三P+注入?yún)^(qū)和所述P襯底的右側(cè)邊緣之間設(shè)有所述第六場(chǎng)氧隔離區(qū)；
分別選中所述第一 P阱和所述第三P阱、所述第一 N阱和所述第二 N阱、所述第一 P+注入?yún)^(qū)和所述第三P+注入?yún)^(qū)、所述第一 N+注入?yún)^(qū)和所述第四N+注入?yún)^(qū)、所述第二 N+注入?yún)^(qū)和所述第三N+注入?yún)^(qū)、所述第一場(chǎng)氧隔離區(qū)和所述第六場(chǎng)氧隔離區(qū)、所述第二場(chǎng)氧隔離區(qū)和所述第五場(chǎng)氧隔離區(qū)、所述第三場(chǎng)氧隔離區(qū)和所述第四場(chǎng)氧隔離區(qū)、所述第一柵薄氧和所述第二柵薄氧、所述第一多晶硅柵和所述第二多晶硅柵，將它們分別逐一復(fù)制、粘貼并順時(shí)針旋轉(zhuǎn)90。后，可構(gòu)成環(huán)形(如方形、矩形)的P阱、環(huán)形(如方形、矩形)的N阱、環(huán)形(如方形、矩形)的P+注入?yún)^(qū)、環(huán)形(如方形、矩形)的N+注入?yún)^(qū)、環(huán)形(如方形、矩形)的場(chǎng)氧隔離區(qū)、環(huán)形(如方形、矩形)的多晶硅柵，上述版圖層次均構(gòu)成以方形或矩形的所述第二 P+注入?yún)^(qū)為中心的多個(gè)環(huán)形版圖；
所述第一 N+注入?yún)^(qū)、所述第一多晶硅柵、所述第二多晶硅柵、所述第四N+注入?yún)^(qū)分別與第一金屬1、第二金屬1、第四金屬1、第五金屬I相連接，所述第二N+注入?yún)^(qū)、所述第二P+注入?yún)^(qū)和所述第三N+注入?yún)^(qū)均與第三金屬I相連；所述第一金屬I和所述第五金屬I均與第一金屬2相連，用作器件的金屬陽(yáng)極；
所述第二金屬1、所述第三金屬I和第四金屬I均和第二金屬2相連，用作器件的金屬陰極。
[0006]本發(fā)明的有益技術(shù)效果為:
(I)本發(fā)明實(shí)例器件充分利用了 NPN快速泄放ESD電流的優(yōu)點(diǎn)，以及所述N埋層與所述第二 P阱形成的反偏PN結(jié)易擊穿，ESD電流不易造成表面浪涌現(xiàn)象和所述P下沉摻雜的雜質(zhì)離子濃度高的等特點(diǎn)，可以提高器件的維持高壓和ESD體電流泄放能力。
[0007](2)本發(fā)明實(shí)例器件設(shè)計(jì)的所述環(huán)形(如方形、矩形)的P阱、所述環(huán)形(如方形、矩形)的N阱、所述環(huán)形(如方形、矩形)的P+注入?yún)^(qū)、所述環(huán)形(如方形、矩形)的N+注入?yún)^(qū)、所述環(huán)形(如方形、矩形)的場(chǎng)氧隔離區(qū)、所述環(huán)形(如方形、矩形)的多晶硅柵和方形或矩形的所述第二 P+注入?yún)^(qū)等多個(gè)環(huán)形版圖，可形成上、下、左、右四面的環(huán)形電流導(dǎo)通路徑，以提高器件導(dǎo)通均勻性、降低導(dǎo)通電阻，增大器件的維持電流。
[0008](3)本發(fā)明實(shí)例中的所述第二 N+注入?yún)^(qū)必須橫向跨接在所述P下沉摻雜的左側(cè)和所述第一多晶硅柵及其覆蓋的所述第一薄柵氧化層右側(cè)之間的所述第二 P阱的表面部分區(qū)域，所述第三N+注入?yún)^(qū)必須橫向跨接在所述P下沉摻雜的右側(cè)和所述第二多晶硅柵及其覆蓋的所述第二薄柵氧化層右側(cè)之間所述第二 P阱的表面部分區(qū)域，以提高器件的維持電壓，增強(qiáng)器件的ESD體電流泄放能力。
[0009]【專利附圖】

【附圖說(shuō)明】
圖1是本發(fā)明實(shí)施例的內(nèi)部結(jié)構(gòu)剖面示意圖；
圖2是本發(fā)明實(shí)例用于高壓ESD保護(hù)的電路連接圖；
圖3是本發(fā)明實(shí)例器件的俯視環(huán)形版圖；
圖4是本發(fā)明實(shí)例器件的ESD脈沖作用下的等效電路。
[0010]
【具體實(shí)施方式】
[0011]下面結(jié)合附圖和【具體實(shí)施方式】對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說(shuō)明:
本發(fā)明實(shí)例設(shè)計(jì)了一種具有高維持電流的環(huán)形VDMOS結(jié)構(gòu)的ESD保護(hù)器件，既充分利用了 VDMOS器件耐高壓特點(diǎn)，又利用了 NPN器件低導(dǎo)通電阻、大電流泄放能力的特點(diǎn)。通過(guò)特殊的環(huán)形版圖結(jié)構(gòu)的設(shè)計(jì)，構(gòu)成一具有上、下、左、右四面均有電流導(dǎo)通路徑的ESD保護(hù)器件，不僅能提高器件導(dǎo)通均勻性、降低導(dǎo)通電阻，還能增大器件的維持電流，可以應(yīng)用于高壓ESD防護(hù)，不會(huì)產(chǎn)生閂鎖效應(yīng)。[0012]如圖1所示的本發(fā)明實(shí)例器件內(nèi)部結(jié)構(gòu)的剖面圖，是一種具有高維持電流的環(huán)形(如方形、矩形)VDM0S結(jié)構(gòu)的ESD保護(hù)器件，其電學(xué)性質(zhì)與四個(gè)并聯(lián)的VDMOS相類似，具有四條ESD電流泄放路徑，可以降低導(dǎo)通電阻、提高維持電流。其特征在于:主要由P襯底101，N埋層102，第一 P阱103，第一 N阱104，第二 P阱105，第二 N阱106，第三P阱107，P下沉摻雜108，第一 P+注入?yún)^(qū)109，第一 N+注入?yún)^(qū)110，第二 N+注入?yún)^(qū)111，第二P+注入?yún)^(qū)112，第三N+注入?yún)^(qū)113，第四N+注入?yún)^(qū)114，第三P+注入?yún)^(qū)115，第一場(chǎng)氧隔離區(qū)116、第二場(chǎng)氧隔離區(qū)117、第三場(chǎng)氧隔離區(qū)118、第四場(chǎng)氧隔離區(qū)123、第五場(chǎng)氧隔離區(qū)124、第六場(chǎng)氧隔離區(qū)125和第一多晶硅柵119及其覆蓋的第一柵薄氧化層120、第二多晶硅柵122及其覆蓋的第二柵薄氧化層121構(gòu)成；
所述N埋層102在所述P襯底101的表面部分區(qū)域；
所述P襯底101和所述N埋層102的表面從左到右依次設(shè)有所述第一 P阱103、所述第一 N阱104、所述第二 P阱105、所述第二 N阱106及所述第三P阱107;
所述N埋層102與所述第一 N阱104的橫向疊層長(zhǎng)度必須滿足ESD設(shè)計(jì)規(guī)則，所述N埋層102與所述第二 N阱106的橫向疊層長(zhǎng)度必須滿足ESD設(shè)計(jì)規(guī)則；
所述第一 P阱103內(nèi)設(shè)有所述第一 P+注入?yún)^(qū)109，在所述P襯底101的左側(cè)邊緣與所述第一 P+注入?yún)^(qū)109之間設(shè)有所述第一場(chǎng)氧隔離區(qū)116;
所述第一 N阱104內(nèi)設(shè)有所述第一 N+注入?yún)^(qū)110，所述第一 P+注入?yún)^(qū)109的右側(cè)與所述第一 N+注入?yún)^(qū)110的左側(cè)之間設(shè)有所述第二場(chǎng)氧隔離區(qū)117;
所述第三場(chǎng)氧隔離區(qū)118橫跨在所述第一 N阱104和所述第二 P阱105表面部分區(qū)域，所述第三場(chǎng)氧隔離區(qū)118的左側(cè)與所述第一 N+注入?yún)^(qū)110的右側(cè)相連；
在所述第三場(chǎng)氧隔離區(qū)118的右側(cè)和所述第二 N+注入?yún)^(qū)111的左側(cè)之間的所述第
二P阱105的表面部分區(qū)域，設(shè)有所述第一多晶硅柵119及其覆蓋的所述第一薄柵氧化層120 ；
所述第二 P阱105內(nèi)設(shè)有所述P下沉摻雜108，所述P下沉摻雜108內(nèi)設(shè)有所述第二P+注入?yún)^(qū)112，所述第二 N+ 111橫跨在所述P下沉摻雜108的左側(cè)和所述第二 P阱105之間的表面部分區(qū)域，所述第二N+ 111的右側(cè)與所述第二P+ 112的左側(cè)相連，所述第二N+111的左側(cè)與所述第一多晶硅柵119及其覆蓋的所述第一薄柵氧化層120的右側(cè)相連；
所述第三N+ 113橫跨在所述P下沉摻雜118的右側(cè)和所述第二 P阱105之間的表面部分區(qū)域，所述第三N+ 113的左側(cè)與所述第二 P+ 112的右側(cè)相連，所述第三N+ 113的右側(cè)與所述第二多晶硅柵122及其覆蓋的所述第二薄柵氧化層121的左側(cè)相連；
所述第二 N+注入?yún)^(qū)111必須橫向跨接在所述P下沉摻雜108的左側(cè)和所述第一多晶硅柵119及其覆蓋的所述第一薄柵氧化層120右側(cè)之間的所述第二 P阱105的表面部分區(qū)域，所述第三N+注入?yún)^(qū)113必須橫向跨接在所述P下沉摻雜108的右側(cè)和所述第二多晶硅柵122及其覆蓋的所述第二薄柵氧化層121右側(cè)之間所述第二 P阱105的表面部分區(qū)域，以提高器件的維持電壓，增強(qiáng)器件的ESD體電流泄放能力。
[0013]所述第二 N阱106內(nèi)設(shè)有所述第四N+注入?yún)^(qū)114，在所述第二多晶硅柵122及其覆蓋的所述第二薄柵氧化層121的右側(cè)與所述第四N+注入?yún)^(qū)114之間設(shè)有第四場(chǎng)氧隔離區(qū)123 ；
所述第四場(chǎng)氧隔離區(qū)123橫跨在所述第二 P阱105和所述第二 N阱106的表面部分區(qū)域，所述第四場(chǎng)氧隔離區(qū)123的右側(cè)與所述第四N+注入?yún)^(qū)114相連；
所述第三P阱107內(nèi)設(shè)有所述第三P+注入?yún)^(qū)115，所述第四N+注入?yún)^(qū)114與所述第
三P+注入?yún)^(qū)115之間設(shè)有所述第五場(chǎng)氧隔離區(qū)124，所述第五場(chǎng)氧隔離區(qū)124橫跨在所述第二 N阱106與所述第三P阱107的表面部分區(qū)域；在所述第三P+注入?yún)^(qū)115和所述P襯底101的右側(cè)邊緣之間設(shè)有所述第六場(chǎng)氧隔離區(qū)125;
如圖2所示，所述第一 N+注入?yún)^(qū)110、所述第一多晶硅柵119、所述第二多晶硅柵122、所述第四N+注入?yún)^(qū)114分別與第一金屬I 219、第二金屬I 220、第四金屬I 222、第五金屬I 223相連接，所述第二 N+注入?yún)^(qū)111、所述第二 P+注入?yún)^(qū)112和所述第三N+注入?yún)^(qū)113均與第三金屬I 221相連；所述第一金屬I 219和所述第五金屬I 223均與第一金屬2 225相連,用作器件的金屬陽(yáng)極；
所述第二金屬I 220、所述第三金屬I 221和第四金屬I 222均和第二金屬2 224相連，用作器件的金屬陰極。
[0014]通過(guò)拉長(zhǎng)所述第一多晶硅柵119、第二多晶硅柵122的橫向長(zhǎng)度，增大由所述第一 N阱104、所述第二 N阱106、所述N埋層102、所述第二 P阱105、所述P下沉摻雜108、所述第二N+注入?yún)^(qū)111、所述第三N+注入?yún)^(qū)113構(gòu)成的NPN結(jié)構(gòu)的基區(qū)寬度，提高器件的維持電壓。
[0015]如圖3所示，分別選中所述第一 P阱103和所述第三P阱107、所述第一 N阱104和所述第二 N阱106、所述第一 P+注入?yún)^(qū)109和所述第三P+注入?yún)^(qū)115、所述第一 N+注入?yún)^(qū)110和所述第四N+注入?yún)^(qū)114、所述第二 N+注入?yún)^(qū)111和所述第三N+注入?yún)^(qū)113、所述第一場(chǎng)氧隔離區(qū)116和所述第六場(chǎng)氧隔離區(qū)125、所述第二場(chǎng)氧隔離區(qū)117和所述第五場(chǎng)氧隔離區(qū)124、所述第三場(chǎng)氧隔離區(qū)118和所述第四場(chǎng)氧隔離區(qū)123、所述第一柵薄氧120和所述第二柵薄氧121、所述第一多晶硅柵119和所述第二多晶硅柵122，將它們分別逐一復(fù)制、粘貼并順時(shí)針旋轉(zhuǎn)90。后，可構(gòu)成環(huán)形(如方形、矩形)的P阱、環(huán)形(如方形、矩形)的N阱、環(huán)形(如方形、矩形)的P+注入?yún)^(qū)、環(huán)形(如方形、矩形)的N+注入?yún)^(qū)、環(huán)形(如方形、矩形)的場(chǎng)氧隔離區(qū)、環(huán)形(如方形、矩形)的多晶硅柵，上述版圖層次均構(gòu)成以方形或矩形的所述第二 P+注入?yún)^(qū)112為中心的多個(gè)環(huán)形版圖，可以提高器件的ESD電流導(dǎo)通均勻性，減小導(dǎo)通電阻，提高維持電流和ESD魯棒性。
[0016]如圖4所示，當(dāng)ESD脈沖作用于本發(fā)明實(shí)例器件時(shí)，所述金屬陽(yáng)極接ESD脈沖高電位，所述金屬陰極接ESD脈沖低電位，當(dāng)所述第二 P+ 112、所述P下沉摻雜108、所述第二P阱105上的電阻Rl上的電位上升至0.7 V時(shí)，寄生NPN管Tl和T2的發(fā)射極正偏，隨著ESD脈沖進(jìn)一步增大，所述N埋層102與所述第二 P阱105形成的反偏PN結(jié)內(nèi)的雪崩倍增效應(yīng)不斷增強(qiáng)，并導(dǎo)致空間電荷區(qū)內(nèi)的少數(shù)載流子的濃度遠(yuǎn)超過(guò)多數(shù)載流子時(shí)，寄生NPN管Tl和T2同時(shí)觸發(fā)開(kāi)啟，泄放ESD電流。所述第一 P+注入?yún)^(qū)109和所述第三P+注入?yún)^(qū)115用于形成P阱環(huán)，與電源地相連接，用于防止本發(fā)明實(shí)例器件工作于ESD防護(hù)時(shí)與其他外圍版圖發(fā)生寄生效應(yīng)。
[0017]最后說(shuō)明的是，以上實(shí)施例僅用以說(shuō)明本發(fā)明的技術(shù)方案而非限制，盡管參照較佳實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)說(shuō)明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解，可以對(duì)本發(fā)明的技術(shù)方案進(jìn)行修改或者等同替換，而不脫離本發(fā)明技術(shù)方案的宗旨和范圍，其均應(yīng)涵蓋在本發(fā)明的權(quán)利要求范圍當(dāng)中。
【權(quán)利要求】
1.一種具有高維持電流的環(huán)形VDMOS結(jié)構(gòu)的ESD保護(hù)器件，其包括具有類似于四個(gè)VDMOS并聯(lián)的環(huán)形ESD電流導(dǎo)通路徑，以提高維持電流和增強(qiáng)器件的ESD魯棒性，其特征在于:主要由P襯底(101)，N埋層(102)，第一 P講(103)，第一 N講(104)，第二 P講(105)，第二 N阱(106)，第三P阱(107)，P下沉摻雜(108)，第一 P+注入?yún)^(qū)(109)，第一 N+注入?yún)^(qū)(110)，第二 N+注入?yún)^(qū)(111)，第二 P+注入?yún)^(qū)(112)，第三N+注入?yún)^(qū)(113)，第四N+注入?yún)^(qū)(114)，第三P+注入?yún)^(qū)(115)，第一場(chǎng)氧隔離區(qū)(116)、第二場(chǎng)氧隔離區(qū)(117)、第三場(chǎng)氧隔離區(qū)(118)、第四場(chǎng)氧隔離區(qū)(123)、第五場(chǎng)氧隔離區(qū)(124)、第六場(chǎng)氧隔離區(qū)(125)和第一多晶硅柵(119)及其覆蓋的第一柵薄氧化層(120)、第二多晶硅柵(122)及其覆蓋的第二柵薄氧化層(121)構(gòu)成； 所述N埋層(102)在所述P襯底(101)的表面部分區(qū)域； 所述P襯底(101)和所述N埋層(102)的表面從左到右依次設(shè)有所述第一 P阱(103)、所述第一 N阱(104)、所述第二 P阱(105)、所述第二 N阱(106)及所述第三P阱(107)；所述N埋層(102)與所述第一 N阱(104)的橫向疊層長(zhǎng)度必須滿足ESD設(shè)計(jì)規(guī)則，所述N埋層(102)與所述第二 N阱(106)的橫向疊層長(zhǎng)度必須滿足ESD設(shè)計(jì)規(guī)則； 所述第一 P阱(103)內(nèi)設(shè)有所述第一 P+注入?yún)^(qū)(109)，在所述P襯底(101)的左側(cè)邊緣與所述第一 P+注入?yún)^(qū)(109)之間設(shè)有所述第一場(chǎng)氧隔離區(qū)(116)； 所述第一 N阱(104)內(nèi)設(shè)有所述第一 N+注入?yún)^(qū)(110)，所述第一 P+注入?yún)^(qū)(109)的右側(cè)與所述第一 N+注入?yún)^(qū)(110)的左側(cè)之間設(shè)有所述第二場(chǎng)氧隔離區(qū)(117)； 所述第三場(chǎng)氧隔離區(qū)(118)橫跨在所述第一 N阱(104)和所述第二 P阱(105)表面部分區(qū)域，所述第三場(chǎng)氧隔離區(qū)(118)的左側(cè)與所述第一 N+注入?yún)^(qū)(110)的右側(cè)相連； 在所述第三場(chǎng)氧隔離區(qū)(118)的右側(cè)和所述第二 N+注入?yún)^(qū)(111)的左側(cè)之間的所述第二 P阱(105)的表面部分區(qū)域，設(shè)有所述第一多晶硅柵(119)及其覆蓋的所述第一薄柵氧化層(120)； 所述第二 P阱(105)內(nèi)設(shè)有所述P下沉摻雜(108)，所述P下沉摻雜(108)內(nèi)設(shè)有所述第二 P+注入?yún)^(qū)(112)，所述第二 N+(111)橫跨在所述P下沉摻雜(108)的左側(cè)和所述第二 P阱(105)之間的表面部分區(qū)域，所述第二 N+(lll)的右側(cè)與所述第二 P+(112)的左側(cè)相連，所述第二 N+(lll)的左側(cè)與所述第一多晶硅柵(119)及其覆蓋的所述第一薄柵氧化層(120)的右側(cè)相連； 所述第三N+(113)橫跨在所述P下沉摻雜(118)的右側(cè)和所述第二 P阱(105)之間的表面部分區(qū)域，所述第三N+(113)的左側(cè)與所述第二 P+(112)的右側(cè)相連，所述第三N+(113)的右側(cè)與所述第二多晶硅柵(122)及其覆蓋的所述第二薄柵氧化層(121)的左側(cè)相連； 所述第二 N阱(106)內(nèi)設(shè)有所述第四N+注入?yún)^(qū)(114)，在所述第二多晶硅柵(122)及其覆蓋的所述第二薄柵氧化層(121)的右側(cè)與所述第四N+注入?yún)^(qū)(114)之間設(shè)有第四場(chǎng)氧隔離區(qū)(123)； 所述第四場(chǎng)氧隔離區(qū)(123)橫跨在所述第二 P阱(105)和所述第二 N阱(106)的表面部分區(qū)域，所述第四場(chǎng)氧隔離區(qū)(123)的右側(cè)與所述第四N+注入?yún)^(qū)(114)相連； 所述第三P阱(107)內(nèi)設(shè)有所述第三P+注入?yún)^(qū)(115)，所述第四N+注入?yún)^(qū)(114)與所述第三P+注入?yún)^(qū)(115)之間設(shè)有所述第五場(chǎng)氧隔離區(qū)(124)，所述第五場(chǎng)氧隔離區(qū)(124)橫跨在所述第二 N阱(106)與所述第三P阱(107)的表面部分區(qū)域，在所述第三P+注入?yún)^(qū)(115)和所述P襯底(101)的右側(cè)邊緣之間設(shè)有所述第六場(chǎng)氧隔離區(qū)(125)； 分別選中所述第一 P阱(103)和所述第三P阱(107)、所述第一 N阱(104)和所述第二 N阱(106)、所述第一 P+注入?yún)^(qū)(109)和所述第三P+注入?yún)^(qū)(115)、所述第一 N+注入?yún)^(qū)(110)和所述第四N+注入?yún)^(qū)(114)、所述第二 N+注入?yún)^(qū)(111)和所述第三N+注入?yún)^(qū)(113)、所述第一場(chǎng)氧隔離區(qū)(116)和所述第六場(chǎng)氧隔離區(qū)(125)、所述第二場(chǎng)氧隔離區(qū)(117)和所述第五場(chǎng)氧隔離區(qū)(124)、所述第三場(chǎng)氧隔離區(qū)(118)和所述第四場(chǎng)氧隔離區(qū)(123)、所述第一柵薄氧(120)和所述第二柵薄氧(121)、所述第一多晶硅柵(119)和所述第二多晶硅柵(122)，將它們分別逐一復(fù)制、粘貼并順時(shí)針旋轉(zhuǎn)90度后，可構(gòu)成環(huán)形(如方形、矩形)的P阱、環(huán)形(如方形、矩形)的N阱、環(huán)形(如方形、矩形)的P+注入?yún)^(qū)、環(huán)形(如方形、矩形)的N+注入?yún)^(qū)、環(huán)形(如方形、矩形)的場(chǎng)氧隔離區(qū)、環(huán)形(如方形、矩形)的多晶硅柵，上述版圖層次均構(gòu)成以方形或矩形的所述第二 P+注入?yún)^(qū)(112)為中心的多個(gè)環(huán)形版圖； 所述第一 N+注入?yún)^(qū)(110)、所述第一多晶硅柵(119)、所述第二多晶硅柵(122)、所述第四N+注入?yún)^(qū)(114)分別與第一金屬I (219)、第二金屬I (220)、第四金屬I (222)、第五金屬1 (223)相連接，所述第二 N+注入?yún)^(qū)(111)、所述第二 P+注入?yún)^(qū)(112)和所述第三N+注入?yún)^(qū)(113)均與第三金屬I (221)相連；所述第一金屬I (219)和所述第五金屬I (223)均與第一金屬2(225)相連，用作器件的金屬陽(yáng)極； 所述第二金屬I (220)、所述第三金屬1(221)和第四金屬1 (222)均和第二金屬2 (224)相連，用作器件的金屬陰極。
2.如權(quán)利要求1所述的一種具有高維持電流的環(huán)形VDMOS結(jié)構(gòu)的ESD保護(hù)器件，其特征在于:所述第二 N+注入?yún)^(qū)(111)必須橫向跨接在所述P下沉摻雜(108)的左側(cè)和所述第一多晶硅柵(119)及其覆蓋的所述第一薄柵氧化層(120)右側(cè)之間的所述第二 P阱(105)的表面部分區(qū)域，所述第三N+注入?yún)^(qū)(113)必須橫向跨接在所述P下沉摻雜(108)的右側(cè)和所述第二多晶硅柵(122)及其覆蓋的所述第二薄柵氧化層(121)右側(cè)之間所述第二 P阱(105)的表面部分區(qū)域，以提高器件的維持電壓，增強(qiáng)器件的ESD體電流泄放能力。
3.如權(quán)利要求1所述的一種具有高維持電流的環(huán)形VDMOS結(jié)構(gòu)的ESD保護(hù)器件，其特征在于:所述環(huán)形(如方形、矩形)的P阱、所述環(huán)形(如方形、矩形)的N阱、所述環(huán)形(如方形、矩形)的P+注入?yún)^(qū)、所述環(huán)形(如方形、矩形)的N+注入?yún)^(qū)、所述環(huán)形(如方形、矩形)的場(chǎng)氧隔離區(qū)、所述環(huán)形(如方形、矩形)的多晶硅柵和方形或矩形的所述第二 P+注入?yún)^(qū)(112)等環(huán)形版圖，可形成上、下、左、右四面的環(huán)形電流導(dǎo)通路徑，以提高器件導(dǎo)通均勻性、降低導(dǎo)通電阻，增大器件的維持電流。
【文檔編號(hào)】H01L27/02GK103617996SQ201310657917
【公開(kāi)日】2014年3月5日 申請(qǐng)日期:2013年12月9日 優(yōu)先權(quán)日:2013年12月9日
【發(fā)明者】梁海蓮, 顧曉峰, 黃龍, 董樹榮 申請(qǐng)人:江南大學(xué)