半導體裝置及其制造方法、電源裝置和高頻放大器的制造方法
【專利摘要】本發(fā)明公開了半導體裝置及其制造方法、電源裝置和高頻放大器，該半導體裝置包括：化合物半導體堆結構，包括堆疊在半導體基板之上的多個化合物半導體層；第一絕緣膜，覆蓋化合物半導體堆結構的表面；以及導電膜，設置在第一絕緣膜的表面上。
【專利說明】半導體裝置及其制造方法、電源裝置和高頻放大器
【技術領域】
[0001]這里討論的實施例涉及半導體裝置、用于制造該本半導體裝置的方法、電源裝置和高頻放大器。
【背景技術】
[0002]具有GaN的高電子遷移率晶體管(HEMT) (GaN-HEMT)是具有化合物半導體堆結構的半導體裝置的示例，該化合物半導體堆結構包括諸如氮化物半導體的化合物半導體。例如，具有GaN-HEMT的高輸出裝置可用在電源裝置中，并且具有GaN-HEMT的高頻裝置可用在高頻放大器中。
[0003]這些裝置的高電壓操作導致電流崩塌的發(fā)生，這是導通電阻增加從而降低漏電流(源漏電流)的現(xiàn)象。該電流崩塌的發(fā)生降低了裝置的輸出特性，諸如輸出和效率。
[0004]用于減少電流崩塌的技術是提供覆蓋化合物半導體堆結構的表面的絕緣膜。
[0005]然而，已發(fā)現(xiàn)當如以上技術所教導的那樣設置絕緣膜來覆蓋化合物半導體堆結構的表面時，電子在高電壓操作期間被存在于絕緣膜的表面上的阱捕獲，從而引起漏電流的減小。
[0006]S卩，已發(fā)現(xiàn)對以上裝置施加高漏電壓以便增強裝置的輸出特性產生了被施加于柵電極附近的強電場，并且穿過溝道的電子中的一部分利用該強電場而被加速并且躍遷到化合物半導體堆結構的表面，結果是已躍遷的電子中的一部分被存在于覆蓋化合物半導體堆結構的表面的絕緣膜的表面上的阱捕獲，從而引起漏電流的減小。
[0007]因此，已發(fā)現(xiàn)盡管如以上技術所教導的那樣形成覆蓋化合物半導體堆結構的表面的絕緣膜與不存在這樣的絕緣膜時相比可減少電流崩塌，但是由于存在于絕緣膜的表面上的阱捕獲電子并且這引起漏電流減小，因此電流崩塌的充分減少是不可行的。
[0008]以下是參考文獻:
[0009][文獻I]日本早期公開專利公布第2010-287605號。

【發(fā)明內容】

[0010]根據(jù)本發(fā)明的一方面，一種半導體裝置包括:化合物半導體堆結構，包括堆疊在半導體基板之上的多個化合物半導體層；第一絕緣膜，覆蓋化合物半導體堆結構的表面；以及導電膜，設置在第一絕緣膜的表面上。
[0011]將借助于在權利要求中具體指出的元件和組合來實現(xiàn)和獲得本發(fā)明的目的和優(yōu)點。
[0012]應理解，如所要求保護的，以上一般描述和以下詳細描述是示例性的和說明性的，并且不限制本發(fā)明。
【專利附圖】

【附圖說明】
[0013]圖1是示出根據(jù)第一實施例的半導體裝置的配置的示意截面圖；[0014]圖2A至圖2L是示出根據(jù)第一實施例的用于制造半導體裝置的方法的示意截面圖；
[0015]圖3A是示出根據(jù)第一實施例的半導體裝置的IV特性的圖，并且圖3B是示出沒有導電膜的半導體裝置的IV特性的圖；
[0016]圖4是示出根據(jù)第一實施例的第一變型例的半導體裝置的配置的示意截面圖；
[0017]圖5是示出根據(jù)第一實施例的第二變型例的半導體裝置的配置的示意截面圖；
[0018]圖6是示出根據(jù)第一實施例的第三變型例的半導體裝置的配置的示意截面圖；
[0019]圖7是示出根據(jù)第二實施例的電源裝置的配置的示意圖；以及
[0020]圖8是示出根據(jù)第三實施例的高頻放大器的配置的示意圖。
【具體實施方式】
[0021]在下文中，將參照附圖描述根據(jù)實施例的半導體裝置、用于制造半導體裝置的方法、電源裝置和高頻放大器。
[0022][第一實施例]
[0023]首先，將參照圖1至圖3B描述根據(jù)第一實施例的半導體裝置和用于制造該半導體裝置的方法。
[0024]本實施例中的半導體裝置是具有諸如氮化物半導體的化合物半導體的化合物半導體裝置。這里，具有氮化物半導體的肖特基場效應晶體管(FET)(具體地，肖特基GaN-HEMT)將被描述為用在諸如高輸出裝置和高頻裝置的裝置中并且具有氮化物半導體堆結構(HEMT)結構的示例，該氮化物半導體堆結構以GaN作為電子轉移層并且以AlGaN作為電子提供層。
[0025]如例如圖1所示，半導體裝置包括:化合物半導體堆結構2，該化合物半導體堆結構2包括堆疊在半導體基板I上的多個化合物半導體層；柵電極3，與化合物半導體堆結構2為肖特基接觸；一對歐姆電極4和5，與化合物半導體堆結構2為歐姆接觸；第一絕緣膜6，覆蓋化合物半導體堆結構2的表面；以及導電膜7，設置在第一絕緣膜6的表面上。
[0026]這里，化合物半導體堆結構2是緩沖層8、GaN電子轉移層9、AlGaN電子提供層10和GaN表面層(保護層)11順序地堆疊在半絕緣SiC基板I上的氮化物半導體堆結構。在該情況下，如圖1中的虛線所示，二維電子氣(2DEG)形成在GaN電子轉移層9與AlGaN電子提供層10之間的界面附近。此外，柵電極3布置在GaN表面層11上，并且一對歐姆電極(即，源電極4和漏電極5)在兩側布置在AlGaN電子提供層10上，其中，柵電極3介于源電極4與漏電極5之間。
[0027]第一絕緣膜6被布置成覆蓋化合物半導體堆結構2中的化合物半導體層(在所示出的情況下，GaN表面層11)的表面以及源電極4的表面和漏電極5的表面。但是，配置不限于此，只要第一絕緣膜6至少覆蓋化合物半導體堆結構2的表面即可。在所示出的情況下，第一絕緣膜6被布置成與化合物半導體堆結構2的表面接觸。
[0028]這里，第一絕緣膜6是例如氮化硅膜(SiN膜)。作為第一絕緣膜6的SiN膜是具有良好絕緣特性的絕緣膜(即，具有適當?shù)幕瘜W計量比(N/Si=4/3)的化學計量氮化硅膜)。作為第一絕緣膜6的SiN膜的折射率(對633nm波長的光的折射率)是2.0或接近2.0 (BP,在大于1.9且小于2.1的范圍內)。采用該配置，可保證高絕緣特性。第一絕緣膜6不限于SiN膜。第一絕緣膜6可以是單層或多層結構。
[0029]導電膜7設置在第一絕緣膜6的表面的除布置有柵電極3的區(qū)域和該區(qū)域附近的區(qū)域之外的區(qū)域上。盡管未示出，但是導電膜7連接到可通過其釋放電子的導線和電極。在所示出的情況下，導電膜7與第一絕緣膜6的與化合物半導體堆結構2的表面接觸的表面相接觸。
[0030]這里，導電膜7是導電氮化硅膜(導電SiN膜)。即，導電膜7是具有導電特性的導電SiN膜,該導電SiN膜包括與布置在其下方的作為第一絕緣膜6的SiN膜相同的材料。此夕卜，作為導電膜7的導電SiN膜是富硅SiN膜。富硅SiN膜的折射率(對633nm波長的光的折射率)不小于2.3。與作為具有良好絕緣特性的絕緣膜的化學計量SiN膜相比，富硅SiN膜是允許微小電流(漏電流)流過的導電膜。即，富硅SiN膜相對于化學計量SiN膜導電性更強。因此，富硅SiN膜也將被稱為弱導電膜。導電膜7不限于導電SiN膜。
[0031]在本實施例中，第一絕緣膜6具有延伸到化合物半導體堆結構2的表面(在所示出的情況下，GaN表面層11的表面)的柵開口(柵電極形成開口)6A。即，化合物半導體堆結構2的表面(肖特基表面；在所示出的情況下，GaN表面層11的表面)在第一絕緣膜6中的柵開口 6A的底部暴露。柵電極3是被布置成懸于第一絕緣膜6中的柵開口 6A之上的懸掛柵電極，并且與化合物半導體堆結構2的表面(在所示出的情況下，GaN表面層11的表面)為肖特基接觸。此外，柵電極3具有設置在柵極開口 6A中的細柵部分(fine gate portion)3A (第一部分)和設置在細柵部分3A上以便向源電極4和漏電極5延伸并且與第一絕緣膜6的表面接觸的柵上部分(over-gate portion)3B (第二部分)。導電膜7設置在第一絕緣膜6的表面的除布置柵上部分3B的區(qū)域和該區(qū)域附近的區(qū)域之外的區(qū)域上。在所示出的情況下，導電膜7從柵電極3附近(在所示出的情況下，漏電極5側的柵上部分3B的端部；漏電極側柵上端部)延伸到漏電極5的表面的頂部，并且在另一側從柵電極3附近(在所示出的情況下，源電極4側的柵上部分3B的端部；源電極側柵上端部)延伸到源電極4的表面的頂部，以便不與柵電極3接觸。盡管未示出，導電膜7連接到可通過其釋放(排放)電子的導線和電極。例如，導電膜7可連接到漏電極5和源電極4。
[0032]以上述方式，可通過設置第一絕緣膜6以覆蓋化合物半導體堆結構2的表面來減少電流崩塌。此外，設置在第一絕緣膜6的表面上的導電膜7允許從其釋放(排放)由第一絕緣膜6的表面上的阱捕獲的電子。根據(jù)該配置，變得可以減少由于存在于第一絕緣膜6的表面上的阱捕獲電子而導致的漏電流減小。因此，充分減少電流崩塌變得可行?？赏ㄟ^在第一絕緣膜6的表面上設置導電膜7以允許快速釋放由第一絕緣膜6的表面上的阱捕獲的電子來修復帶調制的發(fā)生。因此，變得可以減少電流崩塌，該電流崩塌是由于存在于第一絕緣膜6的表面上的阱捕獲電子導致耗盡層擴展而引起電流減小的現(xiàn)象。
[0033]接下來，將參照圖2A至圖2L描述根據(jù)本實施例的用于制造半導體裝置的方法。
[0034]首先，如圖2A所示，通過例如金屬有機物氣相外延(MOVPE)而順序地在半絕緣SiC基板I (半導體基板)上外延生長緩沖層8、GaN電子轉移層9、AlGaN電子提供層10和GaN表面層11，從而形成作為多個化合物半導體層8至11的堆的化合物半導體堆結構2。緩沖層8具有阻擋SiC基板I的表面上的晶格缺陷傳播到電子轉移層9的作用。
[0035]接下來，如圖2B所示，通過將例如Ar選擇性地注入到化合物半導體堆結構2以及SiC基板I的表面部分中而將整個堆分割為元件。因此，形成定義有源區(qū)域的元件分割區(qū)域12。
[0036]接下來，如圖2C所示，通過例如光刻法在化合物半導體堆結構2上形成抗蝕劑圖案(resist pattern) 13,以使得抗蝕劑圖案13在源電極形成區(qū)域和漏電極形成區(qū)域中具
有開口。
[0037]接下來，如圖2D所示，通過例如利用惰性氣體和含氯氣體(諸如Cl2氣)的干蝕刻、同時使用抗蝕劑圖案13作為掩模來去除源電極形成區(qū)域和漏電極形成區(qū)域中的GaN表面層11。盡管GaN表面層11被示為貫穿厚度被去除，但是該蝕刻不限于此。例如，GaN表面層11可被去除至使得GaN表面層11的一部分剩下的深度。替選地，可實現(xiàn)穿過GaN表面層11至AlGaN電子提供層10中的深度的蝕刻。
[0038]接下來，如圖2E所示，在GaN表面層11的源電極形成安排區(qū)域和漏電極形成安排區(qū)域中所創(chuàng)建的各個開口中形成源電極4和漏電極5。這里，通過例如利用沉積方法順序地沉積Ti (例如，20nm的厚度)和Al (例如，200nm的厚度)并且剝離(即，去除)具有開口的抗蝕劑圖案13而將源電極4和漏電極5形成為AlGaN電子提供層10上的一對歐姆電極。此后，以例如大約550°C的溫度執(zhí)行熱處理，以在AlGaN電子提供層10與歐姆電極(B卩，源電極4和漏電極5)之間建立歐姆接觸。
[0039]接下來，如圖2F所示，形成作為第一絕緣膜6的氮化硅膜(SiN膜)以覆蓋具有作為歐姆電極的源電極4和漏電極5的化合物半導體堆結構2的整個表面。
[0040]具體地，通過例如等離子化學氣相沉積(PCVD)而在具有作為歐姆電極的源電極4和漏電極5的化合物半導體堆結構2的表面上形成作為第一絕緣膜6的氮化硅膜。即，形成作為第一絕緣膜6的氮化硅膜以覆蓋化合物半導體堆結構2的表面。
[0041]這里，具有良好絕緣特性的化學計量氮化硅膜被形成為第一絕緣膜6。為此，例如，在如下膜產生條件下沉積作為材料的硅烷和氮，從而形成厚度為例如50nm的氮化硅膜:氣體流速為SiH4/N2=大約2.5sccm/大約500sccm,壓力為大約1000mTorr,膜產生溫度為大約3000C以及RF功率為大約50W。發(fā)現(xiàn)如此形成的氮化硅膜的折射率(對633nm波長的光的折射率)接近2.0。使用橢圓對稱法測量折射率。由于氮化硅膜的折射率是2.0或接近2.0(即，在大于1.9且小于2.1的范圍內)，因此氮化硅膜基本上在化學計量方面是適當?shù)模?，N/Si比是4/3。即，形成具有良好絕緣特性的目標化學計量氮化硅膜。
[0042]接下來，如圖2F所示，通過例如等離子化學氣相沉積(PCVD)在第一絕緣膜6上形成導電膜7。即，在第一絕緣膜6的表面上形成導電膜7。
[0043]這里，導電氮化硅膜(導電SiN膜；弱導電膜)被形成為導電膜7。為此，例如，在如下膜產生條件下沉積作為材料的硅烷和氮，從而形成厚度為例如2nm的導電氮化硅膜:氣體流速為SiH4/N2=大約3.0sccm/大約500sccm,壓力為大約1000mTorr,膜產生溫度為大約300°C以及RF功率為大約50W。發(fā)現(xiàn)如此形成的導電氮化硅膜的折射率(對633nm波長的光的折射率)接近2.3。使用橢圓對稱法來測量折射率。此外，這些導電氮化硅膜是具有不小于2.3的折射率并且還呈現(xiàn)出弱導電特性的富硅氮化硅膜。即，形成了目標導電氮化硅膜。
[0044] 在本實施例中，如上所述，在提供SiH4作為Si材料氣體以形成化學計量氮化硅膜時形成第一絕緣膜6，并且在增加作為Si材料氣體的SiH4的流速以形成具有較高折射率和較低N/Si比的富硅導電氮化硅膜時形成導電膜7。在該情況下，可容易地形成導電膜7。
[0045]接下來，如圖2G所示，形成具有開口的抗蝕劑圖案14，該開口包括(懸掛柵電極3的)柵上部分形成安排區(qū)域且大于(例如，大出約0.2μπι)該形成安排區(qū)域。例如，將抗蝕齊U (由住友化學株式會社制造的PF1-32)施加到整個表面上；然后，施加UV線以對包括(懸掛柵電極3的)柵上部分形成安排區(qū)域且比該形成安排區(qū)域大出約0.2 μ m的區(qū)域進行曝光(photoexpose)；以及利用顯影溶液(由東京應化工業(yè)株式會社制造的顯影溶液NMD-W)對潛在圖案進行顯影以形成具有開口的抗蝕劑圖案14，該開口包括(懸掛柵電極3的)柵上部分形成安排區(qū)域并且比該形成安排區(qū)域大出約0.2 μ m。
[0046]接下來，如圖2H所示，通過例如以SF6作為蝕刻氣體的干蝕刻、同時使用抗蝕劑圖案14作為掩模來處理導電膜7，以去除包括(懸掛柵電極3的)柵上部分形成安排區(qū)域并且比該形成安排區(qū)域大出約0.2μ m的區(qū)域中的導電膜7。此后，利用剝離液(releaseliquid)去除抗蝕劑圖案14。
[0047]接下來，如圖21所示，形成柵極開口形成抗蝕劑圖案15。例如，將抗蝕劑(由住友化學株式會社制造的PF1-32)施加到整個表面上；然后，施加UV線以對柵開口形成區(qū)域(例如，長度為大約600nm)進行曝光；以及利用顯影溶液(由東京應化工業(yè)株式會社制造的顯影溶液NMD-W)對潛在圖案進行顯影以在柵開口形成區(qū)域中形成具有開口的柵極開口形成抗蝕劑圖案15。柵開口也將稱為細柵開口或肖特基柵電極形成開口。
[0048]在使用柵開口形成抗蝕劑圖案15作為掩模時，以例如SF6作為蝕刻氣體對作為第一絕緣膜6的氮化硅膜進行干蝕刻，以形成長度為例如大約600nm (開口寬度:大約600nm)的柵開口 6A。此后，利用剝離液去除柵開口形成抗蝕劑圖案15。
[0049]接下來，如圖2J所示，形成包括下部抗蝕劑層16A (由微化公司(美國)制造的PMGI)和上部抗蝕劑層16B (由住友化學株式會社制造的PFI32-A8)的多層抗蝕劑16 (在所示出的情況下，兩層抗蝕劑)；以及以諸如UV線的輻射來照射抗蝕劑并且以顯影溶液(由東京應化工業(yè)株式會社制造的顯影溶液NMD-W)對該抗蝕劑進行顯影，以在上部抗蝕劑層16B中形成長度為例如1.5μπι (開口寬度:1.5μπι)的開口 16ΒΧ。在上部抗蝕劑層16Β的顯影期間對下部抗蝕劑層16Α進行側面蝕刻，并且形成具有遮蓬(canopy)形狀的多層抗蝕劑16。
[0050]接下來，如圖2K所示，在使用遮蓬形狀的多層抗蝕劑16作為掩模時，將柵金屬17(N1:厚度為例如大約10nm/Au:厚度為例如大約300nm)沉積到整個表面上。為了圖示方便，沒有示出沉積在上部抗蝕劑層16B上的柵金屬17。
[0051]接下來，通過利用熱有機溶劑進行剝離來去除多層抗蝕劑16和不期望的柵金屬17。因此，如圖2L所示，在GaN表面層11上形成柵電極3。
[0052]此后，盡管未示出，執(zhí)行形成諸如層間絕緣膜、接觸孔和各種導線的部件的步驟，從而完成半導體裝置。
[0053]如上所述，根據(jù)本實施例的半導體裝置和用于制造該半導體裝置的方法在可通過降低由于存在于第一絕緣膜6的表面上的阱捕獲電子導致的漏電流減小而充分減少電流崩塌方面是有利的。即，可有利地實現(xiàn)具有良好電流崩塌特性的半導體裝置。
[0054]當通過上述制造方法實際制造具有以上結構的半導體裝置時，與沒有導電膜7的半導體裝置相比，經由導電膜7快速釋放第一絕緣膜6的表面上所捕獲的電子，并且顯著減少了電流崩塌現(xiàn)象。即，如圖3B所示的脈沖IV特性所表明的，在沒有導電膜7的半導體裝置中發(fā)生了電流崩塌現(xiàn)象。相比之下，如圖3A所示的脈沖IV特性所表明的，如上所述包括導電膜7的半導體裝置呈現(xiàn)出電流崩塌現(xiàn)象顯著減少。在圖3A和圖3B中，虛線表示低電壓施加期間的電流-電壓特性(漏電流-漏電壓特性)，并且實線表示高電壓施加期間的電流-電壓特性(漏電流-漏電壓特性)。
[0055]盡管以上實施例中的導電膜7被示出為相對于柵電極3設置在兩側(即，漏電極5側和源電極4側)，但是配置不限于此，而是可以是使得例如導電膜7相對于柵電極3僅設置在漏電極5側，如圖4所示。S卩，導電膜7可被設置成僅從柵電極3附近(在所示出的情況下，漏電極側柵上端部)延伸到漏電極5的表面的頂部。由于在柵電極端與漏電極端之間施加了強電場，因此這樣的配置滿足了目的，并且電子更可能變得在相對于柵電極3在漏電極5側的第一絕緣膜6的表面處被捕獲。該配置將被稱為第一變型例。替選地，例如，導電膜7可不延伸到漏電極5和源電極4的表面的頂部以覆蓋漏電極5和源電極4。例如，導電膜7可僅設置在柵電極3與漏電極5之間以及柵電極3與源電極4之間。即，導電膜7可被設置為從柵電極3附近延伸到漏電極5和源電極4附近。此外，替選地，例如，導電膜7可僅設置在柵電極3與漏電極5之間。S卩，導電膜7可被設置為僅從柵電極3附近延伸到漏電極5附近。
[0056]在上述實施例中，例如，如圖5所示，可另外設置第二絕緣膜18以覆蓋第一絕緣膜6和導電膜7。該配置將被稱為第二變型例。例如，可設置諸如SiN膜的第二絕緣膜18以覆蓋整個表面(即，第一絕緣膜6、導電膜7和柵電極3)。以此方式，可改進諸如防潮性的特性的可靠性。在該情況下，如圖5中的虛線所示，可在第二絕緣膜18的表面上設置導電膜19。盡管該配置被示為上述實施例的變型例，但是該配置也可被應用作為第一變型例的變型例。即，在導電膜7相對于柵電極3僅設置在漏電極5側的半導體裝置(參見圖4)中，可設置覆蓋第一絕緣膜6和導電膜7的第二絕緣膜18。
[0057]在上述實施例中，場板可被設置成使得場板的至少一部分位于柵電極3與漏電極5之間。例如，可設置覆蓋第一絕緣膜6和導電膜7的第二絕緣膜18，并且可在第二絕緣膜18上設置電位與源相同的源場板，以使得源場板的端部在柵電極3與漏電極5之間位于上方。
[0058]盡管在上述實施例中使用了懸掛柵電極3，但是柵電極3不限于此，而是可以是例如如圖6所示的T形柵電極3X。在這樣的情況下，可實現(xiàn)呈現(xiàn)諸如高頻特性的良好特性的半導體裝置。這樣的配置將被稱為第三變型例。該T形柵電極3X具有設置在柵開口 6A中并且向上延伸超過第一絕緣膜6的細柵部分3XA (第一部分)和在細柵部分3XA上方朝向源電極4和漏電極5延伸且與第一絕緣膜6的表面無接觸地設置的柵上部分3XB (第二部分)。在該情況下，導電膜7可適當?shù)卦O置在第一絕緣膜6的表面上的包括在柵上部分3XB下方得到的區(qū)域的區(qū)域中。即，導電膜7可被適當?shù)卦O置成從T形柵電極3X的細柵部分3XA附近延伸到漏電極5側和源電極4側。例如，導電膜7可延伸到距離細柵部分3XA大約
0.1ym的位置。具有這樣的T形柵電極3X的半導體裝置在T形柵電極3X的柵上部分3XB與導電膜7和第一絕緣膜6之間具有間隔。盡管該配置被示為上述實施例的變型例，但是該配置也可被應用作為第一變型例的變型例。即，T形柵電極3X可用在導電膜7相對于柵電極3僅設置在漏電極5側的半導體裝置(參見圖4)中。此外，以上配置可被應用作為第二變型例的變型例。即，T形柵電極3X可用在設置第二絕緣膜18以覆蓋第一絕緣膜6和導電膜7的半導體裝置(參見圖5)中。[0059]上述實施例中的結構是柵電極3與化合物半導體堆結構2的表面(在所示出的情況下，GaN表面層11的表面)為肖特基接觸的肖特基結構。然而，該結構不限于此，而是可以是例如金屬-絕緣體-半導體(MIS)結構，在該結構中，化合物半導體堆結構2的整個表面覆蓋有諸如SiN膜、Al2O3膜、AlN膜或HfO2膜的絕緣膜，并且柵電極3設置在絕緣膜上。盡管該配置被示為上述實施例的變型例，但是該配置也可被應用作為第一變型例至第三變型例中的任意變型例的變型例。即，在這些變型例中可采用MIS結構。
[0060]盡管作為示例，上述實施例中的半導體基板I是SiC基板，但是半導體基板I不限于此，而是可以是任意其它基板，例如，諸如藍寶石基板、Si基板和GaN基板的半導體基板。此外，基板不限于半絕緣基板，并且可以是例如η型導電基板或P型導電基板。
[0061]此外，上述實施例中的源電極4、漏電極5和柵電極3的層結構是示例而不是限制性的。也可使用其它層結構。例如，上述實施例中的源電極4、漏電極5和柵電極3可具有單層結構或多層結構。此外，上述實施例中的用于形成源電極4、漏電極5和柵電極3的方法僅是示例，并且可通過任意其它方法形成這些層。
[0062]上述實施例中構成GaN-HEMT的化合物半導體堆結構2不限于上述結構，并且可以是任意結構，只要該結構至少包括GaN電子轉移層和AlGaN電子提供層即可。例如，表面層可以是包括其它材料的層，或者可以是多層結構。此外，例如，化合物半導體堆結構2可沒有表面層。此外，電子提供層不限于AlGaN，并且可以是包括AlGaN、InAlN和Al InGaN中的任意一個的任意電子提供層。
[0063]盡管上述實施例中構成半導體裝置的化合物半導體堆結構2包括GaN化合物半導體材料，但是材料不限于此。例如，化合物半導體堆結構2可包括InP化合物半導體材料。在該情況下，例如，化合物半導體堆結構2可以是緩沖層、InGaAs電子轉移層、InAlAs電子提供層、InP蝕刻停止層和InGaAs低阻層順序地堆疊在半絕緣InP基板上的結構。如在該情況下一樣，化合物半導體堆疊結構2不限于此，只要該結構至少包括電子轉移層和電子提供層即可。例如，可使用可構成場效應晶體管(諸如化合物半導體場效應晶體管)的任意化合物半導體堆結構。
[0064]在上述實施例中，柵凹部(gate recess)可設置在化合物半導體堆結構2中，并且柵電極3可設置在該柵凹部中。
[0065][第二實施例]
[0066]接下來，將參照圖7描述根據(jù)第二實施例的電源裝置。
[0067]本實施例中的電源裝置包括根據(jù)第一實施例和上述變型例的任意半導體裝置(HEMT)0
[0068]如圖7所示，電源裝置包括高電壓主電路(高電壓電路)21、低電壓輔助電路(低電壓電路)22和布置在主電路21與輔助電路22之間的變壓器23。
[0069]主電路21包括交流電源24、所謂的整流橋(bridge rectifier)電路25和多個(在所示出的情況下為四個)開關元件26a、26b、26c和26d。此外，整流橋電路25具有開關元件26e。輔助電路22包括多個(在所示出的情況下為三個)開關元件27a、27b和27c。
[0070]在本實施例中，主電路21的開關兀件26a、26b、26c、26d和26e是根據(jù)第一實施例和上述變型例中的任意一個的半導體裝置(HEMT)。另一方面，輔助電路22的開關元件27a、27b和27c是具有硅的常見MIS-FET。[0071 ] 在本實施例的電源裝置中，根據(jù)第一實施例和上述變型例中的任意一個的半導體裝置(HEMT )應用于高電壓電路21。因此，電源裝置有利地實現(xiàn)了高可靠性。
[0072][第三實施例]
[0073]接下來，將參照圖8描述根據(jù)第三實施例的高頻放大器。
[0074]本實施例中的高頻放大器包括根據(jù)第一實施例和上述變型例的半導體裝置(HEMT)中的任意半導體裝置(HEMT)。
[0075]如圖8所示，高頻放大器包括數(shù)字預失真電路31、混合器32a和32b以及功率放大器33。功率放大器可被簡稱為放大器。數(shù)字預失真電路31對輸入信號的非線性失真進行補償?；旌掀?2a和32b對交流信號和非線性失真已被補償?shù)妮斎胄盘枅?zhí)行混合。功率放大器33對與交流信號混合的輸入信號進行放大，并且包括根據(jù)第一實施例和上述變型例的半導體裝置(HEMT)中的任意半導體裝置(HEMT)。
[0076]在圖8中，高頻放大器被配置成使得輸出側的信號可在混合器32b與交流信號混合，并且可通過例如開關的切換而被傳送到數(shù)字預失真電路31。
[0077]在本實施例的高頻放大器中，根據(jù)第一實施例和上述變型例中的任意一個的半導體裝置(HEMT)被應用于功率放大器33。因此，高頻放大器有利地實現(xiàn)了高可靠性。
[0078]本文中所闡述的所有示例和條件語言旨在用于幫助讀者理解本發(fā)明和本發(fā)明人為推進現(xiàn)有技術而貢獻的構思的教導目的，并且應被解釋為不限于這樣具體闡述的示例和條件，并且說明書中的這樣的示例的組織與示出本發(fā)明的優(yōu)勢和劣勢無關。盡管已詳細描述了本發(fā)明的實施例，但是應理解，可以在不背離本發(fā)明的精神和范圍的情況下對其進行各種改變、替換和變更。
【權利要求】
1.一種半導體裝置，包括: 化合物半導體堆結構，包括堆疊在半導體基板之上的多個化合物半導體層； 第一絕緣膜，覆蓋所述化合物半導體堆結構的表面；以及 導電膜，設置在所述第一絕緣膜的表面上。
2.根據(jù)權利要求1所述的半導體裝置，其中， 所述第一絕緣膜是氮化硅膜；以及 所述導電膜是導電氮化硅膜。
3.根據(jù)權利要求1所述的半導體裝置，其中， 所述第一絕緣膜是對633nm波長的光的折射率為2.0或接近2.0的化學計量氮化硅膜；以及 所述導電膜是對633nm波長的光的折射率不小于2.3的導電氮化娃膜。
4.根據(jù)權利要求1所述的半導體裝置，還包括: 第二絕緣膜，覆蓋所述第一絕緣膜和所述導電膜。
5.根據(jù)權利要求1所述的半導體裝置，還包括: 柵電極，設置在所述化合物半導體堆結構上方；以及 源電極和漏電極，設置在兩側，其中，所述柵電極介于所述源電極與所述漏電極之間，其中， 所述導電膜相對于所述柵電極設置在漏電極側。
6.根據(jù)權利要求1所述的半導體裝置，還包括: 柵電極，設置在所述化合物半導體堆結構上方；以及 源電極和漏電極，設置在兩側，其中，所述柵電極介于所述源電極與所述漏電極之間，其中， 所述導電膜相對于所述柵電極設置在漏電極側和源電極側。
7.根據(jù)權利要求1所述的半導體裝置，還包括: 柵電極，設置在所述化合物半導體堆結構上方；以及 源電極和漏電極，設置在兩側，其中，所述柵電極介于所述源電極與所述漏電極之間，其中， 所述第一絕緣膜具有柵電極形成開口，所述柵電極具有第一部分和第二部分，所述第一部分設置在所述柵電極形成開口中，所述第二部分設置在所述第一部分上以便朝向所述源電極和所述漏電極延伸并且與所述第一絕緣膜的表面接觸；以及其中， 所述導電膜設置在所述第一絕緣膜的表面的除布置有所述第二部分的區(qū)域和布置有所述第二部分的區(qū)域附近的區(qū)域之外的區(qū)域上。
8.根據(jù)權利要求1所述的半導體裝置，還包括: 柵電極，設置在所述化合物半導體堆結構上方；以及 源電極和漏電極，設置在兩側，其中，所述柵電極介于所述源電極與所述漏電極之間，其中， 所述第一絕緣膜具有柵電極形成開口，所述柵電極具有第一部分和第二部分，所述第一部分設置在所述柵電極形成開口中并且向上延伸超過所述第一絕緣膜，所述第二部分在所述第一部分上方朝向所述源電極和所述漏電極延伸并且被設置為不與所述第一絕緣膜的表面接觸，以及其中， 所述導電膜設置在所述第一絕緣膜的表面的包括在所述第二部分下方得到的區(qū)域的區(qū)域上。
9.一種用于制造半導體裝置的方法，包括: 通過在半導體基板之上堆疊多個化合物半導體層來形成化合物半導體堆結構； 形成第一絕緣膜以覆蓋所述化合物半導體堆結構的表面；以及 在所述第一絕緣膜的表面上形成導電膜。
10.根據(jù)權利要求9所述的用于制造半導體裝置的方法，其中， 形成所述第一絕緣膜包括在提供SiH4作為Si材料氣體時形成氮化硅膜；以及形成所述導電膜包括在與形成所述第一絕緣膜期間的流速相比增加SiH4的流速時形成導電氮化娃膜。
11.根據(jù)權利要求9所述的用于制造半導體裝置的方法，還包括: 形成第二絕緣膜以覆蓋所述第一絕緣膜和所述導電膜。
12.一種電源裝置，包括: 變壓器；以及 高電壓電路和低電壓電路，所述高電壓電路與所述低電壓電路之間布置有所述變壓器，所述高電壓電路包括晶體管，所述晶體管包括: 化合物半導體堆結構，包括堆疊在半導體基板之上的多個化合物半導體層， 第一絕緣膜，覆蓋所述化合物半導體堆結構的表面，以及 導電膜，設置在所述第一導電膜的表面上。
13.—種高頻放大器，包括: 放大器，被配置成對輸入信號進行放大，所述放大器包括晶體管，所述晶體管包括: 化合物半導體堆結構，包括堆疊在半導體基板之上的多個化合物半導體層， 第一絕緣膜，覆蓋所述化合物半導體堆結構的表面，以及 導電膜，設置在所述第一絕緣膜的表面上。
【文檔編號】H01L21/335GK103943675SQ201310657098
【公開日】2014年7月23日 申請日期:2013年12月6日 優(yōu)先權日:2013年1月17日
【發(fā)明者】牧山剛三 申請人:富士通株式會社