具有超陡逆行阱的體鰭片fet及其制造方法
【專利摘要】本發(fā)明涉及具有超陡逆行阱的體鰭片F(xiàn)ET及其制造方法。一種用于在體襯底中形成鰭片晶體管的方法包括在體襯底上形成超陡逆行阱（SSRW）。阱包括在未摻雜層下形成的第一導電類型摻雜劑的摻雜部分。在未摻雜層上生長的鰭片材料。從鰭片材料形成鰭片結構，并且鰭片材料是未摻雜的或者摻雜的。鄰近鰭片結構提供源極和漏極區(qū)域以形成鰭片場效應晶體管。
【專利說明】具有超陡逆行阱的體鰭片F(xiàn)ET及其制造方法
【技術領域】
[0001]本發(fā)明涉及半導體制造，更具體地，涉及具有逆行摻雜阱以減少或避免在體襯底中形成的鰭片F(xiàn)ET中的穿通效應的器件和方法。
【背景技術】
[0002]穿通效應是在金屬氧化物場效應晶體管(MOSFET)中的源極和漏極區(qū)域之間發(fā)生的寄生泄漏電流。因為在漏極和源極區(qū)域之間存在寄生電流路徑，金屬氧化物半導體(MOS)晶體管的泄漏電流可能增加。在體MOSFET中存在這樣的寄生路徑，例如，在源極和漏極之間，但是在柵極下面更深處的區(qū)域中。因為電路位于遠離柵極的體中，所以此部分泄漏電流很難被柵極控制。此寄生電流疊加到亞閾值漏電流上導致功率損耗的增加。
[0003]在絕緣體上硅(SOI)襯底上構建的鰭片場效應晶體管(鰭片F(xiàn)ET)具有基本減少了穿通效應的優(yōu)點，因為掩埋氧化物的存在將鰭片底部處的漏極到源極耦合最小化。然而，在體襯底中，在鰭片下面的區(qū)域中穿通效應很明顯。一種減少穿通效應的方法是增加整個體襯底的摻雜水平。作為結果，漏極和源極耗盡區(qū)域將變得更小并且將不會建立寄生電流路徑。然而，此襯底的摻雜在后續(xù)處理期間向上擴散到鰭片，導致鰭片在鰭片的底部處具有比頂部更高的閾值電壓。為了抵消這一點，鰭片可以是錐形的(底部比頂部更寬)以在整個鰭片高度內保持基本均勻的閾值電壓。另外，向上到鰭片的隨機摻雜劑擴散會導致閾值電壓(Vt)變化。一個較佳備選是防止穿通、保持在整個鰭片高度內的均勻的閾值并且避免Vt波動。

【發(fā)明內容】

[0004]一種采用體襯底形成鰭片晶體管的方法，包括在體襯底中或者上形成超陡逆行阱(SSRW)，所述阱包括第一導電類型摻雜劑的摻雜部分并且在所述體襯底中在未摻雜層下形成，所述SSRW在對應于鰭片結構的位置之下形成；在所述未摻雜層上生長鰭片材料；從所述鰭片材料形成所述鰭片結構；在所述鰭片結構上形成柵極結構；以及形成鄰近所述鰭片結構的源極和漏極區(qū)域以形成鰭片場效應晶體管。
[0005]另一種用體襯底形成鰭片晶體管的方法，包括:在所述體襯底上生長延伸區(qū)域；在所述體襯底中形成窄溝槽隔離區(qū)域以分離器件區(qū)域；掩蔽第一器件區(qū)域以在所述延伸區(qū)域中形成第一超陡逆行阱(SSRW)，所述第SSRW包括在所述延伸區(qū)域的未摻雜部分之下的摻雜部分；不掩蔽所述第一器件區(qū)域并且掩蔽第二器件區(qū)域以形成第二 SSRW，所述第二SSRW包括在所述延伸區(qū)域的未摻雜部分之下的摻雜部分，其中在所述第二 SSRW中的摻雜與所述第一 SSRW的極性相反；不掩蔽所述第二器件區(qū)域；在所述第一和第二 SSRW上生長鰭片材料；從所述鰭片材料形成鰭片結構，所述鰭片材料在各自的器件區(qū)域中摻雜有導電類型與在各自的鰭片結構下的所述SSRW的摻雜劑相反的摻雜劑；在所述鰭片結構上形成柵極疊層；以及形成鄰近所述鰭片結構的源極和漏極區(qū)域以形成N-型和P-型鰭片場效應晶體管。[0006]一種具有用體襯底形成的鰭片晶體管的器件，包括超陡逆行阱(SSRW)，在體襯底上或中形成，所述阱包括在未摻雜層下的第一導電類型摻雜劑的摻雜部分，所述摻雜部分包括高摻雜接地面(ground plane);在SSRW上從鰭片材料形成鰭片結構,在鰭片結構上形成柵極疊層，以及形成鄰近所述鰭片結構的源極和漏極區(qū)域以形成鰭片場效應晶體管。
[0007]另一種具有用體襯底形成的鰭片晶體管的器件，包括體襯底，在體襯底上形成的延伸區(qū)域以及在體襯底中形成的窄溝槽隔離區(qū)域以分離器件區(qū)域。第一器件區(qū)域包括在所述延伸區(qū)域中的第一超陡逆行阱(SSRW)，所述第一 SSRW包括在所述延伸區(qū)域的未摻雜部分之下的摻雜部分。第二器件區(qū)域包括第二 SSRW，所述第二 SSRW包括在所述延伸區(qū)域的未摻雜層之下的摻雜部分，其中在所述第二 SSRW中的摻雜與所述第一 SSRW的極性相反。以鰭片材料形成的鰭片結構，所述鰭片材料在各自的器件區(qū)域中摻雜有導電類型與在各自的鰭片結構之下的所述SSRW的摻雜劑相反的摻雜劑。柵極疊層在所述鰭片結構上形成。源極和漏極區(qū)域鄰近所述鰭片結構形成以形成N-型和P-型鰭片場效應晶體管。
[0008]聯(lián)系附圖閱讀下列對示出的實施例的詳細描述，將明白這些和其它特征以及優(yōu)點。
【專利附圖】

【附圖說明】
[0009]參考隨后的附圖，在下列優(yōu)選實施例的詳細描述中，提供了本發(fā)明的細節(jié):
[0010]圖1示出了根據(jù)本原理的具有含有兩個擴散阻擋層的超陡逆行阱(SSRW)的鰭片F(xiàn)ET器件的部分截面圖；
[0011]圖2示出了根據(jù)本原理的具有在NFET中的鰭片下面形成的超陡逆行阱(SSRW)的鰭片F(xiàn)ET器件的部分截面圖；
[0012]圖3示出了根據(jù)本原理的具有在PFET中的鰭片下面形成的超陡逆行阱(SSRW)的鰭片F(xiàn)ET器件的部分截面圖；
[0013]圖4示出了根據(jù)本原理的具有其上形成的延伸區(qū)域的襯底的截面圖；
[0014]圖5是根據(jù)本原理的具有形成為分離器件區(qū)域的淺溝槽隔離材料的圖4的襯底的截面圖；
[0015]圖6為示出了根據(jù)本原理的掩蔽第一器件區(qū)域以摻雜在另一器件區(qū)域中的阱的圖5的襯底的截面圖；
[0016]圖7為示出了根據(jù)本原理的掩蔽另一器件區(qū)域以摻雜在第一器件區(qū)域中的阱的圖6的襯底的截面圖；
[0017]圖8為示出了根據(jù)本原理的從頂表面除去淺溝槽材料并且活化退火以活化阱中的摻雜劑的圖7的襯底的截面圖；
[0018]圖9為示出了根據(jù)本原理形成的可選的蝕刻停止層的圖8的襯底的截面圖；
[0019]圖10為示出了根據(jù)本原理生長的鰭片材料的圖9的襯底的截面圖；
[0020]圖11為示出了根據(jù)本原理在鰭片材料中蝕刻的鰭片的圖10的襯底的截面圖；以及
[0021]圖12為示出了形成根據(jù)本原理的具有SSRW的半導體器件的步驟的框圖。
【具體實施方式】[0022]根據(jù)本發(fā)明，提供了用于減小或者避免穿通效應、閾值電壓波動以及在體襯底鰭片場效應晶體管(鰭片F(xiàn)ET)中的問題的器件和方法。在特定的可用實施例中，在襯底中在鰭片下面形成超陡逆行阱(SSRW)。SSRW可以用于平面體器件背景中以改善暈(halo)設計的漏極感應勢壘降低(DIBL)并且減輕隨機摻雜劑波動的影響。
[0023]在鰭片F(xiàn)ET中，DIBL主要受鰭片厚度和除了在鰭片底部附近(最靠近襯底)之外的柵極介質厚度的影響。因此，SSRW對防止鰭片底部處的穿通特別有效。SSRW還減輕導致沿鰭片高度的閾值電壓(Vt)的變化的摻雜劑進入鰭片的擴散，其導致整個鰭片高度的較低的有效利用。另外，SSRW結構防止由摻雜劑擴散進入鰭片而導致的隨機摻雜劑波動。
[0024]應該明白，本發(fā)明將關于具有襯底的給定的示例性架構來描述，其可以包括使用半導體晶片，然而，其它架構、結構、襯底材料以及工藝特點和步驟可以在本發(fā)明的范圍內變化。
[0025]還應該明白，當元件，如層、區(qū)域或者襯底稱為在另一個元件“上”或者“上面”時，其可以直接在另一個元件上或者還可以存在間隔元件。相比之下，當元件被稱為“直接在另一個元件上”或者“直接在另一個元件上面”時，不存在間隔元件。還應該明白，當元件稱為與另一個元件“連接”或者“耦合”時，其可以直接連接或者耦合到另一個元件或者可以存在間隔元件。相比之下，當元件被稱為“直接連接”或者“直接耦合”到另一個元件時，不存在間隔元件。
[0026]根據(jù)本發(fā)明的實施例可以包括用于集成電路芯片的設計，芯片設計以圖形計算機程序語言創(chuàng)造并且存儲在計算機存儲介質中(例如，硬盤、磁帶、物理硬盤驅動器或者如存儲存取網(wǎng)絡中的虛擬硬盤驅動器)。如果設計者不制造芯片或者用于制造芯片的光刻掩模，設計者可通過物理方式(例如，通過提供存儲介質存儲的設計的副本)或者電學(例如通過互聯(lián)網(wǎng))直接或者間接地將產(chǎn)生的設計傳輸?shù)竭@樣的實體。然后，存儲的設計轉換為合適的格式(例如，⑶SII)用于光刻掩模的制造，其典型地包括所考慮的在晶片上形成的芯片設計的多個副本。利用光刻掩模限定將被蝕刻或者處理的晶片區(qū)域(和/或其上的層)。
[0027]如這里描述的方法可以用在集成電路芯片的制造中。最終的集成電路芯片可以未加工的形式(即，作為具有在其上形成的多個結構的單個撓性襯底)，作為裸芯片，或者以封裝形式中由制造者分布。在后一種情況中，芯片安裝在單芯片封裝(例如，塑料載體，具有附著到主板上或者其它高級別載體的引線)或者多芯片封裝(流入，具有任一表面或者兩個表面的互連或者掩埋互連的陶瓷載體)中。在任意情況中，隨后芯片與其它芯片、分立電路元件和/或其它信號處理器件集成，作為(a)如主板的中間產(chǎn)品或者(b)最終產(chǎn)品的一部分。最終產(chǎn)品可以是包括集成電路芯片的任意產(chǎn)品，范圍從玩具和其它低端應用到具有顯示器、鍵盤或者其它輸入器件和中央處理器的先進計算機產(chǎn)品。
[0028]在本發(fā)明的說明書中的參考本發(fā)明原理的“一個實施例”或者“實施例”及其它變化表示結合實施例描述的特定的特征、結構、特征等等，被包括在本發(fā)明原理的至少一個實施例中。因此，短語“在一個實施例中”或者“在實施例中”的出現(xiàn)以及在整個說明書的不同地方出現(xiàn)的任意其它變化不必都指相同的實施例。
[0029]應該明白，隨后的和/或”以及“至少一個”中的任一個例如在“A/B”、“A和/或B”和“A和B中的至少一個”中的使用，指僅包括第一列表選項(A)或者僅選擇第二列表選項(B)或者選擇兩種選擇(A和B)。如另一個實例，在“A、B和/或C”以及“A、B和C中的至少一個”的情況中，這樣的短語指僅包括第一列表選項(A)或者僅選擇第二列表選項(B)或者僅選擇第三列表選項(C)或者僅選擇第一和第二列表選項(A和B)，或者僅選擇第一和第三列表選項(A和C)或者僅選擇第二和第三列表選項(B和C)或者選擇所有三種選擇(A和B和C)。對于所列出的多個項，這可以延伸，如本領域的或者相關技術的技術人員容易理解的。
[0030]現(xiàn)在參考附圖，其中類似的標號表示相同或者相似的元件并且從圖1開始，根據(jù)一個實施例示出了半導體器件結構100。結構100包括鰭片F(xiàn)ET，同樣也可以使用其它結構，并且具體地，在體平面襯底上形成的結構。結構100包括襯底102，其可以是從半導體晶片切割形成或者可以形成為晶片上的單獨的器件或者器件組。優(yōu)選襯底102包括如硅的單晶材料，然而，可以使用其它半導體材料，包括但不僅限于SiGe、SiC、GaAs、InP> InGaAs等。
[0031]在優(yōu)選可用實施例中，使用單晶Si作為襯底102。在襯底102中或者上形成超陡逆行阱(SSRW) 109。在一個實施例中，使用外延生長工藝形成SSRW109以延伸襯底102并且保持襯底102的單晶結構。在另一個實施例中，可以用例如C或者其它摻雜劑摻雜襯底102以形成SSRW區(qū)域109。
[0032]SSRW109可以包括梯度摻雜區(qū)域。這些摻雜區(qū)域可以包括擴散阻擋區(qū)域104、擴散阻擋區(qū)域108和接地面區(qū)域106?？梢杂上嗤幕A材料形成SSRW109并且在其整個深度上進行不同的摻雜以形成不同區(qū)域。在一個實施例中，SSRW109可以包括SiC基礎材料，其在降低摻雜劑擴散方面特別有用。接地面106可以包括高摻雜區(qū)域而擴散阻擋層104和108可以包括未摻雜或者低摻雜SiC或者可以包括包含不同摻雜劑水平和類型的其它材料。
[0033]在此公開中，高摻雜意味著具有IO18載流子/cm3到102°載流子/cm3或更大的摻雜劑濃度。可以在襯底102上形成未摻雜(極低摻雜)層110作為襯底延伸的一部分。如這里描述的未摻雜層包括沒有摻雜劑區(qū)域或者具有摻雜劑濃度為IO17載流子/cm3或更少的極低摻雜的區(qū)域。層110可以形成或者包括蝕刻停止層并且優(yōu)選被外延生長以提供晶體/單晶結構。層Iio可以包括例如SiGe或者其它合適的材料。層110可以作為襯底延伸的一部分形成或者可以包括與SSRW109的層的材料不同的材料。
[0034]在襯底102中或者在襯底102上，在鰭片112下面提供SSRW109的摻雜。在一個實施例中，通過用原位或者注入摻雜向襯底102或者通過外延生長形成的延伸襯底(109)(例如，SiC)中注入摻雜劑形成SSRW109。接地面106是高摻雜的并且在鰭片112的下表面下面構建為少量nm (例如，2nm-20nm)以終結從漏極116發(fā)射的場線。接地面106明顯降低了穿通。在鰭片(112)底和接地面106之間的襯底102的區(qū)域(例如，層108和/或110)基本未摻雜。因此，防止了穿通并且通過層108和110的間隔未摻雜區(qū)域降低了摻雜劑從接地面106向鰭片112的擴散。從接地面106到鰭片112的摻雜可以是未摻雜或者極低摻雜的襯底102材料。然而，在本實施例中，通過在鰭片112和接地面106之間提供包括SiC的層108和包括SiGe的層110進一步減輕了擴散。
[0035]防止摻雜劑擴散進入鰭片112減輕了與摻雜劑在鰭片112中的空間分布有關的沿鰭片高度的閾值變化問題和摻雜劑波動以及離散摻雜劑效應的影響?？梢愿鶕?jù)由結構100形成的鰭片F(xiàn)ET的導電性，用B或者P摻雜接地面106。在平面體技術中，B和P對于此應用特別有用，因為這些材料在SiC中的擴散非常慢并且B在SiGe中的擴散非常慢?？梢允褂闷渌鼡诫s劑以及其它襯底材料。[0036]結構100的鰭片F(xiàn)ET包括分別通過介質材料118和120與鰭片112隔離的漏極116和源極114。鰭片112可以未摻雜或者被摻雜以提供期望的閾值電壓。柵極疊層125包括直接在鰭片112頂部之上形成的柵極介質124、柵極導體122和間隔物126。以虛線示出柵極疊層125，因為柵極疊層125 —般地相對于部分截面圖偏移到在頁面的內部或者外部。
[0037]鰭片112、源極114和漏極116可以包括外延生長硅或者其它晶體/單晶材料?？梢杂善渌牧闲纬稍礃O114和漏極116，例如摻雜多晶硅、金屬或者其它導體或者半導電介質。還可以作為鰭片結構形成源極114和漏極116
[0038]參考圖2，根據(jù)另一個實施例示出了另一個半導體器件結構200。結構200包括在體平面襯底202上形成的N-型鰭片F(xiàn)ET(NFET)。優(yōu)選襯底202包括諸如硅的單晶材料，然而，可以使用其它半導體材料，包括但不僅限于SiGe、SiC、GaAs、InP> InGaAs等。
[0039]在優(yōu)選可用實施例中，使用單晶Si作為襯底202。在襯底202中或者上形成超陡逆行阱(SSRW) 204。在一個實施例中，使用外延生長工藝形成SSRW204以延伸襯底202并且保持襯底202的單晶結構。
[0040]SSRW204形成接地面區(qū)域。在一個實施例中，SSRW204可以包括SiGe基礎材料，其在降低摻雜劑擴散方面特別有用。SSRW204用P型摻雜劑以及特別地B高摻雜。襯底202的部分210 (例如，S1、SiC等等)是未摻雜或者低摻雜或者可以包括包含不同摻雜劑水平或者類型的其它材料。部分210可以包括SiC以提供更有效的擴散阻擋并且作為用于形成鰭片212的蝕刻停止層。在一些實施例中，可以在襯底202上形成未摻雜蝕刻停止層。蝕刻停止層還可以包括例如SiGe或者其它合適的材料。
[0041]可以在Si襯底202上外延生長SiGe并且原位摻雜B (或者其它P-型摻雜劑)形成SSRW204?？梢酝庋由L用于鰭片212的材料或者不同材料(例如，蝕刻停止層)來形成部分210。
[0042]在一個實施例中，SSRW204在鰭片212的下表面構建為少量納米(例如2nm_20nm)終結從漏極216發(fā)射的場線。接地面204明顯降低了穿通。部分210基本未摻雜。因此，防止了穿通并且通過部分210的間隔未摻雜區(qū)域降低了摻雜劑從接地面SSRW204向鰭片212的擴散。通過提供層，例如，具有B摻雜劑的用于SSRW204的SiGe材料，進一步減輕了摻雜劑向鰭片212的擴散，B摻雜劑保持被俘獲在層204中以保持部分210不被B摻雜劑摻雜。
[0043]防止摻雜劑擴散進入鰭片212減輕了與摻雜劑在鰭片212中的空間分布有關的沿鰭片高度的閾值變化問題和摻雜劑波動以及離散摻雜劑效應的影響。
[0044]結構200的鰭片F(xiàn)ET包括分別通過介質材料218和220與鰭片212隔離的漏極216和源極214。鰭片212未摻雜或者被摻雜以獲得期望的閾值電壓。在直接在鰭片212上的柵極疊層(未示出)之下的鰭片212的上表面處形成導電溝道。
[0045]參考圖3，根據(jù)另一個實施例示出了另一個半導體器件結構300。結構300包括在體平面襯底302上形成的P-型鰭片F(xiàn)ET (PFET)。優(yōu)選襯底302包括如硅的單晶材料，然而，可以使用其它半導體材料，包括但不僅限于SiGe、SiC、GaAs、InP> InGaAs等。
[0046]在優(yōu)選可用實施例中，使用單晶Si作為襯底302。在襯底302中或者上形成超陡逆行阱(SSRW) 304。在一個實施例中，使用外延生長工藝形成SSRW304以延伸襯底302并且保持襯底302的單晶結構。
[0047]SSRW304形成接地面區(qū)域。在一個實施例中，SSRW304可以包括SiC基礎材料，其在降低摻雜劑擴散方面特別有用。SSRW304用N型摻雜劑以及特別地P高摻雜。襯底302的部分310 (例如，S1、SiGe等等)是未摻雜或者低摻雜或者可以包括包含不同摻雜劑水平或者類型的其它材料。部分310可以包括SiGe以提供更有效的擴散阻擋并且作為用于形成鰭片312的蝕刻停止層。在一些實施例中，可以在襯底302上形成未摻雜蝕刻停止層(310)。蝕刻停止層還可以包括例如SiGe或者其它合適的材料。
[0048]可以在Si襯底204上外延生長SiC并且原位摻雜P (或者其它N-型摻雜劑)形成SSRW304?？梢酝ㄟ^外延生長用于鰭片312的材料或者不同材料(例如，蝕刻停止層)形成部分310。在一個實施例中，SSRW304在鰭片312的下表面以少量nm (例如2nm_20nm)構建以終結從漏極316發(fā)射的場線。接地面304明顯降低了穿通。部分310基本未摻雜。因此，防止了穿通并且通過部分310的間隔未摻雜區(qū)域降低了摻雜劑從接地SSRW304向鰭片312的擴散。通過提供層，例如具有P摻雜劑的用于SSRW304的SiC材料的層，進一步減輕了摻雜劑向鰭片312的擴散，P摻雜劑保持被俘獲在層(304)中以保持部分310不被P摻雜劑摻雜。
[0049]防止摻雜劑擴散進入鰭片312減輕了與摻雜劑在鰭片312中的空間分布有關的沿鰭片高度的閾值變化問題和摻雜劑波動和離散摻雜劑效應的影響。
[0050]結構300的鰭片F(xiàn)ET包括分別通過介質材料318和320與鰭片312隔離的漏極316和源極314。鰭片312未摻雜或者被摻雜以提供期望的閾值電壓。在直接在鰭片312上的柵極疊層(未示出)之下的鰭片312的上表面處形成導電溝道。
[0051]參考圖4-11，示出了用于形成具有NFET和PFET的器件的示例性方法。應該明白，根據(jù)描述的原理可以形成其它方法和器件結構。
[0052]參考圖4，提供了襯底402。襯底402可以包括單晶Si。在襯底402上可以形成外延層404。在一個實施例中，層404包括SiC，然而，可以使用其它材料，例如SiGe等等。應該明白還可以外延生長其它的層。例如，可以在層404上或、之上形成SiGe或者SiC的擴散阻擋層或者附加的Si。
[0053]參考圖5，通過蝕刻溝槽并且在溝道中和層404上沉積介質層形成窄溝槽隔離(STI)區(qū)域406。STI區(qū)域406可以包括氧化物或者氮化物，雖然可以使用其它介質材料。
[0054]參考圖6，在STI區(qū)域406的一部分和NFET或者PFET鰭片F(xiàn)ET器件的對應一個上沉積和構圖掩模408。掩模408可以包括硬掩?；蛘呖刮g劑掩模。使用低能量工藝注入第一導電類型的摻雜劑410以驅動摻雜劑進入保持為掩蔽的層404以形成阱416。摻雜劑410可以包括，例如硼摻雜劑以形成P-阱或者磷摻雜劑以形成N-講。同樣可以使用其它摻雜劑。然后除去掩模408。
[0055]參考圖7，在STI區(qū)域406的一部分和NFET或者PFET鰭片F(xiàn)ET器件的對應的另一個上沉積和構圖掩模412。掩模412可以包括硬掩?；蛘呖刮g劑掩模。使用低能量工藝注入第二導電類型(與第一導電類型相反)的摻雜劑414以驅動摻雜劑進入保持未掩蔽的層404以形成阱418 (圖8)。摻雜劑414可以包括，例如磷摻雜劑以形成N-阱或者硼摻雜劑以形成P-阱。同樣可以使用其它摻雜劑。然后除去掩模412。
[0056]參考圖8，通過如化學機械拋光(CMP)或者類似的平整化工藝除去STI區(qū)域406的上部。STI407保存在阱416和418之間。進行退火工藝以活化阱416和418。
[0057]參考圖9，可以在阱416和418上選擇性生長可選的鰭片蝕刻停止層420。如果阱416和418的材料包括SiGe，蝕刻停止層420可以包括SiC。如果阱416和418的材料包括SiC,蝕刻停止層420可以包括SiGe。如果阱416和418的材料是混合的(例如，一個阱SiC并且另一個是SiGe)，蝕刻停止層420可以分別包括SiGe或者SiC?？梢允褂妙愃粕厦婷枋龅难诒沃瞥烫峁┯糜谮?16、418的混合材料。材料選擇依賴器件的應用、為在阱416、418等中形成的接地面選擇的摻雜劑。
[0058]參考圖10，在蝕刻停止層420 (或者阱416、418，如果沒有使用蝕刻停止層420)上生長鰭片材料422。鰭片材料422被外延生長并且優(yōu)選包括Si，雖然可以使用其它半導體材料?？梢酝ㄟ^使用上述掩蔽工藝分別為NFET和PFET生長鰭片材料422。分離生長允許在生長工藝期間原位摻雜鰭片材料422并且補償兩個不同蝕刻停止層上的任意不同生長速率。在另一個實施例中，鰭片材料422 —起生長并且分離地摻雜。在另一個實施例中，可以在形成之后摻雜形成的鰭片。仍在另一個實施例中，鰭片材料422保持未摻雜。
[0059]參考圖11，使用鰭片掩模蝕刻工藝向下蝕刻鰭片424和鰭片426到蝕刻停止層420。如果沒有使用蝕刻停止層，使用定時蝕刻以限定鰭片高度。鰭片424和426的一個用于形成NFET，并且鰭片424和426的另一個用于形成PFET。阱416和418提供高摻雜的位置以形成與鰭片424和426分離的SSRW區(qū)域(例如，接地面)。例如，對于PFET鰭片器件，阱424可以包括SiC并且用磷摻雜，對于NFET鰭片器件，阱426可以包括用硼摻雜的SiGe0
[0060]在另一個實施例中，可以使用選擇性外延原位摻雜延伸層404 (圖4)以在不同時間生長P-阱以及N-阱(例如使用掩蔽)。N-阱和P-阱(416和418)提供SSRW的摻雜部分。在講416、418上提供未摻雜部分。未摻雜部分可以米用未摻雜部分的形式或者講416、418上的層或者可以包括另一個層，例如蝕刻停止層420或者鰭片材料422的層部分。
[0061]NFET可以使用阱416和418的一個，其中延伸區(qū)域404具有從原位摻雜B的SiC層制造的重摻雜接地面層，在B摻雜的SiGe之上為未摻雜SiC層?？梢詫⑽磽诫s部分用作蝕刻停止層用于形成鰭片(424或者426的一個)。類似地，PFET可以包括具有原位重摻雜P的SiC的接地面層(404)，在摻雜部分上為未摻雜SiGe層。
[0062]在另一個可選實施例中，對于NFET和PFET兩者未摻雜部分都可以是Si并且當蝕刻鰭片材料422以形成鰭片424和426時，穿過鰭片材料422使用定時蝕刻以設定鰭片高度。例如，替代蝕刻停止層420，從鰭片材料422形成的硅層具有保留在鰭片424和426的基部的層。附加的工藝包括柵極介質、柵極導體、源極、漏極、接觸、金屬化、介質層等的形成以完成結構。
[0063]參考圖12，根據(jù)示出的實施例示出了用于形成具有體襯底的鰭片晶體管的方法。應該注意，在圖12的框中示出的步驟可以以不同的次序執(zhí)行或者需要時同時執(zhí)行。在框502中，提供體襯底?？梢栽谄渖闲纬赏庋由L層延伸襯底。在框504中，在體襯底中或者上形成超陡逆行阱(SSRW)。這可以包括生長襯底延伸(例如，外延生長)或者向襯底注入摻雜劑。阱包括第一導電類型摻雜劑的摻雜部分并且在未摻雜層下的體襯底中形成。未摻雜層或者部分在深度上間隔開并且為對應于將形成的鰭片結構的位置。
[0064]在框506中，SSRW可以包括至少一個擴散阻擋層?？梢栽谖磽诫s層中形成至少一個擴散阻擋層?？梢栽赟SRW的摻雜層之上或者之下形成擴散阻擋層。在框508中，未摻雜層可以包括蝕刻停止層或者蝕刻停止層可以分離地形成。SSRW上形成蝕刻停止層以增加未摻雜層并且為鰭片的形成提供蝕刻停止。[0065]在框510中，優(yōu)選摻雜部分包括高摻雜的接地面?？梢栽隗w襯底中或者上形成的擴散阻擋層上生長摻雜的部分。在框511中，摻雜的部分包括晶體結構，被配置為防止所述第一導電類型摻雜劑的向外擴散。在特別有用的實施例中，晶體結構包括SiC并且第一導電類型摻雜劑包括B和P中的一種和/或晶體結構包括SiGe并且第一導電類型摻雜劑包括B。
[0066]在框512中，在未摻雜層上生長的鰭片材料?？梢蕴峁┲虚g層。在框514中，從鰭片材料形成鰭片結構。在框516中，在鰭片結構上形成柵極結構。在框518中，鄰近鰭片結構形成源極和漏極區(qū)域以形成鰭片場效應晶體管?？梢栽谠礃O/漏極和鰭片結構之間形成中間介質材料。在框520中，工藝繼續(xù)以完成器件。這可以包括NFET/PFET器件的不同工藝、金屬化，等。
[0067]已經(jīng)描述的優(yōu)選實施例用于具有超陡逆行阱的體鰭片F(xiàn)ET (其旨在說明而不是限制)。注意根據(jù)上述教導本領域的技術人員可以進行修改和變化。因此，應該明白，在附加權力要求描述的本發(fā)明的范圍內，可以對具體實施例進行改變。在已經(jīng)描述了具有專利法特別要求的細節(jié)的本發(fā)明的方面之后，在所附權利要求中闡述了通過專利證書聲明并期望保護的內容。
【權利要求】
1.一種用體襯底形成鰭片晶體管的方法，包括: 在體襯底中或上形成超陡逆行阱(SSRW)，所述阱包括第一導電類型摻雜劑的摻雜部分并且在所述體襯底中在未摻雜層之下形成，所述SSRW在對應于鰭片結構的位置之下形成；在所述未摻雜層之上生長鰭片材料； 從所述鰭片材料形成所述鰭片結構； 在所述鰭片結構之上形成柵極結構；以及 形成鄰近所述鰭片結構的源極和漏極區(qū)域以形成鰭片場效應晶體管。
2.根據(jù)權利要求1的方法，其中形成超陡逆行阱(SSRW)包括外延生長所述SSRW以包括至少一個擴散阻擋層。
3.根據(jù)權利要求2的方法，其中在所述未摻雜層中形成所述至少一個擴散阻擋層。
4.根據(jù)權利要求1的方法，其中所述摻雜部分包括高摻雜接地面。
5.根據(jù)權利要求1的方法，其中在所述體襯底中或上形成的擴散阻擋層上生長所述摻雜部分。
6.根據(jù)權利要求1的方法，其中所述摻雜部分包括晶體結構，其被配置為防止所述第一導電類型摻雜劑的向外擴散。
7.根據(jù)權利要求6的方法，其中所述晶體結構包括SiC并且所述第一導電類型摻雜劑包括B和P中的一種。
8.根據(jù)權利要求6`的方法，其中所述晶體結構包括SiGe并且所述第一導電類型摻雜劑包括B。
9.根據(jù)權利要求1的方法，還包括在所述SSRW之上形成蝕刻停止層以增加所述未摻雜層并且為所述鰭片的形成提供蝕刻停止。
10.一種用體襯底形成鰭片晶體管的方法，包括: 在所述體襯底上生長延伸區(qū)域； 在所述體襯底中形成窄溝槽隔離區(qū)域以分離器件區(qū)域； 掩蔽第一器件區(qū)域以在所述延伸區(qū)域中形成第一超陡逆行阱(SSRW)，所述第一 SSRW包括在所述延伸區(qū)域的未摻雜部分之下的摻雜部分； 不掩蔽所述第一器件區(qū)域并且掩蔽第二器件區(qū)域以形成第二 SSRW，所述第二 SSRW包括在所述延伸區(qū)域的未摻雜部分之下的摻雜部分，其中在所述第二 SSRW中的摻雜具有與所述第一 SSRW相反的極性。 不掩蔽所述第二器件區(qū)域； 在所述第一和第二 SSRW之上生長鰭片材料； 從所述鰭片材料形成鰭片結構，所述鰭片材料在各自的器件區(qū)域中摻雜有導電類型與在各自的鰭片結構之下的所述SSRW的摻雜劑相反的摻雜劑； 在所述鰭片結構上形成柵極疊層；以及 形成鄰近所述鰭片結構的源極和漏極區(qū)域以形成N-型和P-型鰭片場效應晶體管。
11.根據(jù)權利要求10的方法，其中所述SSRW包括至少一個擴散阻擋層。
12.根據(jù)權利要求10的方法，其中所述SSRW包括在所述摻雜部分中的高摻雜接地面。
13.根據(jù)權利要求10的方法，其中所述延伸區(qū)域包括晶體結構，其被配置為防止摻雜劑從其中向外擴散。
14.根據(jù)權利要求13的方法，其中所述晶體結構包括SiC并且所述第一導電類型摻雜劑包括B和P中的一種。
15.根據(jù)權利要求13的方法，其中所述晶體結構包括SiGe并且所述第一導電類型摻雜劑包括B。
16.根據(jù)權利要求10的方法，還包括在所述第一和第二SSRW上形成蝕刻停止層以增加所述未摻雜層并且為所述鰭片的形成提供蝕刻停止。
17.根據(jù)權利要求10的方法，其中所述延伸區(qū)域包括在所述第一器件區(qū)域中的不同于所述第二器件區(qū)域的材料；
18.根據(jù)權利要求10的方法，其中形成鰭片結構包括采用定時蝕刻來蝕刻所述鰭片材料以便在所述第一和第二 SSRW上的所述未摻雜層包括所述鰭片材料的一部分。
19.一種具有用體襯底形成的鰭片晶體管的器件，包括: 在體襯底上或中形成的超陡逆行阱(SSRW)，所述阱包括在未摻雜層之下的第一導電類型摻雜劑的摻雜部分，所述摻雜部分包括高摻雜接地面； 鰭片結構，在所述SSRW之上由鰭片材料形成； 柵極疊層，在所述鰭片結構上形成；以及 源極和漏極區(qū)域，鄰近所述鰭片結構形成以形成鰭片場效應晶體管。
20.根據(jù)權利要求19的器件，其中所述SSRW包括在所述未摻雜層之下形成的所述至少一個擴散阻擋層。
21.根據(jù)權利要求19 的器件，其中所述摻雜部分包括晶體結構，其被配置為防止所述第一導電類型摻雜劑的向外擴散。
22.根據(jù)權利要求21的器件，其中所述晶體結構包括SiC并且所述第一導電類型摻雜劑包括B和P中的一種。
23.根據(jù)權利要求21的器件，其中所述晶體結構包括SiGe并且所述第一導電類型摻雜劑包括B。
24.根據(jù)權利要求21的器件，還包括在所述SSRW之上形成蝕刻停止層以增加所述未摻雜層并且為所述鰭片的形成提供蝕刻停止。
25.一種具有用體襯底形成的鰭片晶體管的器件，包括: 體襯底； 延伸區(qū)域，在所述體襯底上形成； 窄溝槽隔離區(qū)域，在所述體襯底中形成，以分離器件區(qū)域； 第一器件區(qū)域，包括在所述延伸區(qū)域中的第一超陡逆行阱(SSRW)，所述第一 SSRW包括在所述延伸區(qū)域的未摻雜部分之下的摻雜部分； 第二器件區(qū)域，包括第二 SSRW，所述第二 SSRW包括在所述延伸區(qū)域的未摻雜層之下的摻雜部分，其中在所述第二 SSRW中的摻雜具有與所述第一 SSRW相反的極性。 以鰭片材料形成的鰭片結構，所述鰭片材料在各自的器件區(qū)域中摻雜有導電類型與在各自的鰭片結構下的所述SSRW的摻雜劑相反的摻雜劑； 柵極疊層，在所述鰭片結構上形成；以及 源極和漏極區(qū)域，鄰近所述鰭片結構形成以形成N-型和P-型鰭片場效應晶體管。
26.根據(jù)權利要求25的器件，其中所述延伸區(qū)域包括在所述第一器件區(qū)域中的不同于所述第二器件區(qū)域的材料。`
【文檔編號】H01L27/092GK103871893SQ201310613247
【公開日】2014年6月18日 申請日期:2013年11月27日 優(yōu)先權日:2012年12月7日
【發(fā)明者】蔡勁, K·K·陳, R·H·德納爾德, B·B·多里斯, B·P·林德爾, R·穆拉麗達, G·G·沙希迪 申請人:國際商業(yè)機器公司